JPS6327074A - ホール素子の製造方法 - Google Patents
ホール素子の製造方法Info
- Publication number
- JPS6327074A JPS6327074A JP61170615A JP17061586A JPS6327074A JP S6327074 A JPS6327074 A JP S6327074A JP 61170615 A JP61170615 A JP 61170615A JP 17061586 A JP17061586 A JP 17061586A JP S6327074 A JPS6327074 A JP S6327074A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ferrite
- hall element
- compound semiconductor
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 7
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 230000005291 magnetic effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- -1 silicon ions Chemical class 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は化合物半導体材料を用いたホール素子に関し、
特に高出力で温度特性の良いホール素子に関するもので
あるる （ロ）従来の技術 ホール素子は、磁気を電気信号に変換する磁電変換素子
、すなわち磁気センサの一種であり、ＶＴＲ・フロッピ
ーディスク装置等のブラシレスモーフの回転制御など幅
広い分野で使用されている。
特に高出力で温度特性の良いホール素子に関するもので
あるる （ロ）従来の技術 ホール素子は、磁気を電気信号に変換する磁電変換素子
、すなわち磁気センサの一種であり、ＶＴＲ・フロッピ
ーディスク装置等のブラシレスモーフの回転制御など幅
広い分野で使用されている。
従来のホール素子はセンサ技術（１９８５年９月号、Ｖ
ｏｌ、 ５ 、ＮｏＩ Ｏ）（１）第６８頁乃至第７１
頁（第５図）に詳述されている如く、半絶縁性のＧａＡ
ｓ基板（２）と、該ＧａＡｓ基板（２〉にシリコンイオ
ン（Ｓｉ” ）をイオン注入することで形成されたＮ９
型のコンタクト領域（３）と、該フンタクト領域（３）
と重畳するように前記ＧａＡｓ基板（２）にシリコンイ
オン（Ｓｉ”）をイオン注入することで形成されたＮ型
の活性領域（４）と、前記コンタクト領域（３）とオー
ミックコンタクトする電極（７）とにより構成されてい
た。
ｏｌ、 ５ 、ＮｏＩ Ｏ）（１）第６８頁乃至第７１
頁（第５図）に詳述されている如く、半絶縁性のＧａＡ
ｓ基板（２）と、該ＧａＡｓ基板（２〉にシリコンイオ
ン（Ｓｉ” ）をイオン注入することで形成されたＮ９
型のコンタクト領域（３）と、該フンタクト領域（３）
と重畳するように前記ＧａＡｓ基板（２）にシリコンイ
オン（Ｓｉ”）をイオン注入することで形成されたＮ型
の活性領域（４）と、前記コンタクト領域（３）とオー
ミックコンタクトする電極（７）とにより構成されてい
た。
一方上述した構成のホール素子は特開昭５９−２２８７
８３号公報にも詳しく述べられている。
８３号公報にも詳しく述べられている。
（ハ）発明が解決しようとする問題点
一般にホール素子の材料にはＧａＡｓ−ＩｎＳｂ等の■
−Ｖ族化合物半導体が用いられている。ＧａＡｓを用い
たホール素子に於いては温度特性は優れているが、出力
電圧は劣っている。一方ＩｎＳｂを用いたホール素子に
於いては比較的に高出力であるが、温度特性が劣ってい
る。
−Ｖ族化合物半導体が用いられている。ＧａＡｓを用い
たホール素子に於いては温度特性は優れているが、出力
電圧は劣っている。一方ＩｎＳｂを用いたホール素子に
於いては比較的に高出力であるが、温度特性が劣ってい
る。
上述した如く各々に長所・短所があるために、両者を兼
ね備えた素子が無い問題点を有しており、本発明はこの
問題点を解決したホール素子を提供するものである。
ね備えた素子が無い問題点を有しており、本発明はこの
問題点を解決したホール素子を提供するものである。
（ニ）問題点を解決するための手段
本発明は前述の問題点に鑑みてなされ、化合物半導体材
料を用いたホール素子に於いて、少なくとも該化合物半
導体材料よりなる基板（２）と、該基板（２）に低不純
物濃度で、深く注入きれた一導電型の活性領域（４）と
、前記基板（２）に接着された強磁性体（８）とを具備
することで解決するものである。
料を用いたホール素子に於いて、少なくとも該化合物半
導体材料よりなる基板（２）と、該基板（２）に低不純
物濃度で、深く注入きれた一導電型の活性領域（４）と
、前記基板（２）に接着された強磁性体（８）とを具備
することで解決するものである。
（＊）作用
一般に電子移動度μを大きくするとホール出力電圧Ｖｏ
を大きくできることは良く知られている。
を大きくできることは良く知られている。
しかし第２図に示す如く不純物濃度により移動度μを制
御できるが、前記移動度μを大きくしようとして不純物
濃度を減らすと活性領域（４）のシート抵抗が上昇して
しまう。
御できるが、前記移動度μを大きくしようとして不純物
濃度を減らすと活性領域（４）のシート抵抗が上昇して
しまう。
ところが実験によると化合物半導体中に例えばシリコン
イオンを注入する際、第３図・第４図の如く、ドーズ量
を下げてイオン注入深さを増していくと、シート抵抗の
上昇を押えながら電子移動度が上昇することが判明した
。ここで第３図は従来の不純物注入状態と本発明の不純
物注入状態を説明する概略図であり、第４図はイオン注
入エネルギーと移動度を説明する概略図である。
イオンを注入する際、第３図・第４図の如く、ドーズ量
を下げてイオン注入深さを増していくと、シート抵抗の
上昇を押えながら電子移動度が上昇することが判明した
。ここで第３図は従来の不純物注入状態と本発明の不純
物注入状態を説明する概略図であり、第４図はイオン注
入エネルギーと移動度を説明する概略図である。
従ってホール素子のホール出力電圧■４を大きくするこ
とができる。
とができる。
更には強磁性体であるフェライト（８）を接着すること
で、ホール素子部にかかる磁束密度を１゜４〜２．２倍
（ａｔｌＫＧ：構造により倍率が多少異なる。）に増加
できた。
で、ホール素子部にかかる磁束密度を１゜４〜２．２倍
（ａｔｌＫＧ：構造により倍率が多少異なる。）に増加
できた。
（へ）実施例
以下に本発明のホール素子（１）の実施例を第１図を参
照しながら説明する。
照しながら説明する。
先ず半絶縁性の基板（２）と、該基板（２）内にイオン
注入により形成きれたＮ＋型のコンタクト領域（３）が
ある。
注入により形成きれたＮ＋型のコンタクト領域（３）が
ある。
ここでは前記基板（２）上にノンドープのシリコン酸化
膜をＣＶＤ法により約５０００人被覆し、更にホトレジ
スト膜を被覆した後蝕刻により前記コンタクト領域（３
）に対応する領域のシリコン酸化膜とホトレジスト膜を
開口し、注入エネルギーが１５０ＫｅＶ、 ドーズ量
が１×１０１１ｃ１ＴＩ−１でシリコンイオン（Ｓｉ”
）を前記開口部を介して注入しくシリコン酸化膜とホト
レジスト膜はイオン注入の際のマスクとなる。）Ｎ０型
のコンタクト領域（３）を形成する。
膜をＣＶＤ法により約５０００人被覆し、更にホトレジ
スト膜を被覆した後蝕刻により前記コンタクト領域（３
）に対応する領域のシリコン酸化膜とホトレジスト膜を
開口し、注入エネルギーが１５０ＫｅＶ、 ドーズ量
が１×１０１１ｃ１ＴＩ−１でシリコンイオン（Ｓｉ”
）を前記開口部を介して注入しくシリコン酸化膜とホト
レジスト膜はイオン注入の際のマスクとなる。）Ｎ０型
のコンタクト領域（３）を形成する。
次に前記Ｎ０型のコンタクト領域（３）と重畳し、かつ
コンタクト領域（３）（３）間にイオン注入により形成
されたＮ型の活性領域（４）がある。
コンタクト領域（３）（３）間にイオン注入により形成
されたＮ型の活性領域（４）がある。
ここでは前述したＮ９型のコンタクト領域（３）と同様
にし、注入エネルギーが３６０ＫｅＶ、ドーズ量が４
、２Ｘ １０”ｃｙｎ−”でシリ−１’／イオンヲ注入
する。更には欠陥の回復とキャリア回復のために、前記
基板（２）両面にノンドープのシリコン酸化膜を約５０
００人被覆した後に赤外加熱炉でランプアニールをした
。その結果電子移動度μ＝４４００ｃＩＴ１２／ｖ−５
ｅＣを得ることができた。
にし、注入エネルギーが３６０ＫｅＶ、ドーズ量が４
、２Ｘ １０”ｃｙｎ−”でシリ−１’／イオンヲ注入
する。更には欠陥の回復とキャリア回復のために、前記
基板（２）両面にノンドープのシリコン酸化膜を約５０
００人被覆した後に赤外加熱炉でランプアニールをした
。その結果電子移動度μ＝４４００ｃＩＴ１２／ｖ−５
ｅＣを得ることができた。
そして前記基板（２）上に形成されたシリコン酸化膜（
５）を蝕刻して形成されるＮ９型のフンタクト領域（３
）のコンタクト孔（６）と、該コンタクト孔（６）を介
して蒸着により形成される電極（７）とがある。
５）を蝕刻して形成されるＮ９型のフンタクト領域（３
）のコンタクト孔（６）と、該コンタクト孔（６）を介
して蒸着により形成される電極（７）とがある。
ここで電極（７）はＡｕＧｅ、 Ｎｉ、 Ｔｉ、 Ａｕ
を夫々に約１１００人、４００人、１０００人、３００
０人の厚さで蒸着する。また電極（７）を形成する方法
としてはりフトオフ法を採用し、更に前記電極（７）を
合金化するために赤外加熱炉で４００’Ｃ１１分間の合
金化処理をおこなう。
を夫々に約１１００人、４００人、１０００人、３００
０人の厚さで蒸着する。また電極（７）を形成する方法
としてはりフトオフ法を採用し、更に前記電極（７）を
合金化するために赤外加熱炉で４００’Ｃ１１分間の合
金化処理をおこなう。
最後に前記基板（２）の下面に接着される強磁性体であ
るフェライト（８）がある。
るフェライト（８）がある。
ここでは前記基板（２）の厚さが１００μｍと非常に薄
いため取扱いが難しいので、ウェハー状態でフェライト
（８）に接層剤を用いて取付ける。また基板（２）上面
に更にフェライトを付けても良く、この場合は前記電極
（７）にワイヤボンドした後取付ける。
いため取扱いが難しいので、ウェハー状態でフェライト
（８）に接層剤を用いて取付ける。また基板（２）上面
に更にフェライトを付けても良く、この場合は前記電極
（７）にワイヤボンドした後取付ける。
またここでは後工程となるワイヤボンド、樹脂モールド
等の構成の説明および図面は省略した。
等の構成の説明および図面は省略した。
本発明の第１の特徴とするところはＮ型の活性領域（４
）にあり、ホール出力電圧ＶＷを大きくするために、例
えば注入エネルギーが２００ ＫｅＶ以上、ドーズ量が
４．２Ｘ１０”ＣＴｎ−”（７）条件でシリフンイオン
を注入することにある。
）にあり、ホール出力電圧ＶＷを大きくするために、例
えば注入エネルギーが２００ ＫｅＶ以上、ドーズ量が
４．２Ｘ１０”ＣＴｎ−”（７）条件でシリフンイオン
を注入することにある。
一般には移動度μを大きくしようとしてキャリア濃度を
減らすと活性領域（４）のシート抵抗（シート抵抗は４
００Ω／ロ〜６００Ω／口が好ましい。）が上昇してし
まうために、本発明ではシリコンイオンを注入する際に
低不純物濃度で移動度が大きくなるように注入し、その
代りにシート抵抗の上昇分を加速電圧（注入エネルギー
）を大きくして補正している。（ここでは加速電圧を大
きくする代りに、ダブルチャージイオン（５１＋ ＊
）を使用した。）。従ってシリコンイオンは深（注入さ
れる。ここで第４図は横軸に注入エネルギー、縦軸に移
動度μを示した。図より判るように注入エネルギーが大
きいという事はイオンの打込み深さが深い事を意味して
いる。従ってイオンを深く打込むことでキャリア移動度
μを大きくできた。
減らすと活性領域（４）のシート抵抗（シート抵抗は４
００Ω／ロ〜６００Ω／口が好ましい。）が上昇してし
まうために、本発明ではシリコンイオンを注入する際に
低不純物濃度で移動度が大きくなるように注入し、その
代りにシート抵抗の上昇分を加速電圧（注入エネルギー
）を大きくして補正している。（ここでは加速電圧を大
きくする代りに、ダブルチャージイオン（５１＋ ＊
）を使用した。）。従ってシリコンイオンは深（注入さ
れる。ここで第４図は横軸に注入エネルギー、縦軸に移
動度μを示した。図より判るように注入エネルギーが大
きいという事はイオンの打込み深さが深い事を意味して
いる。従ってイオンを深く打込むことでキャリア移動度
μを大きくできた。
本発明の第２の特徴とするところは強磁性体であるフェ
ライト（８）にある。ここで基板（２）はラップ板に接
着され厚きが約１００μｍになるまでパックラップきれ
る。この１００μｍの厚さの基板（２）は非常に薄いた
めに作業性が極めて悪い。
ライト（８）にある。ここで基板（２）はラップ板に接
着され厚きが約１００μｍになるまでパックラップきれ
る。この１００μｍの厚さの基板（２）は非常に薄いた
めに作業性が極めて悪い。
そのためにラップされた後に、フェライト（８）上にラ
ップ板の付いた基板（２）を接着し、その後ラップ板を
取除く。従ってフェライト（８）がウェハーに接着きれ
であるため強度が増加しその後の作業性が良好となる。
ップ板の付いた基板（２）を接着し、その後ラップ板を
取除く。従ってフェライト（８）がウェハーに接着きれ
であるため強度が増加しその後の作業性が良好となる。
更にほこのフェライト（８）をそのまま使用することで
、ホール素子（１）にかかる磁束密度は１゜４〜２６２
倍（ａｔｌＫＧ：構造により倍率が異なる。）に増加で
きる。
、ホール素子（１）にかかる磁束密度は１゜４〜２６２
倍（ａｔｌＫＧ：構造により倍率が異なる。）に増加で
きる。
磁束密度を増加させる方法としてはフェライトの形状、
フェライトの透磁率と飽和磁束密度、半導体薄膜層とフ
ェライトとの距離が考えられ、ここではＧａＡｓの厚さ
は１００μｍ１下側フエライトの厚さは２００μｍ、チ
ップサイズは３５０μｍ′″である。
フェライトの透磁率と飽和磁束密度、半導体薄膜層とフ
ェライトとの距離が考えられ、ここではＧａＡｓの厚さ
は１００μｍ１下側フエライトの厚さは２００μｍ、チ
ップサイズは３５０μｍ′″である。
これにより下側フェライトのみでは増加率は約１．４倍
、上側にも１５０μｍ厚で１５０μｍ。
、上側にも１５０μｍ厚で１５０μｍ。
の寸法のものを装着すると約２．２倍の増加率が得られ
た。
た。
（ト）発明の効果
以上の説明からも明らかなようにシリコンイオンを深く
注入することで、シート抵抗を押えながら電子移動度μ
を４４０旧が／ｖ−５ｅＣと大きくできた。
注入することで、シート抵抗を押えながら電子移動度μ
を４４０旧が／ｖ−５ｅＣと大きくできた。
またフェライト（８）をウェハーの状態の時に接着する
ため作業性が非常に良好で、かつ磁束密度は１．４〜２
．２倍に増加できた。
ため作業性が非常に良好で、かつ磁束密度は１．４〜２
．２倍に増加できた。
従って以上の効果によりホール出力■□を３８ｍＶ〜６
０ｍＶと従来より１．５〜２．４倍と大きくでき、温度
依存性は−０，０６％／°Ｃ，磁界直線性は１．８〜２
．０４と従来にはないホール素子を形成できた。
０ｍＶと従来より１．５〜２．４倍と大きくでき、温度
依存性は−０，０６％／°Ｃ，磁界直線性は１．８〜２
．０４と従来にはないホール素子を形成できた。
第１図は本発明のホール素子の断面図、第２図はＧａＡ
ｓの移動度と不純物濃度の関係を説明する図、第３図は
従来の不純物注入状態と本発明の不純物注入状態とを説
明する概略図、第４図はイオン注入エネルギーと移動度
の関係を示す図、第５図は従来のホール素子の断面図で
ある。 （１）はホール素子、 （２）は基板、 （３）はフン
タクト領域、 （４）は活性領域、 （５）はシリコン
酸化膜、（６）はコンタクト孔、（７）は電極、〈８〉
はフェライトである。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 第２図 不純Ｗｌｙ３ＡＩ Ｎ（ｃｍ−’） 第３図 キｉリア科朝厳％ｚｌ＼ 呻 キ〜リアオｈレルＨ人
ｆＪＥ４図 １２０ １１１！０ ２４０ ３００ ３６０イオ〉進
入１午ルギー にｅ■
ｓの移動度と不純物濃度の関係を説明する図、第３図は
従来の不純物注入状態と本発明の不純物注入状態とを説
明する概略図、第４図はイオン注入エネルギーと移動度
の関係を示す図、第５図は従来のホール素子の断面図で
ある。 （１）はホール素子、 （２）は基板、 （３）はフン
タクト領域、 （４）は活性領域、 （５）はシリコン
酸化膜、（６）はコンタクト孔、（７）は電極、〈８〉
はフェライトである。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 第２図 不純Ｗｌｙ３ＡＩ Ｎ（ｃｍ−’） 第３図 キｉリア科朝厳％ｚｌ＼ 呻 キ〜リアオｈレルＨ人
ｆＪＥ４図 １２０ １１１！０ ２４０ ３００ ３６０イオ〉進
入１午ルギー にｅ■
Claims (1)
- （１）化合物半導体材料を用いたホール素子に於いて、
少なくとも該化合物半導体材料よりなる基板と、該基板
に低不純物濃度で深く注入された一導電型の活性領域と
、前記基板に接着された強磁性体とを具備することを特
徴としたホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170615A JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170615A JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6327074A true JPS6327074A (ja) | 1988-02-04 |
| JPH0467793B2 JPH0467793B2 (ja) | 1992-10-29 |
Family
ID=15908146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170615A Granted JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327074A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140494A (en) * | 1975-05-14 | 1976-12-03 | Ibm | Magnetic sensor |
| JPS5519896A (en) * | 1978-07-21 | 1980-02-12 | Stout Glenn M | Capsule filled hall effect device |
| JPS55117294A (en) * | 1979-02-28 | 1980-09-09 | Tdk Corp | Hall effect device |
-
1986
- 1986-07-18 JP JP61170615A patent/JPS6327074A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140494A (en) * | 1975-05-14 | 1976-12-03 | Ibm | Magnetic sensor |
| JPS5519896A (en) * | 1978-07-21 | 1980-02-12 | Stout Glenn M | Capsule filled hall effect device |
| JPS55117294A (en) * | 1979-02-28 | 1980-09-09 | Tdk Corp | Hall effect device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467793B2 (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60175471A (ja) | ホ−ル素子 | |
| JPS6327074A (ja) | ホール素子の製造方法 | |
| JP4067159B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0311897Y2 (ja) | ||
| JPS6327075A (ja) | ホール素子 | |
| JPH0467794B2 (ja) | ||
| JPH02170584A (ja) | 磁電変換素子およびその製造方法 | |
| JPH0580157B2 (ja) | ||
| JPH02222549A (ja) | 半導体装置の構造 | |
| JPS637033B2 (ja) | ||
| JPS63228760A (ja) | 半導体装置の製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPH0745973Y2 (ja) | ホール素子装置 | |
| JPS61256776A (ja) | 磁電変換素子 | |
| JP3142592B2 (ja) | 合金電極形成方法 | |
| JPH0564473B2 (ja) | ||
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH04291761A (ja) | 半導体装置の製造方法 | |
| JPH04192362A (ja) | 静電誘導型半導体装置の製造方法 | |
| JPH0864887A (ja) | ＧａＡｓホール素子 | |
| JPH02211677A (ja) | 超電導素子 | |
| JPH05308080A (ja) | バイポ―ラトランジスタの製法 | |
| JPS58206168A (ja) | 半導体装置およびその製造方法 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63293987A (ja) | ホ−ル素子 |