JPS63267064A - Clamping circuit - Google Patents
Clamping circuitInfo
- Publication number
- JPS63267064A JPS63267064A JP62099853A JP9985387A JPS63267064A JP S63267064 A JPS63267064 A JP S63267064A JP 62099853 A JP62099853 A JP 62099853A JP 9985387 A JP9985387 A JP 9985387A JP S63267064 A JPS63267064 A JP S63267064A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converter
- clamp
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012084 conversion product Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオ信号を一４／Ｄ変換するためのクランプ
回路に係り、特に電源電圧の変動に対して安定なＡ／Ｄ
変換が可能なりランプ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clamp circuit for converting a video signal into a 4/4/D converter, and particularly relates to an A/D converter that is stable against fluctuations in power supply voltage.
Concerning lamp circuits that can be converted.
ディジタル方式のテレビジ璽ンシステムにおいては Ａ
／ｖ変換処理前のクランプレベルを正確に設定する必要
がある。In a digital television sign system, A
It is necessary to accurately set the clamp level before /v conversion processing.
その理由の１つは Ａ／Ｄ変換器のダイナミックレンジ
内に信号を入力するためである。Ａ／Ｄ変換器のダイナ
ミックレンジを少しでもはずれて信号がＡ／Ｄ変換器に
入力されると、その後信号がディジタル信号に変換され
ても、ダイナミックレンジを越えた部分の情報が欠落し
ているので、後の処理が正しく行われなくなるからであ
る。One of the reasons for this is to input the signal within the dynamic range of the A/D converter. If a signal is input to the A/D converter even slightly outside the dynamic range of the A/D converter, even if the signal is subsequently converted to a digital signal, the information beyond the dynamic range will be lost. This is because subsequent processing will not be performed correctly.
また、他の理由として、ディジタル処理でペデスタルレ
ベル（黒レベル）のつけかえ等の処理を行うときに Ａ
／、変換前のクランプレベルが正確に定っていた・いと
、黒レベルが変化してしまう可能性が生じるということ
である。Another reason is when performing processing such as changing the pedestal level (black level) in digital processing.
/If the clamp level before conversion is not accurately determined, there is a possibility that the black level will change.
従来、このような問題を解決した装置として。As a conventional device that solved this problem.
例えば特開昭５８−５．１１７８５号があげられる。こ
の装置は、Ａ／Ｄ変換後のディジタル信号から、クラン
プレベルを制御する信号を作成し、それからケＡ変換し
てアナログ信号になおしクランクレベルを制御していた
。For example, Japanese Patent Application Laid-open No. 58-511785 can be mentioned. This device created a signal for controlling the clamp level from a digital signal after A/D conversion, and then converted it into an analog signal to control the crank level.
上記従来技術は、クランプ回路を制御するための制御信
号をアナログに変換するケＡ変換品等が必要であり、ハ
ードウェアが複雑なものになるという問題がありた・
本発明の目的は、制御信号用のケＡ変換器を設けること
なしに、安定なりランプレベルを再生するクランプ回路
を提供することにある。The above-mentioned conventional technology requires a conversion product that converts the control signal for controlling the clamp circuit into analog, and has the problem that the hardware becomes complicated. An object of the present invention is to provide a clamp circuit that reproduces a stable lamp level without providing a signal converter.
上記目的は、アナログビデオ信号をディジタル信号に変
換するＡ／Ｄ変換器と、上記Ａ／、変換器の基準電圧を
発生する第１と第２の基準電圧源と。The object is to provide an A/D converter for converting an analog video signal into a digital signal, and first and second reference voltage sources for generating a reference voltage for the A/D converter.
上記Ａ／Ｄ変換器前段に配置されるアナログクランプ回
路からなるクランプ回路において、上記第１と第２の基
準電圧源から第３の基準電圧を発生する第３の基準電圧
源を設け、上記第３の基準電圧源出力により上記アナロ
グクランプ回路のクランプレベルを制御することにより
、達成される。A clamp circuit consisting of an analog clamp circuit disposed upstream of the A/D converter includes a third reference voltage source that generates a third reference voltage from the first and second reference voltage sources; This is achieved by controlling the clamp level of the analog clamp circuit using the output of the reference voltage source No. 3.
上記第１と第２の基準電圧源はＡ／Ｄ変換器が入力ビデ
オ信号をディジタル値へ変換するための基準電圧を与え
る。また第３の基準電圧源は第１と第２の基準電圧源を
係数倍して得られるので、第１と第２の基準電圧が変動
した場合にも必ず第１と第２の基準電圧によって与えら
れるＡ／Ｄ変換器のダイナミックレンジ内の所定電圧と
なる。したがって第３の基準電圧を用いてアナログクラ
ンプすれば、必ずビデオ信号はＡ／、変換器のダイナミ
ックレンジをはずれることなく、安定したクランプ動作
が可能となる。The first and second reference voltage sources provide reference voltages for the A/D converter to convert the input video signal into digital values. Furthermore, since the third reference voltage source is obtained by multiplying the first and second reference voltage sources by a coefficient, even if the first and second reference voltages fluctuate, the first and second reference voltages are always the same. This is a predetermined voltage within the dynamic range of the given A/D converter. Therefore, if analog clamping is performed using the third reference voltage, the video signal will not deviate from the dynamic range of the A/converter, and stable clamping operation will be possible.
以下１本発明の一実施例を第１図により説明する。第１
図において、１０１はビデオ信号、１０２は差動増幅器
、１０３は低域通過フィルタ（ＬＰ！ ） 。An embodiment of the present invention will be described below with reference to FIG. 1st
In the figure, 101 is a video signal, 102 is a differential amplifier, and 103 is a low-pass filter (LP!).
１０４はアナログ−ディジタル変換器（Ａ／Ｄ変換器）
１０５はディジタルビデオ信号、 １０６ｇ、１０６６
は基準電圧、 １０７ｇ、１１）７Ａは基準電圧源、１
０８は基準電圧源、１０９は差動増幅器、１１０はクラ
ンプレベル制御回路、１１１はクランプパルス、１１２
はコンデンサである。104 is an analog-digital converter (A/D converter)
105 is a digital video signal, 106g, 1066
is the reference voltage, 107g, 11) 7A is the reference voltage source, 1
08 is a reference voltage source, 109 is a differential amplifier, 110 is a clamp level control circuit, 111 is a clamp pulse, 112
is a capacitor.
次に第１図のクランプ回路の動作説明をする。Next, the operation of the clamp circuit shown in FIG. 1 will be explained.
ビデオ信号１０１は、ます差動増幅器１０２によりコン
デンサ１１２の保持している電圧分だけ直流がシフトさ
れ、その後ＬＰＦ １０５によりビデオ信号１０１０所
用帯域以外の雑音成分を除去される。そしてＡＩＤ変換
器１０４によりアナログ−ディフタル変換されディジタ
ルビデオ信号１０５となりディジタル処理回路へ送られ
る。本発明においてはディジタル処理回路については直
接関係が無いので説明を省く。The direct current of the video signal 101 is shifted by the voltage held by the capacitor 112 by the differential amplifier 102, and then noise components outside the required band of the video signal 1010 are removed by the LPF 105. The AID converter 104 performs analog-to-digital conversion to generate a digital video signal 105 and send it to a digital processing circuit. In the present invention, since the digital processing circuit is not directly related, a description thereof will be omitted.
一方、基準電圧源１０７ｍ、 １０７Ａは、Ａ／Ｄ変換
器１０４に入力されるビデオ信号１０１をアナログ−デ
ィジタル変換するための基準電圧１０６α、１０６ｂを
発生する手段である。この基準電圧１０６α、１０６ｂ
はそれぞれアナログ−ディジタル変換処理を行う際の上
限の電圧Ｖｒａｆｌ＋と、下限の電圧Ｖｒｇｆ＋−とい
う２つの基準電圧である。そし【このＶｒａｆ＋十 と
１’ｒｍｆ１−とを、第３の基準電圧源１０８により分
圧して第３の基準電圧を発生させる。この基準電圧源１
０７α、 １０７Ａ、 １０８の具体的な回路を第２図
に示す。On the other hand, the reference voltage sources 107m and 107A are means for generating reference voltages 106α and 106b for analog-to-digital conversion of the video signal 101 input to the A/D converter 104. This reference voltage 106α, 106b
are two reference voltages, an upper limit voltage Vrafl+ and a lower limit voltage Vrgf+-, respectively, when performing analog-digital conversion processing. Then, the third reference voltage source 108 divides Vraf+1 and 1'rmf1- to generate a third reference voltage. This reference voltage source 1
Specific circuits of 07α, 107A, and 108 are shown in FIG.
まず基準電圧源１０７ｇ、１０７Ａについて説明すると
。First, the reference voltage sources 107g and 107A will be explained.
電源電圧ＶＣｅを３つの抵抗Ｒ□、 Ｒ１ｆｆ１＋ Ｉ
ｍにより所定の電圧を得、バッファ回路２０１ 、２０
２を通して、基準電圧１０６α、１０６ｂであるｉ’ｒ
げ１＋とＶｒａｆｌ−を発生させる。また第３の基準電
圧源１０８は、基準電圧１０６α、 １０６＆をさらに
抵抗Ｒ１４１Ｒ２％により分圧し、所定の電圧を得、そ
してバッファ回路２０３を通して第３の基準電圧２０４
を発生させる。以上が基準電圧源１０７α、 １０７Ａ
、 １０８の説明である。Power supply voltage VCe is connected to three resistors R□, R1ff1+I
A predetermined voltage is obtained by m, and the buffer circuits 201 and 20
2, i'r which is the reference voltage 106α, 106b
1+ and Vrafl- are generated. Further, the third reference voltage source 108 further divides the reference voltages 106α, 106& by a resistor R141R2% to obtain a predetermined voltage, and supplies the third reference voltage 204 through the buffer circuit 203.
to occur. The above is the reference voltage source 107α, 107A
, 108.
そして第１図の説明にもどると、差動増幅器１０９によ
り、 ＬＰＦ １０３出力と、第３の基準電圧源１０８
出力であるＶｒａｆＳとの差電圧を出力させる。Returning to the explanation of FIG. 1, the differential amplifier 109 outputs the LPF 103 and the third reference voltage source 108.
The difference voltage from the output VrafS is output.
この差動増幅器１０９の具体的な回路例を第３図に示す
。第３図において、 ＴｒＨＢとＲＳＳは定電流回路を
構成している。また、信号電流ｉは、第３図に−示すよ
うに、Ｒ８，、Ｒ−０，ＲＨ４ｅＲｓａと流れるので。A specific circuit example of this differential amplifier 109 is shown in FIG. In FIG. 3, TrHB and RSS constitute a constant current circuit. Further, as shown in FIG. 3, the signal current i flows through R8, R-0, RH4eRsa.
端子３０２の電圧一端子３０１の電圧＝（Ｒｓｓ ”
Ｒｓａ ）×ｉとなる。出力電圧３０３はＲ，、Ｘ＜に
等しいから結局出力電圧３０３ ＝ Ｒ，鵞／ （Ｒｓ
ｓ”Ｒ５４） ×（端子３０１．３０２閘の電圧）とな
り、入力電圧に応じた出力電圧を得ることができる。な
お、この例では負荷なＲＨＩ ＊ ＲＳＳという抵抗で
構成したが、もちろんアクティブ負荷を用いて構成して
もよい。Voltage at terminal 302 - Voltage at terminal 301 = (Rss ”
Rsa)×i. Since the output voltage 303 is equal to R,,X<, the output voltage 303 = R,
s"R54) × (voltage at terminals 301 and 302), and it is possible to obtain an output voltage according to the input voltage. In this example, the load is configured with a resistor RHI * RSS, but of course an active load can also be used. It may also be configured using
そしてこのようにして得られたＬＰＦ １０３出力と第
３の基準電圧源１０８出力であるｌ’ｒａｆｓとの差電
圧を、クランプレベル制御回路１１０により、黒レベル
期間のみ導通させてコンデンサ１１２に保持させる。ま
た、黒レベル期間以外の時にはクランプレベル制御回路
１１０をＯＦＦさせてコンデンサ１１２の電圧が変化し
ないように保つ。Then, the differential voltage between the LPF 103 output obtained in this way and l'rafs, which is the third reference voltage source 108 output, is made conductive only during the black level period by the clamp level control circuit 110, and is held in the capacitor 112. . Furthermore, during periods other than the black level period, the clamp level control circuit 110 is turned off to keep the voltage of the capacitor 112 unchanged.
ここでこのクランプレベル制御回路１１０の一具体例を
第４図に示す、 ４０１，４０２は入出力線、４０３は
アナログスイッチである。クランプパルス１１１はアナ
ログスイッチ４０３０制御端子に与えられ。Here, a specific example of this clamp level control circuit 110 is shown in FIG. 4. Reference numerals 401 and 402 are input/output lines, and 403 is an analog switch. Clamp pulse 111 is applied to the analog switch 4030 control terminal.
クランプパルス１１１がＯＮの時は、入出力線４０１゜
４０２が短絡され、クランプパルス１１１がＯＦＦの時
は入出力線４０１，４０２間が開放となる。したがりて
クランプパルス１１１がＯＮの時は差動増幅器１０９出
力がコンデンサ１１２に書き込まれる１反対にクランプ
パルス１１１がＯＦＦの時は差動増幅器１０９出力とコ
ンデンサ１１２とが開放され、クランプパルス１１１が
ＯＮ期間に書き込まれた電圧が保持される。When the clamp pulse 111 is ON, the input/output lines 401 and 402 are short-circuited, and when the clamp pulse 111 is OFF, the input/output lines 401 and 402 are opened. Therefore, when the clamp pulse 111 is ON, the output of the differential amplifier 109 is written to the capacitor 112. Conversely, when the clamp pulse 111 is OFF, the output of the differential amplifier 109 and the capacitor 112 are opened, and the clamp pulse 111 is written to the capacitor 112. The voltage written during the ON period is held.
さらに、他のクランプレベル制御回路１１０の具体例を
第３図に示す。Ｔｒ□〜Ｔｒｌはトランジスタ。Further, a specific example of another clamp level control circuit 110 is shown in FIG. Tr□ to Trl are transistors.
Ｒ□〜Ｒ１は抵抗、５０１は制御入力であり１本実施例
では差動増幅器１０９出力が接続され、５０２はバイア
スである。クランプパルス１１１はＴｒ ＠ｙをオン。R□ to R1 are resistors, 501 is a control input to which the output of the differential amplifier 109 is connected in this embodiment, and 502 is a bias. Clamp pulse 111 turns on Tr @y.
オフするレベルで供給する。上記クランプパルス１１１
はトランジスタＴｒ＠１をオン、オフさせる事によって
、愚レベル期間のみ、Ｔｒ＠＠とＲＳＳとから成る電流
源回路を動作させるようにする。制御入力５０１がバイ
アス５０２より小さくなるとトランジスタＴｒ□のコレ
クタ電流はトランジスタＴｒ＠４のコレクタ電流より少
なくなる。一方、Ｒ１１＊ ＲＳＳとトランジスタＴｒ
＠１ ＊ ７’ｒＨからなるカレントミラー回路により
トランジスタＴ ｒ ＠ ＫとＴｒＨＨのコレクタ電流
は等しくなる。したがりてトランジスタＴｒ＠Ｈのコレ
クタ電流はトランジスタＴｒ＠４のコレクタ電流と等Ｌ
＜、）ランジスタＴ ｒ ＠ Ｂへ流せない電流がコン
デンサ１１２への充電電流となる。また、制御入力５０
１がバイアス５０２より大きくなるとトランジスタＴｒ
５ Ｂのコレクタ電流はトランジスタＴｒ＠４のコレ
クタ電流より多くなる。この場合でもカレントミラー回
路によりトランジスタＴｒ□とＴｒＨのコレクタ電流は
等しいことから、トランジスタＴｒ ＠ Ｂからトラン
ジスタＴ ｒ ＠ Ｂへ流れる電流の不足分がコンデン
サ１１２からの放電電流で補われる。したがって第３図
のクランプレベル制御回路でも差動増幅器１０９出力に
応じたクランプパルス期間の電圧をコンデンサ１１２に
保持させることが可能となる。Supply at a level that turns it off. The above clamp pulse 111
By turning on and off the transistor Tr@1, the current source circuit consisting of Tr@@ and RSS is operated only during the low level period. When the control input 501 becomes smaller than the bias 502, the collector current of the transistor Tr□ becomes smaller than the collector current of the transistor Tr@4. On the other hand, R11*RSS and transistor Tr
The collector currents of the transistors T r @ K and TrHH become equal due to the current mirror circuit consisting of @1*7'rH. Therefore, the collector current of transistor Tr@H is equal to the collector current of transistor Tr@4.
<, ) The current that cannot flow to the transistor T r @B becomes the charging current to the capacitor 112 . In addition, the control input 50
1 becomes larger than the bias 502, the transistor Tr
The collector current of 5B is larger than the collector current of transistor Tr@4. Even in this case, since the collector currents of the transistors Tr□ and TrH are equal due to the current mirror circuit, the shortfall in the current flowing from the transistor Tr@B to the transistor Tr@B is compensated for by the discharge current from the capacitor 112. Therefore, even in the clamp level control circuit shown in FIG. 3, it is possible to cause the capacitor 112 to hold the voltage during the clamp pulse period corresponding to the output of the differential amplifier 109.
以上説明してきたように、クランプレベル制御回路１１
０は、クランプパルス１１１がＯＮの間の差動増幅器１
０９出力電圧を、コンデンサ１１２に書き込み、また、
クランプパルス１１１がＯＦＦの間ソの電圧を保持する
ように動作する。そしてこのようにして得られたコンデ
ンサ１１２の電圧の分だけ、ビデオ信号１０１から差動
増幅器１０２によりＤＣシフトを行なう。このようにす
ると第１図の構成の回路は、第３の基準電圧源１０８出
力とＬＰＦ １０３出力の黒レベルが等しくなるように
動作する。ところで、もし電源電圧が変動した場合には
、その変動分に応じて第３の基準電圧源電圧も変動し、
常にＬＰＦ １０３出力の黒レベルと基準電圧１０＋６
α、 １０６ｂであるＶｒａｆ１＋とＶｒａｆｌ−との
相対値な関係は変化しない、したがってＬＰｌ １０３
出力の黒レベルは電源電圧の変動が生じても、基準電圧
１０６α、１ｏ６ｈに対しての相対関係としては一定と
なり、安定なアナログ−ディジタル変換が可能となる。As explained above, the clamp level control circuit 11
0 is the differential amplifier 1 while the clamp pulse 111 is ON.
09 output voltage is written to the capacitor 112, and
While the clamp pulse 111 is OFF, it operates to hold the voltage of 0. Then, the differential amplifier 102 performs a DC shift on the video signal 101 by the voltage of the capacitor 112 obtained in this manner. In this way, the circuit having the configuration shown in FIG. 1 operates so that the black level of the output of the third reference voltage source 108 and the output of the LPF 103 are equal. By the way, if the power supply voltage fluctuates, the third reference voltage source voltage also fluctuates according to the fluctuation,
Always LPF 103 output black level and reference voltage 10+6
The relative value relationship between Vraf1+ and Vrafl−, which is α, 106b, does not change, so LPl 103
Even if the power supply voltage fluctuates, the output black level remains constant relative to the reference voltages 106α and 1o6h, allowing stable analog-to-digital conversion.
第６図に本発明の第２の実施例を示す。第６図は第１図
と大部分同じ接続であり、第１図と同じ部分は同一の名
称を付している。第６図において第１図と異なる部分は
、第３の基準電圧源１０Ｂ出力を直接、クランプレベル
制御回路１１０に接続シていることである。このような
構成はＬＰｌ １０３により直流が変化しない場合に有
効であり、第１図の構成より、さらに簡単な構成となる
。この場合でもＬＰｌ １０３出力は第３の基準電圧源
１０８の値にクランプされることになるので、電源電圧
の変動に対しても安定な黒レベルが再生可能となる。FIG. 6 shows a second embodiment of the invention. FIG. 6 has most of the same connections as FIG. 1, and the same parts as in FIG. 1 are given the same names. The difference in FIG. 6 from FIG. 1 is that the output of the third reference voltage source 10B is directly connected to the clamp level control circuit 110. Such a configuration is effective when the direct current does not change due to the LPL 103, and is a simpler configuration than the configuration shown in FIG. Even in this case, the output of the LPl 103 is clamped to the value of the third reference voltage source 108, so that a stable black level can be reproduced even with fluctuations in the power supply voltage.
本発明によれば、上記した従来技術の欠点を解消し、電
源電圧の変動等により、ビデオ信号が’／Ｚ）変換器の
ダイナミックレンジをはずれることなく、安定したクラ
ンプ動作を実現できるという効果がある。また、クラン
プ制御用の”／ｉ変換器を新たに設ける必要がなく回路
が簡単になるという効果もある。According to the present invention, the drawbacks of the prior art described above are solved, and the video signal does not deviate from the dynamic range of the '/Z) converter due to fluctuations in power supply voltage, etc., and stable clamping operation can be realized. be. Another advantage is that there is no need to newly provide a "/i converter for clamp control, and the circuit becomes simpler."
具体例を示す回路図、第６図は本発明の他の実施例を示
すブロック図である。
１０１・・・・・・・・・・・・・・・・・・・・・ビ
デオ信号１０２、１０９・・・・・・・・・・・・差動
増幅器１０５ ・・・・・・・・・・・・・・・・・・
・・・ ＬＰＦ１０４・・・・・・・・・・・・・・・
・・・・・・Ａ／Ｄ変換器１０５・・・・・・・・・・
・・・・・・・−・・ディジタルビデオ信号１０７ｇ、
１０７ｈ・・・・・・基準電圧源１０Ｂ・・−・・・
・・・・・・・・・・・・・・第３の基準電圧源１１０
・・・・・−・・・・・・・・・・−・・クランプレベ
ル制御回路１１１−・−・・・・・・・・・・・・・−
・・クランフハルス１１２・・・・・・・・・・・・・
・・・・・・・・コンデンサ、ペー゛
代理人 弁理士 小 川 勝 芽に、′４第１図
も４図
第３図FIG. 6 is a block diagram showing another embodiment of the present invention. 101......Video signal 102, 109...Differential amplifier 105...・・・・・・・・・・・・
・・・LPF104・・・・・・・・・・・・・・・
...A/D converter 105...
・・・・・・・・・・・・・Digital video signal 107g,
107h...Reference voltage source 10B...
......Third reference voltage source 110
······················································································································································································································· Clamp level control circuit 111-············−
・・Krumfhals 112・・・・・・・・・・・・・
・・・・・・・・・Capacitor, page agent, patent attorney Katsutoshi Ogawa, '4 Figure 1, Figure 4, Figure 3
Claims (1)
するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器の基準電圧を発
生する第１、第２の基準電圧源と、上記Ａ／Ｄ変換器前
段に配置されるアナログクランプ回路を備えたクランプ
回路において、上記第１、第２の基準電圧源の出力から
第３の基準電圧を発生する第３の基準電圧源を設け、上
記第３の基準電圧源出力により上記アナログクランプ回
路のクランプレベルを制御することを特徴とするクラン
プ回路。 ２、上記第３の基準電圧源は、上記第１、第２の基準電
圧源出力を分圧する手段を備えたことを特徴とする特許
請求の範囲第１項記載のクランプ回路。 ３、上記第３の基準電圧源出力と上記Ａ／Ｄ変換器の前
段のビデオ信号との所定期間における差電圧を保持する
保持手段を設け、上記保持手段出力電圧を上記アナログ
ビデオ信号から差し引くように上記アナログクランプ回
路を制御することを特徴とする特許請求の範囲第１項記
載のクランプ回路。[Claims] 1. An A/D converter that converts an analog video signal into a digital video signal, first and second reference voltage sources that generate a reference voltage for the A/D converter, and the A/D converter. A clamp circuit including an analog clamp circuit disposed upstream of the /D converter includes a third reference voltage source that generates a third reference voltage from the outputs of the first and second reference voltage sources, and A clamp circuit characterized in that the clamp level of the analog clamp circuit is controlled by the output of a third reference voltage source. 2. The clamp circuit according to claim 1, wherein the third reference voltage source includes means for dividing the outputs of the first and second reference voltage sources. 3. A holding means is provided for holding a differential voltage between the output of the third reference voltage source and the video signal of the preceding stage of the A/D converter for a predetermined period, and the holding means output voltage is subtracted from the analog video signal. 2. The clamp circuit according to claim 1, wherein the analog clamp circuit is controlled to control the analog clamp circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099853A JPS63267064A (en) | 1987-04-24 | 1987-04-24 | Clamping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099853A JPS63267064A (en) | 1987-04-24 | 1987-04-24 | Clamping circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63267064A true JPS63267064A (en) | 1988-11-04 |
Family
ID=14258361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099853A Pending JPS63267064A (en) | 1987-04-24 | 1987-04-24 | Clamping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63267064A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982311A (en) * | 1996-10-25 | 1999-11-09 | U.S. Philips Corporation | A/D conversion device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854785A (en) * | 1981-09-11 | 1983-03-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Video signal clamping circuit |
| JPS6149558A (en) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | Direct current regenerating circuit |
-
1987
- 1987-04-24 JP JP62099853A patent/JPS63267064A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854785A (en) * | 1981-09-11 | 1983-03-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Video signal clamping circuit |
| JPS6149558A (en) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | Direct current regenerating circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982311A (en) * | 1996-10-25 | 1999-11-09 | U.S. Philips Corporation | A/D conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946131B2 (en) | encoding circuit | |
| JPH05504223A (en) | Sampling circuit for analog signals | |
| JPS63267064A (en) | Clamping circuit | |
| JPH0595287A (en) | Subtractor circuit and a/d converter provided with the subtractor | |
| JP2001183396A (en) | Differential probe | |
| JP4388606B2 (en) | Digital processing circuit with gain control | |
| JP2739953B2 (en) | Video signal clamp device | |
| JP2621573B2 (en) | Signal suppression circuit | |
| JP3260098B2 (en) | BTL amplifier | |
| JPH0564036A (en) | Gamma offset adjustment circuit | |
| JP3209181B2 (en) | Slow on / off signal generation circuit | |
| JP2794050B2 (en) | AD converter test equipment | |
| JP2585734B2 (en) | Noise suppression circuit | |
| JP2581995B2 (en) | Analog signal automatic level adjustment circuit | |
| JPH0139014Y2 (en) | ||
| JPH0427258Y2 (en) | ||
| JPH0145173Y2 (en) | ||
| JPH0552677A (en) | Excitation circuit of wheatstone bridge type load cell | |
| JPH0198196A (en) | Sample holding circuit | |
| JPH04192677A (en) | Clamp device | |
| JPH07177036A (en) | D/a conversion circuit device | |
| JPS6354886A (en) | Digitized picture signal recording and reproducing device | |
| JPH01184699A (en) | Sample and hold circuit | |
| JPH08223001A (en) | Rectangular wave signal generator | |
| JPS5857821A (en) | Switch circuit |