JPS63264735A - Controller for charging of main capacitor for flash device - Google Patents

Controller for charging of main capacitor for flash device

Info

Publication number
JPS63264735A
JPS63264735A JP32168087A JP32168087A JPS63264735A JP S63264735 A JPS63264735 A JP S63264735A JP 32168087 A JP32168087 A JP 32168087A JP 32168087 A JP32168087 A JP 32168087A JP S63264735 A JPS63264735 A JP S63264735A
Authority
JP
Japan
Prior art keywords
main capacitor
timer
charging
converter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32168087A
Other languages
Japanese (ja)
Other versions
JP2646098B2 (en
Inventor
Takatoshi Nishida
西田 隆勇
Takeo Kobayashi
武夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP62321680A priority Critical patent/JP2646098B2/en
Publication of JPS63264735A publication Critical patent/JPS63264735A/en
Application granted granted Critical
Publication of JP2646098B2 publication Critical patent/JP2646098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
  • Stroboscope Apparatuses (AREA)

Abstract

PURPOSE:To reduce the used parts of a controller for charging of the main capacitor of a flash device and to increase the number of light emitting times of the flash device, by outputting a charging stopping command a fixed time after detecting that the voltage across the terminals of the main capacitor becomes a reference voltage at which flash-photographing is possible. CONSTITUTION:A comparison means which outputs a timer actuating command after detecting that the voltage across the terminals of a main capacitor becomes a reference voltage at which flash-photographing is possible and a timer which outputs a charging stopping command a fixed time after receiving the timer actuating command are installed to this controller. Charging to the main capacitor is stopped after detecting that the voltage V across the terminals of the main capacitor becomes the reference voltage V1 at which flash-photographing is possible by means of the comparison means and that a fixed time has passed from the detection by means of the timer. Since only one comparison means is used for the comparator means and a CPU can play the role of the timer as part of its process, the number of used parts can be reduced and the circuit substrate can be made smaller in size. At the same time, the failure rate can be lowered.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、CPUを装備したフラッシュ内蔵カメラに用
いられ、メインコンデンサの充電のオン・オフ制御を行
うフラッシュ装置のメインコンデンサ充電制御装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a main capacitor charging control device for a flash device, which is used in a camera with a built-in flash equipped with a CPU, and controls charging on and off of the main capacitor.

[従来の技術] 近年のカメラでは自動化、多機能化が著しく、ワンチッ
プマイクロコンピュータも複数個゛装備され、部品点数
が極めて多くなっている。したがって、特にフラッシュ
内蔵カメラでは、部品点数をできるだけ少なくすること
が要請される9従来のメインコンデンサ充電制御装置で
は、メインコンデンサの端子間電圧■が基準電圧になっ
たことを2段階で検出しており、V>V、でネオンラン
プが点灯してフラッシュ撮影が可能となり、V = V
 * (V * > V + )で充電が停止される。
[Prior Art] In recent years, cameras have become significantly more automated and multifunctional, and are equipped with multiple one-chip microcomputers, resulting in an extremely large number of parts. Therefore, especially in cameras with a built-in flash, it is required to reduce the number of parts as much as possible.9 In the conventional main capacitor charging control device, the voltage between the terminals of the main capacitor is detected in two stages when it reaches the reference voltage. When V > V, the neon lamp lights up and flash photography becomes possible, and V = V.
* Charging is stopped when (V * > V + ).

そして、フラッシュ撮影を行うと、上記動作が再度行わ
れる。
Then, when flash photography is performed, the above operation is performed again.

[発明が解決しようとする問題点コ しかし、メインコンデンサの端子間電圧を2段階で検出
しているので、電圧比較回路を2つ設ける必要があり、
部品点数が多くなる。
[Problems to be solved by the invention] However, since the voltage between the terminals of the main capacitor is detected in two stages, it is necessary to provide two voltage comparison circuits.
The number of parts increases.

また、バヅテリの残存容量が少なくなってくると、メイ
ンコンデンサの端子間電圧VがV、になるまでの時間が
長くなり過ぎ、D C/D Cコンバータ等の消費電力
量が大きくなって、発光回数が少なくなる。
In addition, when the remaining capacity of the battery becomes low, it takes too long for the voltage V between the terminals of the main capacitor to reach V, and the power consumption of the DC/DC converter, etc. increases, causing The number of times will decrease.

一方、充電停止後、自然放電によりメインコンデンサの
端子間電圧Vが上記■、になるまでの時間(以下、自然
放電時間という)以上の間隔をおいて撮影を行う場合、
例えば、夜間に所定位置を通る動物を検出して自動撮影
する場合には、フラッシュ撮影ができず、従ってこのよ
うな撮影にはフラッシュ内臓カメラを用いることができ
なかった。
On the other hand, when taking pictures at an interval longer than the time required for the voltage V between the terminals of the main capacitor to reach the above-mentioned ■ (hereinafter referred to as natural discharge time) after stopping charging, due to natural discharge,
For example, when detecting an animal passing a predetermined location at night and automatically photographing it, flash photography is not possible, and therefore a camera with a built-in flash cannot be used for such photography.

上記問題点に鑑み、本発明の目的は、部品点数を低減で
き、しかも、発光回数を多くすることが可能な、フラッ
シュ装置のメインコンデンサ充電制御装置を提供するこ
とにある。
In view of the above-mentioned problems, an object of the present invention is to provide a main capacitor charging control device for a flash device that can reduce the number of parts and increase the number of times of light emission.

また、本発明の他の目的は、部品点数を低減でき、しか
も、自然放電時間以上の間隔をおいてもフラッシュ撮影
を行うことが可能な、フラッシュ装置のメインコンデン
サ充電制御装置を提供することにある。
Another object of the present invention is to provide a main capacitor charging control device for a flash device that can reduce the number of parts and also allows flash photography to be performed even at intervals longer than the natural discharge time. be.

[問題点を解決するための手段] 本第1発明に係るフラッシュ装置のメインコンデンサ充
電制御装置では、第1A図に示す如く、DC/DCコン
バータと、該D C/D Cコンバータの出力電圧が印
加されるメインコンデンサCxと、メインコンデンサC
Mの端子間電圧がフラッシュ撮影可能な基準電圧になっ
たことを検出してタイマ起動指令を出力する比較手段と
、該タイマ起動指令を受けた後、一定時間経過した時に
充電停止指令を出力するタイマと、該充電停止指令に応
答して、該D C/D Cコンバータの発振動作を停止
させてメインコンデンサCI4への充電を停止させる制
御手段と、を有することを特徴としている。
[Means for Solving the Problems] In the main capacitor charging control device for a flash device according to the first invention, as shown in FIG. 1A, the output voltage of the DC/DC converter and the DC/DC converter are The applied main capacitor Cx and the main capacitor C
Comparing means detects that the voltage between the terminals of M has reached a reference voltage that allows flash photography and outputs a timer activation command, and outputs a charging stop command when a certain period of time has elapsed after receiving the timer activation command. The present invention is characterized by comprising a timer and a control means for stopping the oscillation operation of the DC/DC converter and stopping the charging of the main capacitor CI4 in response to the charging stop command.

また、本第2発明に係るフラッシュ装置のメインコンデ
ンサ充電制御装置では、第1B図に示す如く、第1発明
と共通のDC/DCコンバータ、メインコンデンサCM
1比較手段及びタイマを備え、 前記制御手段の代わりに、該充電停止指令に応答して、
該D C/D Cコンバータの発振動作を停止させてメ
インコンデンサCI4への充電を停止させ、2回目以降
のタイマ起動指令に応答して、該D C/D Cコンバ
ータを動作状態にしてメインコンデンサC1xへの充電
を開始させる制御手段を備えていることを特徴としてい
る。
Further, in the main capacitor charging control device for a flash device according to the second invention, as shown in FIG. 1B, the DC/DC converter and main capacitor CM
1 comparison means and a timer, in place of the control means, in response to the charging stop command,
The oscillation operation of the DC/DC converter is stopped to stop charging the main capacitor CI4, and in response to the second and subsequent timer activation commands, the DC/DC converter is put into operation and the main capacitor CI4 is stopped. It is characterized by comprising a control means for starting charging C1x.

さらに、本第3発明に係るフラッシュ装置のメインコン
デンサ充電制御装置では、第1C図に示す如く、第1発
明と共通のDC/DCコンバータ、メインコンデンサC
8及び比較手段を備え、第1発明のタイマ及び制御手段
の代わりに、該比較手段からのタイマ起動指令を受けた
後、シャッターを切るときにレリーズスイッチから出力
される撮影指令を受けるまでの時間を測定するタイマと
、該測定時間が一定値以下であればフラッノユ撮影を許
可し、フラッシュ撮影後にDC/DCコンバータを動作
状態にしてメインコンデンサCMへの充電を再開し、該
測定時間が一定以上であればフラッシュ撮影を禁止して
該D C/D Cコンバータを動作状態にし該メインコ
ンデンサcNへの充電を再開させる制御手段とを備えた
ことを特徴としている。
Furthermore, in the main capacitor charging control device for a flash device according to the third invention, as shown in FIG. 1C, the main capacitor C
8 and comparison means, in place of the timer and control means of the first invention, the time from receiving the timer activation command from the comparison means until receiving the photographing command output from the release switch when releasing the shutter. If the measurement time is less than a certain value, it will allow flash photography, and after the flash photography, the DC/DC converter will be put into operation and charging of the main capacitor CM will be restarted, and if the measurement time is less than a certain value, it will restart charging of the main capacitor CM. If so, the present invention is characterized by comprising a control means for prohibiting flash photography, putting the DC/DC converter into operation, and restarting charging of the main capacitor cN.

[実施例] 以下、図面に基づいて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail based on the drawings.

(+)第1発明の実施例 最初に、第1発明の詳細な説明する。(+) Embodiments of the first invention First, the first invention will be explained in detail.

第2図にはカメラに組み込まれたエレクトロニックフラ
ッシュ回路が示されている。
FIG. 2 shows an electronic flash circuit incorporated into a camera.

バッテリIOの端子電圧はフラッシュスイッチ12を介
してDC/DCコンバータ14に印加され、これが昇圧
されてメインコンデンサ16に電荷が蓄えられる。D 
C/D Cコンバータ14を構成する発振回路は、cp
utsの出力端子Cから出力される制御信号によりオン
・オフされて、メインコンデンサ16の充電開始及び充
電停止が制御される。
The terminal voltage of the battery IO is applied to the DC/DC converter 14 via the flash switch 12, and this voltage is boosted to store charge in the main capacitor 16. D
The oscillation circuit that constitutes the C/DC converter 14 is cp
The main capacitor 16 is turned on and off by a control signal output from the output terminal C of the uts, and the start and stop of charging of the main capacitor 16 is controlled.

このcputsは、バッテリIOの端子電圧が直接印加
されて動作する。CPU I 8の入力端子AはDC/
DCコンバータ14のバッテリ電圧入力端子に接続され
ており、CPU18はフラッシュスイッチ12の開閉を
検出可能となっている。
These cputs operate by being directly applied with the terminal voltage of the battery IO. Input terminal A of CPU I8 is DC/
It is connected to the battery voltage input terminal of the DC converter 14, and the CPU 18 can detect whether the flash switch 12 is opened or closed.

D C/D Cコンバータ14の電圧出力端子には、母
線LPと母線LNが接続されている。
A bus LP and a bus LN are connected to the voltage output terminal of the DC/DC converter 14 .

この母線LPと母線LN間には、キセノン放電管20お
よびトリガ回路22が並列に接続されており、メインコ
ンデンサ16の端子間電圧が基準電圧71以上になって
いる時にシンクロ接点24を閉じると、トリガ電極26
に高電圧が印加されて放電が起こり、キセノン放電管2
0から閃光が発せられる。
A xenon discharge tube 20 and a trigger circuit 22 are connected in parallel between the bus line LP and the bus line LN, and when the synchro contact 24 is closed when the voltage between the terminals of the main capacitor 16 is equal to or higher than the reference voltage 71, Trigger electrode 26
A high voltage is applied to the xenon discharge tube 2, causing a discharge.
A flash of light is emitted from 0.

また、母線LPと母線LN間には、ネオンランプ27と
抵抗器28が直列接続されており、メインコンデンサ1
6の端子間電圧■が前記電圧■。
Furthermore, a neon lamp 27 and a resistor 28 are connected in series between the bus line LP and the bus line LN, and the main capacitor 1
The voltage between the terminals of 6 is the voltage ■.

になると、ネオンランプ27が点灯する。When this happens, the neon lamp 27 lights up.

ネオンランプ27と抵抗器28の接続点と、母線LNと
の間には、分圧抵抗器30.32及び34が直列接続さ
れている。分圧抵抗器32と34の接続点には、NPN
トランジスタ36のベースが接続されている。このNP
N トランジスタ36は、エミッタが母線LNに接続さ
れ、コレクタが抵抗器38、フラッシュスイッチI2を
介してバッテリlOの正極に接続されている。
Voltage dividing resistors 30, 32 and 34 are connected in series between the connection point between the neon lamp 27 and the resistor 28 and the bus line LN. At the connection point between the voltage dividing resistors 32 and 34, an NPN
The base of transistor 36 is connected. This NP
The N transistor 36 has an emitter connected to the bus line LN, and a collector connected to the positive electrode of the battery IO via the resistor 38 and the flash switch I2.

また、NPN トランジスタ36のコレクタは、CPU
18の入力端子Bにも接続されており、ネオンランプ2
7が消灯している時(V<V、)にはNPN )ランジ
スタ36がオフ状態になって入力端子Bの電位がハイレ
ベルになり、V≧vlとなってネオンランプ27が点灯
するとNPN)ランジスタ36がオン状態になってCP
U18の入力端子Bがロウレベルになる。したがって、
cPUlBは、入力端子Bの電位により端子間電圧Vが
V、を横切る時点を検出することができる。
Further, the collector of the NPN transistor 36 is connected to the CPU
It is also connected to input terminal B of 18, and neon lamp 2
7 is off (V<V,), it is NPN). When the transistor 36 is turned off and the potential of input terminal B becomes high level, V≧vl and the neon lamp 27 lights up, it is NPN). The transistor 36 is turned on and the CP
Input terminal B of U18 becomes low level. therefore,
cPUlB can detect the point in time when the inter-terminal voltage V crosses V, based on the potential of the input terminal B.

分圧抵抗器30と32の接続点と、母線LNとの間には
、ツェナーダイオード40及びコンデンサ42が並列に
接続されている。このツェナーダイオード40は電圧ク
リッピング用であり、コンデンサ42はノイズ除去用で
ある。
A Zener diode 40 and a capacitor 42 are connected in parallel between the connection point of the voltage dividing resistors 30 and 32 and the bus line LN. This Zener diode 40 is for voltage clipping, and the capacitor 42 is for noise removal.

CPU18はタイマ機能を備えたワンチップマイクロコ
ンピュータであり、一定時間、例えば30ミリ秒毎にタ
イマ割込がかかって、第8図に示す如<、CPU18の
RAMの所定アドレスに対応したタイマT及びT電(タ
イマTtは本第2発明の実施例で使用される)の値が割
込毎にインクリメントされる。第8図において、フラグ
F3、Fe、F、(フラグF、は本第2発明の実施例で
使用される。)はメインコンデンサ16の充電区間を示
しており、第9図(第9図は第2発明の実施例に対応し
ており、本実施例では充放電が繰り返されない。)に示
す如く変化する。また、このRAMの所定アドレスには
、充電状態Cが書き込まれるようになっており、CPU
l8は全体を制御する図示しないメインCPtJから割
込をかけられて、データ伝送によりこの充電状態が該メ
インCPUにより読み取られ、充電完了の場合(C=2
)のみフラッシュ撮影の制御が該メインCPUにより行
われる。
The CPU 18 is a one-chip microcomputer equipped with a timer function, and a timer interrupt occurs every fixed period of time, for example, 30 milliseconds, and as shown in FIG. The value of the timer Tt (timer Tt is used in the embodiment of the second invention) is incremented for each interrupt. In FIG. 8, flags F3, Fe, F (flag F is used in the embodiment of the second invention) indicate the charging section of the main capacitor 16, and FIG. This corresponds to the embodiment of the second invention, and charging and discharging are not repeated in this embodiment.) In addition, the charging status C is written to a predetermined address of this RAM, and the CPU
l8 is interrupted by the main CPU (not shown) that controls the whole, and the charging state is read by the main CPU through data transmission, and when charging is completed (C=2
) only the flash photography is controlled by the main CPU.

次に、CPUl8のROMに書き込まれたプログラムの
フローを第3図に基づいて説明する。なお、このプログ
ラムは、タイマTをインクリメントするタイマ割込毎に
実行される。また、初期状態では、すなわちフラッシュ
スイッチ12が開路しているときには、CPU18の出
力端子Cから充電指令が出力されており、フラッシュス
イッチ12を閉路すると直ちに充電が開始される。
Next, the flow of the program written in the ROM of the CPU 18 will be explained based on FIG. Note that this program is executed every time a timer interrupt increments the timer T. Further, in the initial state, that is, when the flash switch 12 is open, a charging command is output from the output terminal C of the CPU 18, and charging starts immediately when the flash switch 12 is closed.

フラッシュスイッチ12が開路している場合には、ステ
ップ100からステップ102へ進み、タイマTの値を
クリアするとともに、フラグF11F、をリセットする
。次にステップ+03でCの値を0(充電なし)にし、
割込前の処理に戻る。
If the flash switch 12 is open, the process proceeds from step 100 to step 102, where the value of the timer T is cleared and the flag F11F is reset. Next, in step +03, set the value of C to 0 (no charging),
Return to processing before interrupt.

フラッシュスイッチ12がオンされた場合には、ステッ
プ100からステップ+04に進み、入力端子Bの電位
が立ち下がったかどうかを判別する。
When the flash switch 12 is turned on, the process proceeds from step 100 to step +04, where it is determined whether the potential of the input terminal B has fallen.

最初はV<Vlであり否定判定され、またステップ10
2でフラグFいF、かりセットされているので、ステッ
プ106〜+12へ進む。ステップ112では、通常は
T<TIと判定されてステップ114へ進み、Cの値が
I(充電中)にされた後、割込前の処理に戻る。この時
間T、は例えば30秒であり、電池切れ判定用である。
Initially, V<Vl, a negative determination is made, and step 10
Since the flag F is set at step 2, the process advances to steps 106 to +12. In step 112, it is normally determined that T<TI, and the process proceeds to step 114, where the value of C is set to I (charging), and then the process returns to the process before the interrupt. This time T is, for example, 30 seconds, and is used for determining battery exhaustion.

フラッシュスイッチI2がオンになってから時間T1以
内に入力端子Bの電位が立ち上がると、ステップ104
からステップ116へ進み、タイマTの値がクリアされ
、フラグF、がセットされる。
If the potential of the input terminal B rises within time T1 after the flash switch I2 is turned on, step 104
The process then proceeds to step 116, where the value of timer T is cleared and flag F is set.

次の割込処理では、ステップ104からステップ106
.118へ進み、タイマTと時間T、の値が比較される
。この時間T、の値は例えば0゜5秒であり、TNT、
であれば割込前の処理に戻る。この時間T、は、レリー
ズスイッチ(図示せず)をオンにして充電が停止された
後発光開始までの短時間に、自然放電によりメインコン
デンサ16の端子間電圧VがV<V、となってフラッシ
ュ撮影が不可能になるのを防止するための待ち時間であ
る。
In the next interrupt processing, steps 104 to 106
.. The process advances to step 118, where the values of timer T and time T are compared. The value of this time T is, for example, 0°5 seconds, and TNT,
If so, return to the processing before the interrupt. During this time T, the voltage V between the terminals of the main capacitor 16 becomes V<V due to natural discharge in a short period of time after the release switch (not shown) is turned on and charging is stopped until the start of light emission. This is a waiting time to prevent flash photography from becoming impossible.

ステップ118でT=T、と判定された場合には、ステ
ップ120へ進み、タイマTの値をクリアするとともに
、フラグF、をリセットしフラグF、をセットする。次
にステップ122でCの値を2(充電完了)にし割込前
の処理に戻る。
If it is determined in step 118 that T=T, the process proceeds to step 120, where the value of timer T is cleared, flag F is reset, and flag F is set. Next, in step 122, the value of C is set to 2 (charging completed) and the process returns to the process before the interrupt.

次の割込処理では、ステップ104からステップ+06
、+08、+24へ進み、タイマTがT、と比較される
。このT、は例えば16秒であり、充電停止判定用であ
る。T<T、である場合には割込前の処理に戻る。ステ
ップ124でT=T。
In the next interrupt processing, from step 104 to step +06
, +08, +24, and timer T is compared with T. This T is, for example, 16 seconds, and is used for determining whether to stop charging. If T<T, the process returns to the process before the interrupt. In step 124, T=T.

と判定された場合には、ステップ126でDC/DCコ
ンバータ14へ制御信号を供給して発信回路を停止させ
、充電を停止させる。次にステップ128でタイマ割込
を禁止し、割込前の処理に戻る。このタイマ割込禁止に
より、フラッンユスイッチ12が一旦オフにされた後、
再度オンにされるまで第3図に示す処理が行われない。
If it is determined that, in step 126, a control signal is supplied to the DC/DC converter 14 to stop the oscillation circuit and stop charging. Next, in step 128, timer interrupts are disabled and the process returns to the process before the interrupt. After the flannel switch 12 is once turned off by disabling this timer interrupt,
The process shown in FIG. 3 will not occur until it is turned on again.

ここで、シンクロスイッチ24がオンになった場合には
、図示しない割込処理により、C=0とされ、フラグF
 +、F tがリセットされ、タイマTがクリアされ、
そしてタイマ割込可能にされる。
Here, when the synchro switch 24 is turned on, C=0 is set by an interrupt process (not shown), and the flag F
+, F t is reset, timer T is cleared,
Then, timer interrupts are enabled.

したがって、フラッシュ撮影を行うと上記処理が再開さ
れる。
Therefore, when flash photography is performed, the above processing is restarted.

ステップ112でT ” T +と判定された場合には
、すなわち、フラッシュスイッチ12をオンにしてから
時間T1を経過してもV=V、にならながった場合には
、ステップ+38でc−3(使用停止)とし、次にステ
ップ140でタイマ割込を禁止して割込面の処理に戻る
If it is determined in step 112 that T '' T -3 (stop use), and then in step 140, timer interrupts are prohibited and the process returns to the interrupt side.

(2)第2発明の実施例 次に、本第2発明の詳細な説明する。(2) Example of the second invention Next, the second invention will be explained in detail.

この実施例では、ハードウェア構成が第1発明の実施例
と同一になっている。
In this embodiment, the hardware configuration is the same as the embodiment of the first invention.

ソフトウェア構成については、第4図に示す如く、第3
図のステップ102.104.128がステップ102
A、104A、128Aに変更され、また、新たにステ
ップ110,130〜136が付加されている。
Regarding the software configuration, as shown in Figure 4,
Steps 102, 104, and 128 in the diagram are steps 102
A, 104A, and 128A, and steps 110, 130 to 136 are newly added.

すなわち、フラグF、が追加されており、ステップ+0
2AではこのフラグF、ちりセットする。
That is, flag F is added, and step +0
In 2A, this flag F is set to dust.

また、ステップ104Aでは、入力端子Bの電位が立ち
下がり、かつ、フラグF3がOのときにステップ116
へ進み、そうでないときにステップ106へ進む。さら
に、ステップ128Aでは、タイマTの値をクリアする
とともに、フラグF雪をリセットし、フラグF、をセッ
トする。そして割込前の処理に戻る。
Further, in step 104A, when the potential of input terminal B falls and flag F3 is O, step 116
If not, proceed to step 106. Furthermore, in step 128A, the value of timer T is cleared, flag F is reset, and flag F is set. Then, the process returns to the process before the interrupt.

したがって、次の割込処理では、ステップ104Δから
ステップ106.108.110,130へ進む。ステ
ップ+30では、入力端子Bの電位が立ち上がったかど
うかを判定する。否定判定された場合には割込前の処理
に戻る。自然放電によりメインコンデンサ16の端子間
電圧■がvlに低下すると、ステップ130でけ定判定
されてステップ132へ進みタイマTの値が時間T4と
比較される。この時間T4は電池切れ判定用である。T
>第4であればステップ134へ進み、DC/DCコン
バータ14へ制御信号を供給して発信回路を動作状態と
し充電を再開させる。次にステップ136でフラグF、
をリセットし、C=1(充電中)とした後、割込前の処
理に戻る。
Therefore, in the next interrupt processing, the process proceeds from step 104Δ to steps 106, 108, 110, and 130. In step +30, it is determined whether the potential of input terminal B has risen. If the determination is negative, the process returns to the process before the interrupt. When the inter-terminal voltage (2) of the main capacitor 16 decreases to vl due to natural discharge, a positive decision is made in step 130, and the process proceeds to step 132, where the value of the timer T is compared with time T4. This time T4 is for determining battery exhaustion. T
>4, the process proceeds to step 134, where a control signal is supplied to the DC/DC converter 14 to put the oscillation circuit into operation and restart charging. Next, in step 136, the flag F,
After resetting C=1 (charging), the process returns to the one before the interrupt.

次の割込処理では、ステップ104Aからステップ11
6へ進み、その後は以上の処理が繰り返される。
In the next interrupt processing, from step 104A to step 11
The process advances to step 6, and the above processing is repeated thereafter.

このようにして、第9図に示す如く、充電を開始してV
=V、となった後時間T、が経過すると充電が完了して
フラッシュ撮影可能となり、さらに時間T、が経過する
と充電が停止され、その後自然放電により再度V−V、
になると充電が再開され、以上の処理が繰り返される。
In this way, as shown in FIG. 9, charging is started and V
= V, and when time T has passed, charging is completed and flash photography is possible, and when time T has passed, charging is stopped, and then V-V again due to natural discharge,
When this happens, charging resumes and the above process is repeated.

ステップ112でT=T、と判定されまたはステップ1
32でT≦T4と判定された場合には、すなわち、フラ
ッシュスイッチ12をオンにしてから時間T1を経過し
てもV=V、にならなかった場合やD C/D Cコン
バータ16の端子間電圧Vがほとんど上昇せず、充電停
止後時間14以内にV=V、に低下した場合には、ステ
ップ13BでC−3(使用停止)とし、次にステップ1
40でタイマ割込を禁止して割込前の処理に戻る。
In step 112, it is determined that T=T, or in step 1
32, if it is determined that T≦T4, that is, if V does not become V even after time T1 has passed since the flash switch 12 was turned on, or if the voltage between the terminals of the DC/DC converter 16 If the voltage V hardly rises and drops to V=V within 14 hours after charging is stopped, step 13B sets C-3 (stop use), and then step 1
At step 40, timer interrupts are disabled and the process returns to the process before the interrupt.

したがって、本実施例では、充放電繰返し中においても
、簡単な構成で電池切れを検出することができるという
効果がある。
Therefore, this embodiment has the advantage that a dead battery can be detected with a simple configuration even during repeated charging and discharging.

ここで、シンクロスイッチ24がオンになった場合には
、図示しない割込処理により、C−0(充電なし)とさ
れ、フラグF1〜F、かりセットされ、タイマTがクリ
アされるようになっている。
Here, when the synchro switch 24 is turned on, an interrupt process (not shown) causes the state to be set to C-0 (no charging), flags F1 to F are set, and the timer T is cleared. ing.

(3)第2発明の他の実施例 次に、本第2発明の他の実施例を説明する。(3) Other embodiments of the second invention Next, another embodiment of the second invention will be described.

ハードウェア構成は第5図に示す如くなっている。The hardware configuration is as shown in FIG.

すなわち、第2図に示す構成要素27.28.30.3
2.34.36.38.40.42が備えられておらず
、代わりに、CPUl8Aには、A/D変換器及びLC
Dドライバが内蔵されており、母線LPと母線LNとの
間に直列接続された分圧抵抗器50と52の接続点の電
位v、(充電レベル)がA/D変換用アナログ入力端子
りに供給され、LCDパネル54がLCDドライバの出
力端子部Eに接続されている。CPU18Aの入力端子
Fには測光スイッチ(図示せず)のオン/オフ信号が割
込信号として入力され、CPUl8Aの入力端子Gには
レリーズスイッチ55のオン/オフ信号が入力される。
That is, the components 27.28.30.3 shown in FIG.
2.34.36.38.40.42 is not provided, and instead, CPU18A is equipped with an A/D converter and an LC
A D driver is built in, and the potential v (charge level) at the connection point of the voltage dividing resistors 50 and 52 connected in series between the bus line LP and the bus line LN is equal to the analog input terminal for A/D conversion. The LCD panel 54 is connected to the output terminal section E of the LCD driver. An on/off signal of a photometric switch (not shown) is input as an interrupt signal to an input terminal F of the CPU 18A, and an on/off signal of a release switch 55 is input to an input terminal G of the CPU 18A.

ソフトウェア構成については、第6図に示す如く、第4
図に示すステップ102A、104.130がステップ
目2B1104B、130Bに変更され、また、ステッ
プ107.142が新たに付加されている。
Regarding the software configuration, as shown in Figure 6,
Steps 102A and 104.130 shown in the figure have been changed to steps 2B 1104B and 130B, and step 107.142 has been newly added.

すなわち、タイマT+が追加されており、ステップl0
2Bでは、タイマTのみならずタイマT。
That is, timer T+ is added and step l0
In 2B, not only timer T but also timer T.

もクリアする。したがって、第9図に示す如く、充電開
始直後、タイマT、がスタートすることになる。
Also clear. Therefore, as shown in FIG. 9, timer T starts immediately after charging starts.

また、ステップI 04Bでは、充電レベルVllがフ
ラッシュ撮影可能なレベル71以上であり、かつ、フラ
グF、が0であるかどうかを判定する。
Further, in step I04B, it is determined whether the charge level Vll is equal to or higher than the level 71 that allows flash photography, and whether or not the flag F is 0.

さらに、ステップ106とステップ108との間のステ
ップ107において、T r> T sであるかどうか
が毎回判定される。Tsは、例えばT4の2〜3倍の値
であり、フラッシュスイッチ12をオフにするのを忘れ
たときにバッテリが消耗するのを防止するための自動的
充電停止用判定時間である。T t < T sと判定
された場合にはステップ108へ進み、第4図で説明し
た処理と同一の処理が行われる。T、≧T、と判定され
た場合にはステップ13B、140の処理が行われ、上
述の如(タイマ割込が禁止される。この禁止は、測光ス
イッチがオンにされ、CPUl8Aの入力端子Fの電圧
がHレベルになると、図示しない割込処理ルーチンによ
り解除され、充電制御が再開される。
Furthermore, in step 107 between step 106 and step 108, it is determined each time whether T r > T s. Ts is, for example, 2 to 3 times the value of T4, and is a determination time for automatic charging stop to prevent the battery from being exhausted when the flash switch 12 is forgotten to be turned off. If it is determined that T t < T s, the process advances to step 108, and the same process as described in FIG. 4 is performed. If it is determined that T, ≧T, steps 13B and 140 are performed, and the timer interrupt is prohibited as described above. When the voltage reaches H level, it is canceled by an interrupt processing routine (not shown) and charging control is restarted.

また、ステップ130Bでは、自然放電により充電レベ
ルv11がフラッシュ撮影可能な電位V、より低下した
かどうかが数値により判定される。
Further, in step 130B, it is numerically determined whether the charge level v11 has decreased by more than the potential V at which flash photography is possible due to natural discharge.

さらに、タイマ割込面の処理に戻る前に、ステップ14
2において充電レベルVNに応じた個数の表示バーがL
CDパネル54に表示される。図中、短い表示バーは充
電完了萌に対応し、ており、長い表示バーは充電完了後
に対応している。したがって、撮影者はフラッシュ撮影
可能であるかどうかのみならず、どの程度充電が不充分
であるか、あるいは表示バーの個数の増加速度によりバ
ッテリのおよその消耗度を知ることができる。
Furthermore, before returning to processing the timer interrupt plane, step 14
2, the display bar of the number according to the charge level VN is L.
displayed on the CD panel 54. In the figure, the short display bar corresponds to when charging is complete, and the long display bar corresponds to after charging is complete. Therefore, the photographer can know not only whether flash photography is possible, but also how much the battery is insufficiently charged, or the approximate degree of battery consumption based on the speed at which the number of display bars increases.

(4)第2発明のさらに他の実施例 法に、本第2発明のさらに他の実施例を説明する。(4) Still other embodiments of the second invention Another embodiment of the second invention will now be described.

ハードウェア構成は第7図に示す如くなっている。The hardware configuration is as shown in FIG.

すなわち、第5図に示すLCDパネル54の代わりに、
LED56のアノードがバッテリ1oの正極に接続され
、LED56のカソードがCPU18Bの出力端子Jに
接続され、圧電素子を用いたブザー58の一方の端子が
CPU18Bの出力端子Kに接続され、ブザー58の他
方の端子がアースされている。このCPU18Bにはプ
ログラムにより発信出力をオン・オフできる発信器が内
蔵されており、出力端子Kには、この発信出方が取り出
される。
That is, instead of the LCD panel 54 shown in FIG.
The anode of the LED 56 is connected to the positive electrode of the battery 1o, the cathode of the LED 56 is connected to the output terminal J of the CPU 18B, one terminal of a buzzer 58 using a piezoelectric element is connected to the output terminal K of the CPU 18B, and the other terminal of the buzzer 58 is connected to the output terminal K of the CPU 18B. terminal is grounded. This CPU 18B has a built-in oscillator that can turn on and off the transmission output according to a program, and the output terminal K outputs this transmission output.

ソフトウェア構成は図示しないが、第6図において、ス
テップ142の処理が次のように変更される。すなわち
、充電レベル■工が71以上であれば、出力端子Jの電
圧レベルがLにされてLED56が点灯され、前記発信
器がオンにされてブザー58から警報が放音される。撮
影者はこの音及びI、 E D 56の点灯によりフラ
ッシュ撮影が可能であることを知る。他の点については
第6図の構成と同一である。
Although the software configuration is not shown, the process of step 142 in FIG. 6 is changed as follows. That is, if the charge level (1) is 71 or more, the voltage level of the output terminal J is set to L, the LED 56 is turned on, the transmitter is turned on, and the buzzer 58 emits an alarm. The photographer knows from this sound and the lighting of I and ED 56 that flash photography is possible. The other points are the same as the configuration shown in FIG.

(5)第3発明の実施例 次に、第10図及び第11図に基づいて本第3発明の詳
細な説明する。
(5) Embodiment of the third invention Next, the third invention will be explained in detail based on FIGS. 10 and 11.

この実施例のハードウェア構成は上記実施例のいずれの
ものであってもよいが、第5図に示すものを用いたとし
て説明する。
Although the hardware configuration of this embodiment may be any of the above embodiments, it will be explained using the one shown in FIG. 5.

ソフトウェア構成は第10図に示されており、その概略
は、第11図に示す如く、メインコンデンサ端子間電圧
Vが基準電圧V t (> V 、)に達したときに充
電を停止し、この停止後レリーズスイッチ55がオンに
されるまでの時間Tが一定値T。
The software configuration is shown in FIG. 10, and its outline is as shown in FIG. The time T until the release switch 55 is turned on after stopping is a constant value T.

未満であればフラッシュ撮影を許可し、一定値TI以上
であれば充電を再開し、V=V、になった後にフラッシ
ュ撮影を許可する。
If it is less than the certain value TI, flash photography is permitted, and if it is equal to or greater than the certain value TI, charging is restarted, and after V=V, flash photography is permitted.

次に、これを詳述する。Next, this will be explained in detail.

上記実施例と同様に、タイマTをインクリメントするタ
イマ割込毎に実行される。
Similar to the above embodiment, this is executed for each timer interrupt that increments the timer T.

フラッシュスイッチ12及びレリーズスイヅチ55が共
にオフである場合には、ステップ200〜206の処理
を行った後、割込館の処理に戻る。
When both the flash switch 12 and the release switch 55 are off, steps 200 to 206 are performed, and then the process returns to the interrupt process.

ステップ206では、充電レベルが零と表示される。In step 206, the charge level is displayed as zero.

次に、フラッシュスイッチ12をオンにすると、ステツ
ブシ00から208へ進んで充電を開始し、ステップ2
04.206へ進み割込前の処理に戻る。その後の割込
では、ステップ200〜206の処理を行う。これによ
り、表示される充電レベルが上昇する。ステップ202
で充電完了と判定されると、すなわちV =V tにな
ったと判定されると、ステップ210へ進み、充電を停
止し、かつ、タイマTをクリアする。次にステップ20
4.206へ進み、割込前の処理に戻る。その後の割り
込みでは、ステップ200〜206の処理を行う。
Next, when the flash switch 12 is turned on, the step advances from step 00 to step 208 to start charging, and step 2
The process advances to 04.206 and returns to the processing before the interrupt. In subsequent interruptions, steps 200 to 206 are performed. This increases the displayed charge level. Step 202
When it is determined that charging is completed, that is, when it is determined that V 2 =V t, the process proceeds to step 210, where charging is stopped and timer T is cleared. Next step 20
4. Proceed to 206 and return to the processing before the interrupt. In subsequent interrupts, steps 200 to 206 are performed.

次に、レリーズスイッチ55をオンにすると、ステップ
204からステップ212へ進み、図示しないメインC
PUからの信号によりフラッシュランプの発光が必要か
どうかを判定する。外光が充分であり、発光不必要と判
定されたならば、割込前の処理に戻る。発光必要と判定
されたならば、ステップ214へ進み、タイマTの値が
、すなわち、充電停止後レリーズスイッチ55がオンに
されるまでの時間が、一定値16以上であるかどうかを
判定する。一定値T1未満であれば、ステップ216へ
進み、図示しないメインCPUヘララッシュ撮影を許可
する信号を送出する。これにより、露出及びフィルム巻
き上げが行われる。次にステップ218へ進み、フラッ
シュランプが発光されたかどうか、すなわち第5図に示
す電圧■。がほぼ零になったかどうかを判定する。発光
されておれば、ステップ220へ進み、タイマTの値を
T・にした後、ステップ208へ戻って充電を再開する
。このステップ220は、充電完了前にレリーズスイッ
チ55がオンにされた場合に、ステップ214からステ
ップ222へ進ませるためのものである。フラッシュラ
ンプの不良等により発光されていなければ、再充電を行
う必要がないのでステップ218から割込前の処理に戻
る。その後は、ステップ200〜206の処理を行う。
Next, when the release switch 55 is turned on, the process proceeds from step 204 to step 212, and the main C (not shown)
It is determined whether the flash lamp needs to emit light based on the signal from the PU. If it is determined that there is sufficient external light and no light emission is necessary, the process returns to the one before the interruption. If it is determined that light emission is necessary, the process proceeds to step 214, where it is determined whether the value of the timer T, that is, the time from when charging is stopped until the release switch 55 is turned on, is equal to or greater than a certain value 16. If the value is less than the constant value T1, the process proceeds to step 216, and a signal is sent to the main CPU (not shown) to permit flash photography. As a result, exposure and film winding are performed. Next, the process proceeds to step 218, where it is determined whether or not the flash lamp has emitted light, that is, the voltage ■ shown in FIG. Determine whether the value has become almost zero. If the light is being emitted, the process proceeds to step 220, where the value of the timer T is set to T., and then the process returns to step 208 to restart charging. This step 220 is for causing the process to proceed from step 214 to step 222 when the release switch 55 is turned on before charging is completed. If the flash lamp is not emitting light due to a defect or the like, there is no need to perform recharging, and the process returns from step 218 to the process before the interruption. After that, steps 200 to 206 are performed.

上記ステップ214において、T≧T、と判定された場
合に(↓、ステップ222へ進み、LCDパネルにフラ
ッシュ東準備の表示をする。次にステップ224へ進ん
でレリーズスイッチ55がオフになるのを待ち、ステッ
プ208へ戻って充電を再開する。したがって、充電が
完了するまでフラッシュ撮影が禁止される。
In step 214, if it is determined that T≧T (↓, proceed to step 222, and display the flash east preparation on the LCD panel. Next, proceed to step 224, and wait until the release switch 55 is turned off. After waiting, the process returns to step 208 to resume charging.Therefore, flash photography is prohibited until charging is completed.

タイマTの初期値はT、であり、フラッシュスイッチ1
2がオフのときにレリーズスイッチ55をオンにしても
、ステップ200〜204.212.214から222
へ進み、フラッシュ撮影は許可されない。
The initial value of timer T is T, and the flash switch 1
Even if the release switch 55 is turned on when 2 is off, steps 200 to 204, 212, 214 to 222
Flash photography is not permitted.

(6)拡張 なお、本発明にはほかにも種々の変形例が含まれる。(6) Expansion Note that the present invention includes various other modifications.

たとえば、上記実施例では基準電圧V、をフラッシュ撮
影可能な電圧としたが、基準電圧■1をフラッシュ撮影
可能な電圧よりもわずか高くすることにより、時間Tt
の経過を判定しない構成であってもよい。また、基準時
間T、を撮影前が設定可能に構成してもよい。
For example, in the above embodiment, the reference voltage V is set to be a voltage that allows flash photography, but by making the reference voltage 1 slightly higher than the voltage that allows flash photography, the time Tt
The configuration may be such that the progress of the process is not determined. Further, the reference time T may be configured to be set before photographing.

また、フラッシュスイッチ12が開路しているときには
、CP018の出力端子Cから充電指令を出力せず、第
3図のステップ!00と104との間で、次のような処
理を行ってもよい。
Further, when the flash switch 12 is open, the charging command is not output from the output terminal C of the CP018, and the step shown in FIG. The following processing may be performed between 00 and 104.

新たなフラグF4を用い、ステップ102ではこのフラ
グもリセットする。
A new flag F4 is used and this flag is also reset in step 102.

■フラグF4がセットされていればステップ104へ進
む。
(2) If flag F4 is set, the process advances to step 104.

■フラグF4がリセットされていれば、フラッシュ撮影
可能かどうか判定し、可能と判定されたときには充電指
令を出力端子Cから出力して充電を開始させ、フラグF
4をセットし、ステップ104へ進む。
■If flag F4 is reset, it is determined whether flash photography is possible, and when it is determined that it is possible, a charging command is output from output terminal C to start charging, and flag F4 is determined.
4 is set, and the process proceeds to step 104.

ここで、たとえば電池切れまたはまたは図示しないシス
テムスイッチ(メインスイッチ)がオフになっていると
きには撮影不可能と判定し、そうでない場合には撮影可
能と判定する。
Here, for example, if the battery is dead or a system switch (not shown) (main switch) is off, it is determined that photography is not possible; otherwise, it is determined that photography is possible.

前記処理は第4図及び第6図についても同様である。The above processing is the same for FIGS. 4 and 6.

さらに、第6図において、充電回数CNを用い、ステッ
プ102.でこのCNを例えば0にし、ステップ132
と134の間・に次のような処理を行うようにしてもよ
い。
Furthermore, in FIG. 6, using the number of times of charging CN, step 102. Then set this CN to 0, for example, and perform step 132.
The following processing may be performed between and 134.

■CNをインクリメントする。■Increment CN.

■CNが一定値、たとえば2になった場合には、ステッ
プ138へ進み、そうでない場合にはステップ134へ
進む。
(2) If CN reaches a certain value, for example 2, the process proceeds to step 138; otherwise, the process proceeds to step 134.

[発明の効果コ 本第1発明に係るフラッシュ装置のメインコンデンサ充
電制御装置では、メインコンデンサの端子間電圧Vがフ
ラッシュ撮影可能な基準電圧■1になったことを比較手
段で検出し、該検出後一定時間経過したことをタイマで
検出してメインコンデンサへの充電を停止させるように
なっており、比較手段は1つであり、かつ、タイマは他
の処理を行うCPLIの処理の一部として該CPUを兼
用することができるので、部品点数を低減でき、したが
って、回路基板を小さくすることが可能となるとともに
、故障率を低下させることができ、しかもコストを低域
できるという優れた効果がある。
[Effects of the Invention] In the main capacitor charging control device for a flash device according to the first invention, the comparing means detects that the voltage V between the terminals of the main capacitor has reached the reference voltage (1) that enables flash photography; The timer detects when a certain period of time has passed and stops charging the main capacitor, and there is only one means of comparison, and the timer is used as part of the CPLI processing that performs other processing. Since the CPU can be used for multiple purposes, the number of parts can be reduced, making it possible to make the circuit board smaller, lowering the failure rate, and reducing costs. be.

加うるに、バッテリの残存容量が少なくなってメインコ
ンデンサの端子間電圧Vがvlより大きな所定電圧■、
になるまでに長時間を要する場合であっても、タイマで
一定時間の経過を検出して充電を停止させているので、
DC/DCコンバータ等の消費電力量が少なくなり、発
光回数が多くなるという優れた効果もある。
In addition, when the remaining capacity of the battery decreases, the voltage V between the terminals of the main capacitor becomes a predetermined voltage larger than vl,
Even if it takes a long time to reach full capacity, a timer detects when a certain amount of time has elapsed and stops charging.
There are also excellent effects in that the power consumption of the DC/DC converter and the like is reduced and the number of times of light emission is increased.

また、本第2発明(こ係るフラブンユ装置のメインコン
デンサ充電制御装置では、メインコンデンサの端子間電
圧■が基準電圧vlになったことを比較手段で検出し、
充電後自然放電により該端子間電圧■が低下して基準電
圧v1になると再充電を行うようになっているので、上
記第1発明の効果に加え、簡単な構成で、自然放電時間
以上の間隔をおいても、一旦フラッシュスイッチをオフ
にして再度オンにすることにより初期リセットを行うと
いう煩雑な操作をすることなく、フラッシコ撮影を行う
ことができるという優れた効果がある。
In addition, in the second invention (this main capacitor charging control device of the Frabunyu device), the comparison means detects that the voltage between the terminals of the main capacitor becomes the reference voltage vl,
Since the voltage between the terminals (2) decreases due to natural discharge after charging and reaches the reference voltage v1, recharging is performed.In addition to the effects of the first invention described above, the simple structure allows the battery to be recharged at intervals longer than the natural discharge time. However, there is an excellent effect in that flash photography can be performed without the complicated operation of performing an initial reset by turning off the flash switch and then turning it on again.

また、本第3発明に係るフラッンユ装置のメインコンデ
ンサ充電制御装置では、メインコンデンサの端子間電圧
がフラッシュ撮影可能な基準電圧V、になつた後、シャ
ッターを切るまでの時間が一定値以下であればフラッシ
コ撮影を許可し、該時間が一定以上であればフラッシュ
撮影を禁止して該メインコンデンサを再充電させるよう
になっているので、上記第1発明及び第2発明の両効果
を奏する。ただし、発光回数が多くなる理由は、不必要
に充放電を繰り返さないためである。
Further, in the main capacitor charging control device of the flanille device according to the third invention, even if the time from when the voltage between the terminals of the main capacitor reaches the reference voltage V, which enables flash photography, to when the shutter is released is below a certain value. Since flash photography is permitted, and if the time exceeds a certain value, flash photography is prohibited and the main capacitor is recharged, so both the effects of the first and second inventions are achieved. However, the reason why the number of times of light emission is increased is to avoid repeating charging and discharging unnecessarily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図及び第1B図はそれぞれ本第1発明及び第2発
明の構成を示すブロック図である。 第2図及び第3図は本第1発明の実施例に係り、第2図
はエレクトロニックフラッシュ回路図、第3図はCPU
の処理手順を示すフローチャートである。 第4図は本第2発明の実施例(こ係るCPtJの処理手
順を示すフローチャートである。 第5図及び第6図は本第2発明の他の実施例に係り、第
5図はエレクトロニックフラッシュ回路図、第6図はC
Pt1の処理手順を示すフローチャートである。 第7図は本第2発明のさらに他の実施例に係るエレクト
ロニックフラッシュ回路図である。 第8図はフラグFの変化を対比して示したメインコンデ
ンサ端子間電圧Vのタイムチャート、第9図はCPU1
8のRAMの記憶領域の一部を説明する図である。 第1θ図及び第11図は本第3発明の実施例に係り、第
1O図はCPUの処理手順を示すフローチャート、第1
夏図はメインコンデンサ端子間電圧Vのタイムチャート
である。 14:Dc/DCコンバータ 16:メインコンデンサ 18.18A、18B:ワンチップマイクロコンピュー
タ(CPU) 20:キセノン放電管 54:LCDパネル 55ニレリーズスイツチ 58:ブザー
FIG. 1A and FIG. 1B are block diagrams showing the configurations of the first invention and the second invention, respectively. 2 and 3 relate to an embodiment of the first invention, FIG. 2 is an electronic flash circuit diagram, and FIG. 3 is a CPU
2 is a flowchart showing a processing procedure. FIG. 4 is a flowchart showing an embodiment of the second invention (this CPtJ processing procedure). FIGS. 5 and 6 relate to other embodiments of the second invention, and FIG. Circuit diagram, Figure 6 is C
It is a flowchart which shows the processing procedure of Pt1. FIG. 7 is an electronic flash circuit diagram according to still another embodiment of the second invention. Fig. 8 is a time chart of the main capacitor terminal voltage V comparing changes in flag F, and Fig. 9 is a time chart of the voltage V between the terminals of the main capacitor.
FIG. 8 is a diagram illustrating a part of the storage area of RAM of No. 8; Figures 1θ and 11 relate to the embodiment of the third invention, and Figure 1O is a flowchart showing the processing procedure of the CPU;
The summer chart is a time chart of the voltage V between the terminals of the main capacitor. 14: Dc/DC converter 16: Main capacitor 18.18A, 18B: One-chip microcomputer (CPU) 20: Xenon discharge tube 54: LCD panel 55 Nirres switch 58: Buzzer

Claims (3)

【特許請求の範囲】[Claims] (1)DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメイン
コンデンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧になったことを検出して、タイマ起動指令を
出力する比較手段と、 該タイマ起動指令を受けた後、一定時間経過した時に充
電停止指令を出力するタイマと、 該充電停止指令に応答して、該DC/DCコンバータの
発振動作を停止させて該メインコンデンサへの充電を停
止させる制御手段と、 を有することを特徴とするフラッシュ装置のメインコン
デンサ充電制御装置。
(1) Detects that the voltage between the DC/DC converter, the main capacitor to which the output voltage of the DC/DC converter is applied, and the terminals of the main capacitor has reached a reference voltage that allows flash photography, and starts the timer. a comparison means for outputting a command; a timer for outputting a charge stop command when a certain period of time has elapsed after receiving the timer start command; and a timer for stopping the oscillation operation of the DC/DC converter in response to the charge stop command. 1. A main capacitor charging control device for a flash device, comprising: control means for stopping charging of the main capacitor.
(2)DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメイン
コンデンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧になったことを検出して、タイマ起動指令を
出力する比較手段と、 該タイマ起動指令を受けた後、一定時間経過した時に充
電停止指令を出力するタイマと、 該充電停止指令に応答して、該DC/DCコンバータの
発振動作を停止させて該メインコンデンサへの充電を停
止させ、2回目以降の該タイマ起動指令に応答して、該
DC/DCコンバータを動作状態にして該メインコンデ
ンサへの充電を開始させる制御手段と、 を有することを特徴とするフラッシュ装置のメインコン
デンサ充電制御装置。
(2) Detects that the voltage between the DC/DC converter, the main capacitor to which the output voltage of the DC/DC converter is applied, and the terminals of the main capacitor has reached a reference voltage that allows flash photography, and starts the timer. a comparison means for outputting a command; a timer for outputting a charge stop command when a certain period of time has elapsed after receiving the timer start command; and a timer for stopping the oscillation operation of the DC/DC converter in response to the charge stop command. control means for causing the DC/DC converter to operate and start charging the main capacitor in response to a second or subsequent timer activation command; A main capacitor charging control device for a flash device, characterized in that:
(3)DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメイン
コンデンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧になったことを検出して、タイマ起動指令を
出力する比較手段と、 シャッターを切るときに撮影指令を出力するレリーズス
イッチと、 該タイマ起動指令を受けた後、撮影指令を受けるまでの
時間を測定するタイマと、 該測定時間が一定値以下であればフラッシュ撮影を許可
し、フラッシュ撮影後にDC/DCコンバータを動作状
態にしてメインコンデンサへの充電を再開し、該測定時
間が一定以上であればフラッシュ撮影を禁止して該DC
/DCコンバータを動作状態にし該メインコンデンサへ
の充電を再開させる制御手段と、 を有することを特徴とするフラッシュ装置のメインコン
デンサ充電制御装置。
(3) Detects that the voltage between the DC/DC converter, the main capacitor to which the output voltage of the DC/DC converter is applied, and the terminals of the main capacitor has reached a reference voltage that allows flash photography, and starts the timer. a comparison means for outputting a command; a release switch for outputting a photographing command when the shutter is released; a timer for measuring the time from receiving the timer activation command until receiving the photographing command; and a constant value for the measured time. If it is below, flash photography is permitted, and after flash photography, the DC/DC converter is put into operation and charging of the main capacitor is resumed. If the measurement time is longer than a certain value, flash photography is prohibited and the DC/DC converter is activated.
1. A main capacitor charging control device for a flash device, comprising: control means for putting a /DC converter into an operating state and restarting charging of the main capacitor.
JP62321680A 1986-12-23 1987-12-19 Flash device main capacitor charging control device Expired - Fee Related JP2646098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62321680A JP2646098B2 (en) 1986-12-23 1987-12-19 Flash device main capacitor charging control device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30747886 1986-12-23
JP61-307478 1986-12-23
JP62321680A JP2646098B2 (en) 1986-12-23 1987-12-19 Flash device main capacitor charging control device

Publications (2)

Publication Number Publication Date
JPS63264735A true JPS63264735A (en) 1988-11-01
JP2646098B2 JP2646098B2 (en) 1997-08-25

Family

ID=26565122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62321680A Expired - Fee Related JP2646098B2 (en) 1986-12-23 1987-12-19 Flash device main capacitor charging control device

Country Status (1)

Country Link
JP (1) JP2646098B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56102535U (en) * 1980-01-08 1981-08-11
JPS57142626A (en) * 1981-02-27 1982-09-03 West Electric Co Ltd Preventing device for wasteful consumption of electric power source in flash camera
JPS60143328A (en) * 1983-12-29 1985-07-29 Ricoh Co Ltd Power circuit of strobe incorporated camera
JPS60162231A (en) * 1984-02-01 1985-08-24 Canon Inc Camera with electronic flash device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56102535U (en) * 1980-01-08 1981-08-11
JPS57142626A (en) * 1981-02-27 1982-09-03 West Electric Co Ltd Preventing device for wasteful consumption of electric power source in flash camera
JPS60143328A (en) * 1983-12-29 1985-07-29 Ricoh Co Ltd Power circuit of strobe incorporated camera
JPS60162231A (en) * 1984-02-01 1985-08-24 Canon Inc Camera with electronic flash device

Also Published As

Publication number Publication date
JP2646098B2 (en) 1997-08-25

Similar Documents

Publication Publication Date Title
US4924149A (en) Apparatus for controlling the charging of a main capacitor of a flash unit
US4525055A (en) Photographic camera having battery remaining life indicating means
US3999193A (en) Automatic control indication device in an automatic control type electronic flash unit
US6351610B1 (en) External flash control system
JPH08304916A (en) Battery check method for camera
JPS63264735A (en) Controller for charging of main capacitor for flash device
JPH0455286B2 (en)
US5528335A (en) Battery check device for a camera
JP4897153B2 (en) Automatic exposure control device for camera
US5669023A (en) Optimal charging and energy conserving apparatus and method for controlling camera functions in an automatic flash camera
US5276477A (en) Camera display circuit
KR100245007B1 (en) Flash charge control apparatus and method according to battery voltage
JPS6151800A (en) Strobe unit
JP4476523B2 (en) Camera with built-in flash
JP2529164Y2 (en) Camera with battery check device
JPS6336330Y2 (en)
JPS6299734A (en) Stroboscope for camera
JPH1073866A (en) Camera
JPS63172137A (en) Power-on/off controller for stroboscope device
JP2596631Y2 (en) Light control strobe device
JP3299589B2 (en) camera
JP4212381B2 (en) Camera with built-in flash
JPH07333693A (en) Charging equipment for capacitor for flashing
JPH0712981Y2 (en) Flash photography
JPS6318338A (en) Electronic flash device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees