JPS63261440A - デ−タ記憶装置 - Google Patents
デ−タ記憶装置Info
- Publication number
- JPS63261440A JPS63261440A JP9645487A JP9645487A JPS63261440A JP S63261440 A JPS63261440 A JP S63261440A JP 9645487 A JP9645487 A JP 9645487A JP 9645487 A JP9645487 A JP 9645487A JP S63261440 A JPS63261440 A JP S63261440A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- pointer
- address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 title claims description 23
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、計算機システムなどに使用するデータ記憶
装置に関するものであり、特に配列データなどのデータ
集合を効率的に記憶、参照するための記憶装置に関する
ものである。
装置に関するものであり、特に配列データなどのデータ
集合を効率的に記憶、参照するための記憶装置に関する
ものである。
(ロ) 従来の技術
一般的に、計算機システムは、データ処理装置、データ
記憶装置などから構成され、データ処理装置がデータ記
憶装置からデータを読み出し、何らかの加工を行ってデ
ータ記憶装置にデータを書き込むというサイクルを繰り
返すことにより、処理を進めていく、このデータ記憶装
置参照のためのデータ処理装置におけるオーバーヘッド
(処理待ち時間)の問題は種々の計算機システムにおい
て、共通のものである。
記憶装置などから構成され、データ処理装置がデータ記
憶装置からデータを読み出し、何らかの加工を行ってデ
ータ記憶装置にデータを書き込むというサイクルを繰り
返すことにより、処理を進めていく、このデータ記憶装
置参照のためのデータ処理装置におけるオーバーヘッド
(処理待ち時間)の問題は種々の計算機システムにおい
て、共通のものである。
例えば、データ駆動形(データフロー形)計算機システ
ムにおいても、データ処理装置とデータ記憶装置を接続
したシステムが提案され、かつ実現されている(この−
例が、昭和59年4月9日付で発行された日経エレクト
ロニクスの第205頁から第209頁に開示されている
)。そしてこのようなシステムのデータ記憶装置におい
て、多量のデータを連続的に読み出す際には、データを
1つ読み出すごとに処理装置から記憶装置にアドレスを
与えなければならなかった。また、配列データのような
データ集合の特定の一要素を参照する際には、所望の要
素が格納されているアドレスを、処理装置が計算して生
成してやらねばならなかった。
ムにおいても、データ処理装置とデータ記憶装置を接続
したシステムが提案され、かつ実現されている(この−
例が、昭和59年4月9日付で発行された日経エレクト
ロニクスの第205頁から第209頁に開示されている
)。そしてこのようなシステムのデータ記憶装置におい
て、多量のデータを連続的に読み出す際には、データを
1つ読み出すごとに処理装置から記憶装置にアドレスを
与えなければならなかった。また、配列データのような
データ集合の特定の一要素を参照する際には、所望の要
素が格納されているアドレスを、処理装置が計算して生
成してやらねばならなかった。
(ハ) 発明が解決しようとなす、問題点従来のデータ
記憶装置では、データを連続的に読み出す場合、各デー
タのアドレスをそのつど処理装置から与えなくてはなら
なかった。また、配列データのようなデータ集合の特定
の要素を一つ、あるいは連続的に読み出す際には、配列
の各要素が格納されているアドレスを得るために、処理
装置が、そのつどアドレス計算をしなければならなかっ
た0以上のような理由により、処理装置が記憶装置を参
照するために費やす処理時間が非常に長くなるという欠
点があった。それゆえに、この発明の主たる目的は、配
列データのようなデータ集合の読み出しの際のオーバー
ヘッドを軽減する記憶装置を提供することである。
記憶装置では、データを連続的に読み出す場合、各デー
タのアドレスをそのつど処理装置から与えなくてはなら
なかった。また、配列データのようなデータ集合の特定
の要素を一つ、あるいは連続的に読み出す際には、配列
の各要素が格納されているアドレスを得るために、処理
装置が、そのつどアドレス計算をしなければならなかっ
た0以上のような理由により、処理装置が記憶装置を参
照するために費やす処理時間が非常に長くなるという欠
点があった。それゆえに、この発明の主たる目的は、配
列データのようなデータ集合の読み出しの際のオーバー
ヘッドを軽減する記憶装置を提供することである。
(ニ) 問題点を解決するための手段
第一の発明は、第5図に示す如く、データ集合の要素が
格納されたアドレスであるポインタを格納しているポイ
ンタメモリ(pm)、データ集合の二つの要素が格納さ
れているアドレスの差である差分が格納されている差分
メモリ(dim)、及びポインタメモリ(pm)の内容
及び差分メモリ(dim)の内容からポインタメモリ(
pm)を更新するポインタ更新手段(pc)を設けるこ
とにより、ポインタアドレスメモリ(pam)を参照す
るたびにポインタ更新手段(pc)によってポインタメ
モリ(pm)の更新を行うデータ記憶装置である。
格納されたアドレスであるポインタを格納しているポイ
ンタメモリ(pm)、データ集合の二つの要素が格納さ
れているアドレスの差である差分が格納されている差分
メモリ(dim)、及びポインタメモリ(pm)の内容
及び差分メモリ(dim)の内容からポインタメモリ(
pm)を更新するポインタ更新手段(pc)を設けるこ
とにより、ポインタアドレスメモリ(pam)を参照す
るたびにポインタ更新手段(pc)によってポインタメ
モリ(pm)の更新を行うデータ記憶装置である。
第二の発明は、第6図に示す如く第1の発明の構成に加
えて、集合名を自動的に更新するカウンタ(C)を含む
手段(fnc)を設けることにより、ポインタアドレス
メモリ(pam)の一度の参照で、複数の集合にまたが
った所望の要素のアドレスを連続的に得、複数のデータ
集合それぞれの特定の要素を連続的に読み出し、ポイン
タ更新手段(pc)によってそれぞれの集合名に対する
ポインタを更新するデータ記憶装置である。
えて、集合名を自動的に更新するカウンタ(C)を含む
手段(fnc)を設けることにより、ポインタアドレス
メモリ(pam)の一度の参照で、複数の集合にまたが
った所望の要素のアドレスを連続的に得、複数のデータ
集合それぞれの特定の要素を連続的に読み出し、ポイン
タ更新手段(pc)によってそれぞれの集合名に対する
ポインタを更新するデータ記憶装置である。
(ホ) 作用
本発明のデータ記憶装置によれば、メモリアクセスを行
うためのデータパケットは、所望のデータ集合の集合名
を保持しており、まずこの集合名が例えばカウンタ(第
2の発明の場合の集合名変更手段(f’nc)のカウン
タ)にロードされる0次に、この集合名のカウンタの出
力をアドレスとして、ポインタアドレスが格納されてい
るメモリ(pam)を読み出す、読み出されたポインタ
アドレスは、そのレジスタ(r)にラッチされる。この
レジスタの内容をアドレスとしてポインタメモリ(pm
)、及び差分メモリ(dim)を読み出す、読み出され
たポインタはアドレスレジスタ(ar)にラッチされる
。これをアドレスとしてデータメモリ(dm)をアクセ
スする。ポインタ及び差分はポインタ更新手段(pc)
によって加算され、この値がポインタメモリ(pm)に
書き込まれる。第2.の発明の場合ポインタアドレスメ
モリ(pam)に含まれた継続識別子がlamを指示し
ておれば、カウンタをインクリメントして同様の動作を
行う、これを継続識別子が継続を指示しなくなるまで繰
り返す、さらに、同一集合名を保持した複数のパケット
が連続して到着すると上記の動作が連続して行なわれる
。
うためのデータパケットは、所望のデータ集合の集合名
を保持しており、まずこの集合名が例えばカウンタ(第
2の発明の場合の集合名変更手段(f’nc)のカウン
タ)にロードされる0次に、この集合名のカウンタの出
力をアドレスとして、ポインタアドレスが格納されてい
るメモリ(pam)を読み出す、読み出されたポインタ
アドレスは、そのレジスタ(r)にラッチされる。この
レジスタの内容をアドレスとしてポインタメモリ(pm
)、及び差分メモリ(dim)を読み出す、読み出され
たポインタはアドレスレジスタ(ar)にラッチされる
。これをアドレスとしてデータメモリ(dm)をアクセ
スする。ポインタ及び差分はポインタ更新手段(pc)
によって加算され、この値がポインタメモリ(pm)に
書き込まれる。第2.の発明の場合ポインタアドレスメ
モリ(pam)に含まれた継続識別子がlamを指示し
ておれば、カウンタをインクリメントして同様の動作を
行う、これを継続識別子が継続を指示しなくなるまで繰
り返す、さらに、同一集合名を保持した複数のパケット
が連続して到着すると上記の動作が連続して行なわれる
。
(へ) 実施例
第2図に本発明のデータ記憶装置を用いたシステム例と
してデータフロー計算機システムの概要を示す、同図の
システムは、システム内部でデータの基本単位であるデ
ータパケット(本来のデータの他に制御情報を組合せた
)を転送rるリング状転送路であるリングネットワーク
(RN)に、データパケットの入出力を制御するネッ1
ワークインターフェイス(N 1 )(N I )(N
1 )を介して、データ記憶装置1(DM)、データ
フロー計算装置(DFC>、ホストインターフェイス(
HI )が結合きれて、このホストインターフェイス(
HI )にはさらにホスト計算m(HC)がつながって
いる。
してデータフロー計算機システムの概要を示す、同図の
システムは、システム内部でデータの基本単位であるデ
ータパケット(本来のデータの他に制御情報を組合せた
)を転送rるリング状転送路であるリングネットワーク
(RN)に、データパケットの入出力を制御するネッ1
ワークインターフェイス(N 1 )(N I )(N
1 )を介して、データ記憶装置1(DM)、データ
フロー計算装置(DFC>、ホストインターフェイス(
HI )が結合きれて、このホストインターフェイス(
HI )にはさらにホスト計算m(HC)がつながって
いる。
斯るシステムのデータ記憶装置にはデータフロー計算装
置(DFC)が書き込み命令や読み出し命令を含むデー
タ駆動型(データフロー型)のプログラムを実行する際
に使用するデータ(例えば画像データ等の配列データ)
が記憶されており、データフロー計算装置(DFC)が
データ駆動型のプログラムを実行する過程において、デ
ータパケットの制御情報に従って、書き込み命令や読み
出し命、 令の実行処理をデータ記憶装置が受は持つ仕
組みになっている。
置(DFC)が書き込み命令や読み出し命令を含むデー
タ駆動型(データフロー型)のプログラムを実行する際
に使用するデータ(例えば画像データ等の配列データ)
が記憶されており、データフロー計算装置(DFC)が
データ駆動型のプログラムを実行する過程において、デ
ータパケットの制御情報に従って、書き込み命令や読み
出し命、 令の実行処理をデータ記憶装置が受は持つ仕
組みになっている。
第1図に本発明のデータ記憶装置の構成を示す、同図の
装置に於いては、(1)は入力キュー、(2)は入力パ
ケット・011語目ヘッダ)を保持するレジスタ、(3
)は入力パケットの2語目(データ)を保持するレジス
タ、(4)は環境番号、(5)は処理指示コード、(6
ンは入力パケットが保持していたデータ、(7)は判定
・制御回路、(8)は制御信号、(9)はポインタアド
レスメモリ、 (10)は環境番号とポイタアドレスを
保持するレジスタ、(11)は差分メモリ、 (12)
はポインタメモリ、 (13)は差分レジスタ、<14
)はポインタ更新手段(加算器)、(15)は差分値、
(16)はポインタレジスタ、(17)はポインタ値、
(18)はデータメモリ、(19)は出力パケットのデ
ータレジスタ、(20)はリターンコードメモリ、(2
1)は出力パケットのへラダレジスタ、(22)はリタ
ーンフード、(23)は未変更情報、(24)は出力キ
ュー、(25)はロード(ダンプ)アドレス、(26)
は集合名、(27)は集合名変更手段を示している。
装置に於いては、(1)は入力キュー、(2)は入力パ
ケット・011語目ヘッダ)を保持するレジスタ、(3
)は入力パケットの2語目(データ)を保持するレジス
タ、(4)は環境番号、(5)は処理指示コード、(6
ンは入力パケットが保持していたデータ、(7)は判定
・制御回路、(8)は制御信号、(9)はポインタアド
レスメモリ、 (10)は環境番号とポイタアドレスを
保持するレジスタ、(11)は差分メモリ、 (12)
はポインタメモリ、 (13)は差分レジスタ、<14
)はポインタ更新手段(加算器)、(15)は差分値、
(16)はポインタレジスタ、(17)はポインタ値、
(18)はデータメモリ、(19)は出力パケットのデ
ータレジスタ、(20)はリターンコードメモリ、(2
1)は出力パケットのへラダレジスタ、(22)はリタ
ーンフード、(23)は未変更情報、(24)は出力キ
ュー、(25)はロード(ダンプ)アドレス、(26)
は集合名、(27)は集合名変更手段を示している。
次に本発明装置の処理動作をλカパケット毎に詳述する
。尚、入力パケットの構成は第3図、第4図(a)の如
き2語構成のデータパケットとなり、その処理は制御情
報(処理指示コード、モジュール番号等)の一つである
処理指示コード(5)によって決定される。
。尚、入力パケットの構成は第3図、第4図(a)の如
き2語構成のデータパケットとなり、その処理は制御情
報(処理指示コード、モジュール番号等)の一つである
処理指示コード(5)によって決定される。
■ 第3ryJのデータパケットであって、ポインタア
ドレスメモリ及びリターンコードメモリのロードを示す
処理指示コード(5)が5ビツトで例えばcs、 、
s、、s、 、 sやつ、51]−[0,1,0,0。
ドレスメモリ及びリターンコードメモリのロードを示す
処理指示コード(5)が5ビツトで例えばcs、 、
s、、s、 、 sやつ、51]−[0,1,0,0。
Oコとなるロードパケットが入力端に到着すると、入カ
キニー(1)を経て1語目がパケットの1語目(ヘッダ
)を保持するレジスタ(2)(以下第ルジスタと記す)
に、2語目がパケットの23i目(データ)を保持する
レジスタ(3)(以下第2レジスタと記す)に夫々ラッ
チされる。第ルジスタ(2)にラッチされた内容のうち
、処理指示コード(5)が判定・制御回路(7)により
判定きれ、以下のポインタアドレスメモリ及びリターン
フードメモリのロード動作を制御する制御信号(8)が
出力される。第ルジスタ(2)にラッチされた内容のう
ち、ロード(ダンプ)アドレス(25)をアドレスとし
て入力パケットが保持していたデータ(6)をポインタ
アドレスメモリ(9)およびリターンコードメ七り(2
0)に書き込む、出力パケットはない。
キニー(1)を経て1語目がパケットの1語目(ヘッダ
)を保持するレジスタ(2)(以下第ルジスタと記す)
に、2語目がパケットの23i目(データ)を保持する
レジスタ(3)(以下第2レジスタと記す)に夫々ラッ
チされる。第ルジスタ(2)にラッチされた内容のうち
、処理指示コード(5)が判定・制御回路(7)により
判定きれ、以下のポインタアドレスメモリ及びリターン
フードメモリのロード動作を制御する制御信号(8)が
出力される。第ルジスタ(2)にラッチされた内容のう
ち、ロード(ダンプ)アドレス(25)をアドレスとし
て入力パケットが保持していたデータ(6)をポインタ
アドレスメモリ(9)およびリターンコードメ七り(2
0)に書き込む、出力パケットはない。
■ 差分メモリ(11)のロードを示す処理指示コード
(5)例えば[0,1,1,0,0]であるロードパケ
ットが到着すると、大力キュー(1)を経て1語目が第
ルジスタ(2)に、2語目が第2レジスタ(3)に夫々
ラッチされる。この第ルジスタ(2)にラッチされた内
容のうち、処理指示コード(5)が判定・制御回路(7
)により判定され、差分メモリ(11)のロード動作を
制御する制御信号(8)が出力きれる。第ルジスタ(2
)にラッチされた内容のうち、ロード(ダンプ)アドレ
ス(25)をアドレスとして入力パケットが保持してい
たデータ(6)を差分メモリ(11)に書き込む、出力
パケットはない。
(5)例えば[0,1,1,0,0]であるロードパケ
ットが到着すると、大力キュー(1)を経て1語目が第
ルジスタ(2)に、2語目が第2レジスタ(3)に夫々
ラッチされる。この第ルジスタ(2)にラッチされた内
容のうち、処理指示コード(5)が判定・制御回路(7
)により判定され、差分メモリ(11)のロード動作を
制御する制御信号(8)が出力きれる。第ルジスタ(2
)にラッチされた内容のうち、ロード(ダンプ)アドレ
ス(25)をアドレスとして入力パケットが保持してい
たデータ(6)を差分メモリ(11)に書き込む、出力
パケットはない。
■ ポインタメモリ(12)のロードを示す処理指示フ
ード(5)が例えば[0、1、0、1、0コであるロー
ドパケットが到着すると、入力キュー(1)を経て1語
目が第1 L−ジスタ(2)に、2語目が第2レジスタ
(3)に夫々ラッチされる。第ルジスタ(2)にラッチ
きれた内容のうち、処理指示コード(5)が判定・制御
回路(7)に依って判定され、ポインタメモリ(12)
のロード動作を制御する制御信号(8)が出力される。
ード(5)が例えば[0、1、0、1、0コであるロー
ドパケットが到着すると、入力キュー(1)を経て1語
目が第1 L−ジスタ(2)に、2語目が第2レジスタ
(3)に夫々ラッチされる。第ルジスタ(2)にラッチ
きれた内容のうち、処理指示コード(5)が判定・制御
回路(7)に依って判定され、ポインタメモリ(12)
のロード動作を制御する制御信号(8)が出力される。
また第ルジスタ(2)にラッチされた内容のうち、ロー
ド(ダンプ)アドレス(25〉をアドレスとして入力パ
ケットが保持していたデータ(6)をポインタメモリ(
12)に書き込む、出力パケットはない。
ド(ダンプ)アドレス(25〉をアドレスとして入力パ
ケットが保持していたデータ(6)をポインタメモリ(
12)に書き込む、出力パケットはない。
■ データメモリ<18)のロードを示す処理指示子コ
ード(5)が例えば[0,1,0,0,1]であるロー
ドパケットが到着すると、入力キュー(1)を経て1語
目が第ルジスタ(2)に、2語目が第2レジスタ(3)
に夫々ラッチされる。第ルジスタ(2)にラッチされた
内容のうち、処理指示コード(5)が判定・制御回路(
7)により判定きれ、以下のデータメモリのロード動作
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうち、ロード(ダンプ)アド
レス(25)をアドレスとして入力パケットが保持して
いたデータ(6)をデータメモリ(18)に書き込む、
出力パケットはない。
ード(5)が例えば[0,1,0,0,1]であるロー
ドパケットが到着すると、入力キュー(1)を経て1語
目が第ルジスタ(2)に、2語目が第2レジスタ(3)
に夫々ラッチされる。第ルジスタ(2)にラッチされた
内容のうち、処理指示コード(5)が判定・制御回路(
7)により判定きれ、以下のデータメモリのロード動作
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうち、ロード(ダンプ)アド
レス(25)をアドレスとして入力パケットが保持して
いたデータ(6)をデータメモリ(18)に書き込む、
出力パケットはない。
■ 第4図(IL)の如きデータパケットであって、ポ
インタの設定を示す処理指示コード(5〉が例えば[S
a 、Ss 、 St 、 Sa 、 Ssココ−1,
X、0,1゜0コとなるオペランドパケットが到着する
と、入力キュー(1)を経て1語目が第ルジスタ(2)
に、2語目が第2レジスタ(3)に夫々ラッチされる。
インタの設定を示す処理指示コード(5〉が例えば[S
a 、Ss 、 St 、 Sa 、 Ssココ−1,
X、0,1゜0コとなるオペランドパケットが到着する
と、入力キュー(1)を経て1語目が第ルジスタ(2)
に、2語目が第2レジスタ(3)に夫々ラッチされる。
第ルジスタ(2)にラッチされた内容のうち、処理指示
フード(5)が判定・制御回路(7)により判定され、
以下のポインタの設定を制御する制御信号(8)が出力
される。第ルジスタ(2)にラッチされた内容のうち、
集合名が集合名更新手段(27)にロードされ、これを
アドレスとしてポインタアドレスメモリ(9)を読み出
す、該ポインタアドレスメモリ(9)のこの出力、及び
第ルジスタ(2)の内容のうち、環境番号(4)が環境
番号・ポインタアドレス保持レジスタ(10)にラッチ
される。この環境番号・ポインタアドレス保持レジスタ
(10)の内容をアドレスとして入力パケットが保持し
ていたデータ(6)をポインタメモリ(12)に書き込
む。
フード(5)が判定・制御回路(7)により判定され、
以下のポインタの設定を制御する制御信号(8)が出力
される。第ルジスタ(2)にラッチされた内容のうち、
集合名が集合名更新手段(27)にロードされ、これを
アドレスとしてポインタアドレスメモリ(9)を読み出
す、該ポインタアドレスメモリ(9)のこの出力、及び
第ルジスタ(2)の内容のうち、環境番号(4)が環境
番号・ポインタアドレス保持レジスタ(10)にラッチ
される。この環境番号・ポインタアドレス保持レジスタ
(10)の内容をアドレスとして入力パケットが保持し
ていたデータ(6)をポインタメモリ(12)に書き込
む。
一方、集合名更新手段(27)の内容をアドレスとして
リターンコードメモリ(20)を読み出し、リターンコ
ード(22)、及び未変更情報(23)がヘッダレジス
タ(21)にラッチきれる。ヘッダレジスタ(21)の
内容を1語目となす、アクノリッジパケットが第4図(
b)に示す如き構成で出力キュー(24)を経て出力さ
れる。
リターンコードメモリ(20)を読み出し、リターンコ
ード(22)、及び未変更情報(23)がヘッダレジス
タ(21)にラッチきれる。ヘッダレジスタ(21)の
内容を1語目となす、アクノリッジパケットが第4図(
b)に示す如き構成で出力キュー(24)を経て出力さ
れる。
■ 差分の設定を示す処理指示コード(5)が例えば[
1,X、1.O,Oコであるオペランドパケットが到着
すると、入力キュー(1)を経て1語目が第ルジスタ(
2)に、2語目が第2レジスタ(3)にそれぞれラッチ
される。第ルジスタ(2)にラッチされた内容のうち、
処理指示コード(5)が判定・制御回路(7)により判
定され、以下の差分の設定を制御する制御信号(8)が
出力きれる。
1,X、1.O,Oコであるオペランドパケットが到着
すると、入力キュー(1)を経て1語目が第ルジスタ(
2)に、2語目が第2レジスタ(3)にそれぞれラッチ
される。第ルジスタ(2)にラッチされた内容のうち、
処理指示コード(5)が判定・制御回路(7)により判
定され、以下の差分の設定を制御する制御信号(8)が
出力きれる。
第ルジスタ(2)にラッチされた内容のうち、集合名が
集合名更新手段(27)にロードされこれをアドレスと
してポインタアドレスメモリ(9)を読み出す、ポイン
タレジスメ七り(9)のこの出力、及び第ルジスタ(2
)の内容のうち、環境番号(4)が環境番号・ポインタ
アドレス保持レジスタ(10)にラッチされる。この環
境番号・ポインタアドレス保持レジスタ(10)の内容
をアドレスとして人力パケットが保持していたデータ(
6)を差分メモリ(11〉に書き込む。
集合名更新手段(27)にロードされこれをアドレスと
してポインタアドレスメモリ(9)を読み出す、ポイン
タレジスメ七り(9)のこの出力、及び第ルジスタ(2
)の内容のうち、環境番号(4)が環境番号・ポインタ
アドレス保持レジスタ(10)にラッチされる。この環
境番号・ポインタアドレス保持レジスタ(10)の内容
をアドレスとして人力パケットが保持していたデータ(
6)を差分メモリ(11〉に書き込む。
一方、集合名更新手段(27)をアドレスとしてリター
ンコードメモリ(20)を読み出し、リター〉′フード
(22)、及び未変更情報(23)がへ・7ダレジスク
(21)にラッチされる。ヘッダレジスタ(21)の内
容を1語目となす、アクノリッジパケットが出力キュー
(24)を経て出力される。
ンコードメモリ(20)を読み出し、リター〉′フード
(22)、及び未変更情報(23)がへ・7ダレジスク
(21)にラッチされる。ヘッダレジスタ(21)の内
容を1語目となす、アクノリッジパケットが出力キュー
(24)を経て出力される。
■ アクノリッジパケットを出力する書き込みを示す処
理指示コード(5)が例えば[1,X、1゜1.0コで
あるオペラン戸パケットが到着すると、入力キュー(1
)を経て1語目が第ルジスタ(2)に2語目が第2レジ
スタ(3)にそれぞれラッチされる。第ルジスタ(2)
にラッチされた内容のうち、処理指示コード(5)が判
定・制御回路(7)により判定され、以下のアクノリツ
ノパケットを出力する書き込みをfa御する制御信号(
8)が出力きれる。第ルジスタ(2)にラッチされた内
容のうち、集合名が集合名更新手段(27)にロードさ
れ、これをアドレスとしてポインタアドレスメモリ(9
)を読み出す、ポインタアドレスメモリ(9)のこの出
力、及び第ルジスタ(2)の内容のうち、環境番号(4
)が環境番号・ポインタアドレス保持レジスタ(10)
にラッチされる。この環境番号・ポインタアドレス保持
レジスタ(10)の内容をアドレスとしてポインタメモ
リ(12)、及び差分メモリ(11)を読み出す、差分
メモリ(11)の出力は差分レジスタ(13)に、ポイ
ンタメモリ(12)の出力はポインタレジスタ(16)
に夫々ラッチされ、ポインタレジスタ(16)の内容(
17)をアドレスとして入力パケットが保持していたデ
ータ(6)をデータメモリ(18)に書き込む、差分レ
ジスタ(13)及びポインタレジスタ(16)の内容は
加算器から構成されたポインタ更新手段(14)によっ
て加算され、ポインタメモリ(12)の読み出したアド
レスに書き込む、一方、集合名更新手段(27)をアド
レスとしてリターンフードメモリ(20)を茂みだし、
リター〉′コード(22)、及び未変更情報り23)が
ヘッダレジスタ(21)にラッチされる。ヘッダレジス
タ(21)の内存を1語目となす、アクノリッジパケッ
トが出力キュー(24)を経て出力される。
理指示コード(5)が例えば[1,X、1゜1.0コで
あるオペラン戸パケットが到着すると、入力キュー(1
)を経て1語目が第ルジスタ(2)に2語目が第2レジ
スタ(3)にそれぞれラッチされる。第ルジスタ(2)
にラッチされた内容のうち、処理指示コード(5)が判
定・制御回路(7)により判定され、以下のアクノリツ
ノパケットを出力する書き込みをfa御する制御信号(
8)が出力きれる。第ルジスタ(2)にラッチされた内
容のうち、集合名が集合名更新手段(27)にロードさ
れ、これをアドレスとしてポインタアドレスメモリ(9
)を読み出す、ポインタアドレスメモリ(9)のこの出
力、及び第ルジスタ(2)の内容のうち、環境番号(4
)が環境番号・ポインタアドレス保持レジスタ(10)
にラッチされる。この環境番号・ポインタアドレス保持
レジスタ(10)の内容をアドレスとしてポインタメモ
リ(12)、及び差分メモリ(11)を読み出す、差分
メモリ(11)の出力は差分レジスタ(13)に、ポイ
ンタメモリ(12)の出力はポインタレジスタ(16)
に夫々ラッチされ、ポインタレジスタ(16)の内容(
17)をアドレスとして入力パケットが保持していたデ
ータ(6)をデータメモリ(18)に書き込む、差分レ
ジスタ(13)及びポインタレジスタ(16)の内容は
加算器から構成されたポインタ更新手段(14)によっ
て加算され、ポインタメモリ(12)の読み出したアド
レスに書き込む、一方、集合名更新手段(27)をアド
レスとしてリターンフードメモリ(20)を茂みだし、
リター〉′コード(22)、及び未変更情報り23)が
ヘッダレジスタ(21)にラッチされる。ヘッダレジス
タ(21)の内存を1語目となす、アクノリッジパケッ
トが出力キュー(24)を経て出力される。
■ アクノリッジパケットを出力しない書き込みを示す
処理指示コード(5)が例えば[1,X。
処理指示コード(5)が例えば[1,X。
1 、1 、1]であるオペランドパケットが到着する
と、入力キュー(1)を経て1語目が第ルジスタ(2)
に、2g!!目が第2レジスタ(3)に夫々ラッチされ
る。第ルジスタ(2)にラッチされた内容のうち、処理
指示フード(5)が判定・制御回路(7)により判定さ
れ、以下のアクノリッジパケットを出力しない書き込み
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうち、集合名が集合名更所手
段(27)にロードされ、これをアドレスとしてポイン
タアドレスメモリ(9〉を読み出す、ポインタアドレス
メモリ(9)のこの出力、及び第ルジスタ(2)の内容
のうち、環境番号(4)が環境番号・ポインタアドレス
保持レジスタ(10)にラッチされる。そして環境番号
・ポインタアドレス保持レジスタ(10)の内容をアド
レスとしてポインタメモリ(12)、及び差分メモリ(
11)を読み出す、差分メモリ(11)の出力は差分レ
ジスタ(13)に、ポインタメモリ(12)の出力はポ
インタレジスタ(16)に夫々ラッチきれ、ポインタレ
ジスタ(16)の内容(17)をアドレスとして入力パ
ケットが保持していたデータ(6)をデータメモリ(1
8)に書き込む、出力パケットはない。
と、入力キュー(1)を経て1語目が第ルジスタ(2)
に、2g!!目が第2レジスタ(3)に夫々ラッチされ
る。第ルジスタ(2)にラッチされた内容のうち、処理
指示フード(5)が判定・制御回路(7)により判定さ
れ、以下のアクノリッジパケットを出力しない書き込み
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうち、集合名が集合名更所手
段(27)にロードされ、これをアドレスとしてポイン
タアドレスメモリ(9〉を読み出す、ポインタアドレス
メモリ(9)のこの出力、及び第ルジスタ(2)の内容
のうち、環境番号(4)が環境番号・ポインタアドレス
保持レジスタ(10)にラッチされる。そして環境番号
・ポインタアドレス保持レジスタ(10)の内容をアド
レスとしてポインタメモリ(12)、及び差分メモリ(
11)を読み出す、差分メモリ(11)の出力は差分レ
ジスタ(13)に、ポインタメモリ(12)の出力はポ
インタレジスタ(16)に夫々ラッチきれ、ポインタレ
ジスタ(16)の内容(17)をアドレスとして入力パ
ケットが保持していたデータ(6)をデータメモリ(1
8)に書き込む、出力パケットはない。
■ 読み出しを示す処理指示コード(5)が例えば[1
,x、o、t、x]であるオペランドパケットが到着す
ると、大力キュー(1)を経て1語目が第ルジスタ(2
)に、2語目が第2レジスタ(3)に夫々ラッチされる
。第ルジスタ(2)にラッチされた内容のうち、処理指
示コード(5)が判定・制御回路(7)により判定され
、以下の読み出しを制御する制御信号(8)が出力され
る。第ルジスタ(2)にラッチされた内容のうち、集合
名が集合名更新手段(27)にロードされ、これをアド
レスとしてポインタアドレスメモリ(9)を説み出す、
ポインタアドレスメモリ(9)のこの出力、及び第1し
・ジスタ(2)の内存のうち環境番号(4)が環境番号
・ポインタアドレス保持レジスタ(10)にラッチされ
る。この環境番号・ポインタアドレス保持レジスタ(1
0)の内容をアドレスとしてポインタメモリ〈12)、
及び差分メモリ(11)を読み出す、ポインタメモリフ
12)の出力はポインタレジスタ(16)に、差分メモ
リフ11)の出力は差分レジスタ(13)に夫々ラッチ
され、ポインタレジスタ(16)の内容(17)をアド
レスとしてデータメモリ(18)を読み出しその内容は
データレジスタ(19)にラッチされる。差分レジスタ
(13)及びポインタレジスタ(16〉の内容はポイン
タ更新手段(14)によって加算され、ポインタメモリ
(12)の読み出したアドレスに書き込む。
,x、o、t、x]であるオペランドパケットが到着す
ると、大力キュー(1)を経て1語目が第ルジスタ(2
)に、2語目が第2レジスタ(3)に夫々ラッチされる
。第ルジスタ(2)にラッチされた内容のうち、処理指
示コード(5)が判定・制御回路(7)により判定され
、以下の読み出しを制御する制御信号(8)が出力され
る。第ルジスタ(2)にラッチされた内容のうち、集合
名が集合名更新手段(27)にロードされ、これをアド
レスとしてポインタアドレスメモリ(9)を説み出す、
ポインタアドレスメモリ(9)のこの出力、及び第1し
・ジスタ(2)の内存のうち環境番号(4)が環境番号
・ポインタアドレス保持レジスタ(10)にラッチされ
る。この環境番号・ポインタアドレス保持レジスタ(1
0)の内容をアドレスとしてポインタメモリ〈12)、
及び差分メモリ(11)を読み出す、ポインタメモリフ
12)の出力はポインタレジスタ(16)に、差分メモ
リフ11)の出力は差分レジスタ(13)に夫々ラッチ
され、ポインタレジスタ(16)の内容(17)をアド
レスとしてデータメモリ(18)を読み出しその内容は
データレジスタ(19)にラッチされる。差分レジスタ
(13)及びポインタレジスタ(16〉の内容はポイン
タ更新手段(14)によって加算され、ポインタメモリ
(12)の読み出したアドレスに書き込む。
一方、集合名更新手段(27)をアドレスとしてリター
ンコードメモリ(20)を読み出し、リターンコード(
22)、及び未変更情報(23)がヘッダレジスタ(2
1)にラッチされ、ヘッダレジスタ(21)の内容を1
語目とし、データレジスタ(19)の内容を2語目とな
す、データパケットが出力キュー(24)を経て出力さ
れる。
ンコードメモリ(20)を読み出し、リターンコード(
22)、及び未変更情報(23)がヘッダレジスタ(2
1)にラッチされ、ヘッダレジスタ(21)の内容を1
語目とし、データレジスタ(19)の内容を2語目とな
す、データパケットが出力キュー(24)を経て出力さ
れる。
今、ポインタアドレスメモリ(9)あるいはリターンコ
ードメモリ(20)に含まれるか又は独立して設けられ
るデータの1ピツトのフラグからなる継続識別子が例え
ば“1”で継続を指示しておれば、集合名更新手段(2
7)は内容をインクリメントし、入力ギュー(1)の出
力を停止させ、第ルジスタ(2)にはその内容を保持さ
せる。この更新された集合名更新手段(27)の内容を
アドレスとしてポインタアドレスメモリ(9)を読み出
す、ポインタアドレスメモリ(9)のこの出力、及び第
ルジスタ(2)の内容のうち、環境番号(4)が環境番
号・ポインタアドレス保持レジスタ(10)にラッチき
れる。この環境番号・ポインタアドレス保持レジスタ(
10)の内容をアドレスとしてポインタメモリ(12)
、及び差分メモリ(11)を読み出す、ポインタメモリ
(12)の出力はポインタレジスタ(16)に、差分メ
モリ(11)の出力は差分レジスタ(13)に夫々ラッ
チされ、ポインタレジスタ(16)の内容(17)をア
ドレスとしてデータメモリ(18)を読み出し、その内
容はデータレジスタ(19)にラッチ移れる。差分レジ
スタ(13)及びポインタレジスタ(16)の内容はポ
インタ更新手段(14)によって加算され、ポインタメ
モリ(12)の読み出したアドレスに書き込む。
ードメモリ(20)に含まれるか又は独立して設けられ
るデータの1ピツトのフラグからなる継続識別子が例え
ば“1”で継続を指示しておれば、集合名更新手段(2
7)は内容をインクリメントし、入力ギュー(1)の出
力を停止させ、第ルジスタ(2)にはその内容を保持さ
せる。この更新された集合名更新手段(27)の内容を
アドレスとしてポインタアドレスメモリ(9)を読み出
す、ポインタアドレスメモリ(9)のこの出力、及び第
ルジスタ(2)の内容のうち、環境番号(4)が環境番
号・ポインタアドレス保持レジスタ(10)にラッチき
れる。この環境番号・ポインタアドレス保持レジスタ(
10)の内容をアドレスとしてポインタメモリ(12)
、及び差分メモリ(11)を読み出す、ポインタメモリ
(12)の出力はポインタレジスタ(16)に、差分メ
モリ(11)の出力は差分レジスタ(13)に夫々ラッ
チされ、ポインタレジスタ(16)の内容(17)をア
ドレスとしてデータメモリ(18)を読み出し、その内
容はデータレジスタ(19)にラッチ移れる。差分レジ
スタ(13)及びポインタレジスタ(16)の内容はポ
インタ更新手段(14)によって加算され、ポインタメ
モリ(12)の読み出したアドレスに書き込む。
一方、集合名更新手段(27)をアドレスとしてリター
ンコードメモリ(20)を茂み出し、リターンコード(
22)、及び第ルジスタ(2)の内容のうち、リターン
フードを除く情報がヘッダレジスタ(21)にラッチさ
れる。ヘッダレジスタ(21)の内容を1語目とし、デ
ータレジスタ(19)の内容を2語目となす、データパ
ケットが出力キュー(24)を経て出力される。これを
継続識別子が継続を指示しなくなる〈例えば′0”)ま
で繰り返す。
ンコードメモリ(20)を茂み出し、リターンコード(
22)、及び第ルジスタ(2)の内容のうち、リターン
フードを除く情報がヘッダレジスタ(21)にラッチさ
れる。ヘッダレジスタ(21)の内容を1語目とし、デ
ータレジスタ(19)の内容を2語目となす、データパ
ケットが出力キュー(24)を経て出力される。これを
継続識別子が継続を指示しなくなる〈例えば′0”)ま
で繰り返す。
■ 第3図のデータパケットであって、ポインタアドレ
スメモリ及びリターンフードメモリのダンプを示す処理
指示フード(5)が例えば[S+ 、 St。
スメモリ及びリターンフードメモリのダンプを示す処理
指示フード(5)が例えば[S+ 、 St。
Ss、 S=、 Ss’”[0、0、0、0、0コとな
るダンプパケットが到着すると、入力キュー(1〉を経
て1語目が第ルジスタ(2)に、2語目が第2レジスタ
(3)に夫々ラッチされる。第ルジスタ(2)にラップ
された内容のうち、処理指示コード(5)が判定・制御
回路(7)により判定され、以下のポインタアドレスメ
モリ及びリターンコードメモリのダンプ動作を制御する
制御信号(8)が出力される。
るダンプパケットが到着すると、入力キュー(1〉を経
て1語目が第ルジスタ(2)に、2語目が第2レジスタ
(3)に夫々ラッチされる。第ルジスタ(2)にラップ
された内容のうち、処理指示コード(5)が判定・制御
回路(7)により判定され、以下のポインタアドレスメ
モリ及びリターンコードメモリのダンプ動作を制御する
制御信号(8)が出力される。
第ルジスタ(2)にラッチされた内容のうち、ロード〈
ダンプ)アドレス(25)をアドレスとしてポインタア
ドレスメモリ(9)、及びリターンコードメモリ(20
)を読み出す、これらの内容はデータレジスタ(19)
にラッチされる。このデータレジスタ(19)の内容を
2語目となす、データパケットが出力キュー(24)を
経て、ホストインターフェースに向けて出力される。
ダンプ)アドレス(25)をアドレスとしてポインタア
ドレスメモリ(9)、及びリターンコードメモリ(20
)を読み出す、これらの内容はデータレジスタ(19)
にラッチされる。このデータレジスタ(19)の内容を
2語目となす、データパケットが出力キュー(24)を
経て、ホストインターフェースに向けて出力される。
■ ポインタメモリ(12)のダンプを示す処理指示コ
ード(5)が例えば[0、0、0、1、0コであるダン
プパケットが到着すると、入力キュー(1)を経て1語
目が第ルジスタ(2)に、2語目が第2レジスタ(3)
にそれぞれラッチされる。第ルシスタ(2)にラッチさ
れた内容のうち、処理指示フード(5)が判定・制御回
路(7)により判定きれ、以下のポインタメモリのダン
プ動作を制御する制御信号(8)が出力される。第ルジ
スタ(2)にラッチきれた内容のうちロード(ダ)・ブ
)アドレス(25〉をアドレスとしてポインタメモリ(
12)を読み出す、この内容はデータレジスタ(19)
にラッチされる。このデータレジスタ(19)の内容を
2語目となす、データパケットが出力キュー(24)を
経て、ホストインターフェースに向けて出力される。
ード(5)が例えば[0、0、0、1、0コであるダン
プパケットが到着すると、入力キュー(1)を経て1語
目が第ルジスタ(2)に、2語目が第2レジスタ(3)
にそれぞれラッチされる。第ルシスタ(2)にラッチさ
れた内容のうち、処理指示フード(5)が判定・制御回
路(7)により判定きれ、以下のポインタメモリのダン
プ動作を制御する制御信号(8)が出力される。第ルジ
スタ(2)にラッチきれた内容のうちロード(ダ)・ブ
)アドレス(25〉をアドレスとしてポインタメモリ(
12)を読み出す、この内容はデータレジスタ(19)
にラッチされる。このデータレジスタ(19)の内容を
2語目となす、データパケットが出力キュー(24)を
経て、ホストインターフェースに向けて出力される。
@ 差分メモリ(11)のダンプを示す処理指示コード
(5)が例えば[0,0,1,0,0]であるダンプパ
ケットが到着すると、入力キュー(1)を経て1語目が
第ルジスタ(2)に、28吾目が第2レジスタ(3)に
夫々ラッチされる。第ルジスタ(2)にラップされた内
容のうち、処理指示コード(5)が判定・制御回路(7
)により判定され、以下の差分メモリのダンプ動作を制
御する制御信号〈8)が出力される。第ルジスタ(2)
にラッチされた内容のうちロード(ダンプ)アトし・ス
(25)をアドレスとして差分メモリ(11)を読み出
す、この内容はデータレジスタ(19)にラッチされる
。このデータレジスタ(19)の内容を2語目どするデ
ータパケットが出力キュー(24)を経て、ホストイン
ターフェースに向けて出力される。
(5)が例えば[0,0,1,0,0]であるダンプパ
ケットが到着すると、入力キュー(1)を経て1語目が
第ルジスタ(2)に、28吾目が第2レジスタ(3)に
夫々ラッチされる。第ルジスタ(2)にラップされた内
容のうち、処理指示コード(5)が判定・制御回路(7
)により判定され、以下の差分メモリのダンプ動作を制
御する制御信号〈8)が出力される。第ルジスタ(2)
にラッチされた内容のうちロード(ダンプ)アトし・ス
(25)をアドレスとして差分メモリ(11)を読み出
す、この内容はデータレジスタ(19)にラッチされる
。このデータレジスタ(19)の内容を2語目どするデ
ータパケットが出力キュー(24)を経て、ホストイン
ターフェースに向けて出力される。
@ データメモリのダンプを示す処理指示コード(5)
が例えば[0,0,0,0,11であるダンプパケット
が到着すると、大力キュー(1)を経て1語目が第1
u−ジスタく2)に、2gII目が第2レジスタ(3)
に夫々ラッチきれる。第ルジスタ(2)にラッチされた
内容のうち、処理指示フード(5)が判定・制御回路(
7)により判定され、以下のデータメモリのダンプ動作
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうちロード(ダンプ)アドレ
ス(25)をアドレスとしてデータメモリ(18)を読
み出す、この内容はデータレジスタ(19)にラッチさ
れる。このデータレジスタ(19)の内存を2語目とな
す、データパケットが出力キュー(24)を経て、ホス
トインターフェースに向けて出力される。
が例えば[0,0,0,0,11であるダンプパケット
が到着すると、大力キュー(1)を経て1語目が第1
u−ジスタく2)に、2gII目が第2レジスタ(3)
に夫々ラッチきれる。第ルジスタ(2)にラッチされた
内容のうち、処理指示フード(5)が判定・制御回路(
7)により判定され、以下のデータメモリのダンプ動作
を制御する制御信号(8)が出力きれる。第ルジスタ(
2)にラッチされた内容のうちロード(ダンプ)アドレ
ス(25)をアドレスとしてデータメモリ(18)を読
み出す、この内容はデータレジスタ(19)にラッチさ
れる。このデータレジスタ(19)の内存を2語目とな
す、データパケットが出力キュー(24)を経て、ホス
トインターフェースに向けて出力される。
(ト)発明の効果
この発明によれば、データパケットに含まれる集合名に
より、データ集合の要素が格納きれているアドレスを生
成した後に、ポインタがその集合内で次にアクセスされ
る要素のアドレスに更新されるため、連続して集合名を
与えればその集合内の各要素を連続してアクセスするこ
とができる。
より、データ集合の要素が格納きれているアドレスを生
成した後に、ポインタがその集合内で次にアクセスされ
る要素のアドレスに更新されるため、連続して集合名を
与えればその集合内の各要素を連続してアクセスするこ
とができる。
すなオ〕ち、処理装置がポインタを更新する特別の処理
を行う必要ない、きらにこの処理はポインタアドレスメ
モリの参照動作、及びデータメモリの参照動作とともに
パイプライン的に並行して行える。また、複数のデータ
集合にまたがる複数の要素を、連続的に読み出す場合に
おいても、それぞれの集合に対応するポインタは更新さ
れるので、一つの集合名を与えれば、複数の集合にまた
がる特定のデータ要素を読み出すことができ、集合名を
繰り返して与えれば複数のデータ集合の各要素を連続し
て読み出すことができる0以上のような特徴のため、本
発明は以前出願した記憶装置において、データ集合の要
素を集合名を与えて読み出す場合の各要素に対応するア
ドレスの設定のためのオーバーヘッドを軽減することが
できる。
を行う必要ない、きらにこの処理はポインタアドレスメ
モリの参照動作、及びデータメモリの参照動作とともに
パイプライン的に並行して行える。また、複数のデータ
集合にまたがる複数の要素を、連続的に読み出す場合に
おいても、それぞれの集合に対応するポインタは更新さ
れるので、一つの集合名を与えれば、複数の集合にまた
がる特定のデータ要素を読み出すことができ、集合名を
繰り返して与えれば複数のデータ集合の各要素を連続し
て読み出すことができる0以上のような特徴のため、本
発明は以前出願した記憶装置において、データ集合の要
素を集合名を与えて読み出す場合の各要素に対応するア
ドレスの設定のためのオーバーヘッドを軽減することが
できる。
第1図は本発明データ記憶装置の全体構成を示すブロッ
ク図、第2図は本発明データ記憶装置を用いたシステム
のブロック図、第3図および第4図は本発明において用
いられるデータパケットの形式を示す構成図、第5図は
本発明の概要を示すブロック図、第6図は本発明の概要
を示す他のブロック図である。 (1〉・・・入力キュー、(2)・・・第ルジスタ、(
3)・・・第2レジスタ、(7)・・−判定・制御回路
、(9)・・・ポインタアドレスメモリ、(11)・・
・差分メモリ、(12)・・・ポインタメモリ、(13
)・・・差分レジスタ、〈14)・・・ポインタ支所手
段、(16)・・・ポインタレジスタ、(18)・・・
データメモリ、(19)・・・データレジスタ、(20
)・・・リターンコードメモリ、(21)・・・ヘッダ
レジスタ、(24)・・・出力キュー。
ク図、第2図は本発明データ記憶装置を用いたシステム
のブロック図、第3図および第4図は本発明において用
いられるデータパケットの形式を示す構成図、第5図は
本発明の概要を示すブロック図、第6図は本発明の概要
を示す他のブロック図である。 (1〉・・・入力キュー、(2)・・・第ルジスタ、(
3)・・・第2レジスタ、(7)・・−判定・制御回路
、(9)・・・ポインタアドレスメモリ、(11)・・
・差分メモリ、(12)・・・ポインタメモリ、(13
)・・・差分レジスタ、〈14)・・・ポインタ支所手
段、(16)・・・ポインタレジスタ、(18)・・・
データメモリ、(19)・・・データレジスタ、(20
)・・・リターンコードメモリ、(21)・・・ヘッダ
レジスタ、(24)・・・出力キュー。
Claims (3)
- (1)単数あるいは複数のデータ集合が格納されている
データメモリ、前記データ集合の要素が格納されている
アドレス情報を格納するポインタメモリ、前記ポインタ
メモリ内の、前記データ集合の要素が格納されているア
ドレス情報が格納されているアドレスを格納するポイン
タアドレスメモリ、同一データ集合内の連続して参照す
べき2つのデータ要素の前記データメモリ内におけるア
ドレスの差である差分を格納する差分メモリ、及び前記
ポインタメモリの内容および前記差分メモリの内容から
新しいポインタ値を生成するポインタ更新手段からなり
、前記ポインタアドレスメモリを前記データ集合の同一
集合名を保持した複数のデータパケットによって連続的
に参照し、前記ポインタ更新手段によってポインタを連
続的に更新することにより、前記データメモリ内の同一
データ集合内の複数のデータ要素を連続して読み出すこ
とを特徴となすデータ記憶装置。 - (2)複数のデータ集合が格納されているデータメモリ
、前記データ集合の要素が格納されているアドレス情報
を格納するポインタメモリ、前記ポインタメモリ内の、
前記データ集合の要素が格納されているアドレス情報が
格納されているアドレスと前記データメモリの参照の継
続の有無を示す継続識別子とを格納するポインタアドレ
スメモリ、同一データ集合内の連続して参照すべき2つ
のデータ要素の前記データメモリ内におけるアドレスの
差である差分を格納する差分メモリ、前記ポインタメモ
リの内容および前記差分メモリの内容から新しいポイン
タ値を生成するポインタ更新手段、及び前記継続識別子
を用いて集合名を更新するための集合名更新手段からな
り、前記ポインタアドレスメモリを前記データ集合の集
合名を保持したデータパケットによって一度参照するこ
とに応じて、前記データメモリ内の特定の要素データを
読み出すとともに、前記ポインタ更新手段によりポイン
タを更新し、さらに前記集合名更新手段を用いて前記継
続識別子に応じて集合名を更新し、更新された集合名に
より再び前記ポインタアドレスメモリを参照する動作を
繰り返すこと、及び前記ポインタアドレスメモリを前記
データパケットによって連続的に参照することにより、
前記複数のデータ集合各々の複数のデータ要素を連続的
に読み出すことを特徴となすデータ記憶装置。 - (3)前記ポインタアドレスメモリの参照動作、及びデ
ータメモリの参照動作、及び前記ポインタメモリの参照
動作及び前記差分メモリの参照動作とポインタの更新が
並行して行われることを特徴となす、特許請求の範囲第
1項記載のデータ記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9645487A JPS63261440A (ja) | 1987-04-20 | 1987-04-20 | デ−タ記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9645487A JPS63261440A (ja) | 1987-04-20 | 1987-04-20 | デ−タ記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63261440A true JPS63261440A (ja) | 1988-10-28 |
Family
ID=14165470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9645487A Pending JPS63261440A (ja) | 1987-04-20 | 1987-04-20 | デ−タ記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63261440A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5870360A (ja) * | 1981-10-22 | 1983-04-26 | Nec Corp | デ−タフロ−処新装置 |
JPS6077242A (ja) * | 1983-10-04 | 1985-05-01 | Nec Corp | メモリ書込み回路 |
-
1987
- 1987-04-20 JP JP9645487A patent/JPS63261440A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5870360A (ja) * | 1981-10-22 | 1983-04-26 | Nec Corp | デ−タフロ−処新装置 |
JPS6077242A (ja) * | 1983-10-04 | 1985-05-01 | Nec Corp | メモリ書込み回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070038842A1 (en) | Data recording processor and method for use in an active memory device | |
JPH0760380B2 (ja) | プログラム呼び出し装置 | |
JPH0414385B2 (ja) | ||
US6542989B2 (en) | Single instruction having op code and stack control field | |
JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
JPS63261440A (ja) | デ−タ記憶装置 | |
JPH06103225A (ja) | チェーン式dma方式及びそのためのdmaコントローラ | |
JP2668156B2 (ja) | データ駆動型情報処理装置の実行制御方法 | |
JP2652079B2 (ja) | データ伝送装置 | |
JPS63261439A (ja) | デ−タ記憶装置 | |
JPS63261441A (ja) | デ−タ記憶装置 | |
JPS63280351A (ja) | デ−タ記憶装置 | |
JPS63261442A (ja) | デ−タ記憶装置 | |
US4775929A (en) | Time partitioned bus arrangement | |
JPS63261444A (ja) | デ−タ記憶装置 | |
JPS63262738A (ja) | デ−タ記憶装置 | |
JPS63261443A (ja) | デ−タ記憶装置 | |
JPH03152651A (ja) | 情報伝送システム | |
JPS63279339A (ja) | デ−タ記憶装置 | |
JP2581144B2 (ja) | バス制御装置 | |
JPS59100956A (ja) | 情報転送のマイクロプログラム制御のための装置 | |
JPH03224078A (ja) | インターフェース装置 | |
JPH04329436A (ja) | 中央演算処理装置 | |
JPH0823820B2 (ja) | アドレス・オーバラップ・チェック処理装置 | |
JPH01194055A (ja) | 並列計算機及びそのデータ転送方法 |