JPS6326009A - Oscillation circuit - Google Patents

Abstract

PURPOSE:To reduce the current consumption by providing a resistor in series with an inverter so as to short-circuit the resistor thereacross for a prescribed time from the start of oscillation till the steady-state oscillating state thereby quickening the leading of the oscillating operation. CONSTITUTION:A resistor 14 is provided to a feedback path of the inverter 2 and a switch 20 is provided across the resistor 14 to form a short-circuit 22. At application of power, suppose that the switch 20 is closed as shown in broken lines, the resistance value of the feedback loop of the inverter 2 is decreased by a value of the resistor 14 thereby increasing the loop gain. Thus, the oscillation is produced momentarily after application of power and the oscillation reaaches the steady-state. The oscillation output is extracted from an output terminal 26. Then the time from the start of oscillation till the steady-state is measured by a timer 24 and the switch 24 is opened by the output of the timer 24, then the resistor 14 is inserted in the feedback loop at the steady-state to decrease the current consumption at the steady-state.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータの入出力部間に抵抗およびキャ
パシタを伴って共振現象を呈する共振素子を付加してな
る発振回路に係り、特に、消費電力の低減、発振の立上
り時間などの改善に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an oscillation circuit including a resonant element that exhibits a resonance phenomenon with a resistor and a capacitor between the input and output parts of an inverter, and particularly relates to Concerns reduction of power, improvement of oscillation rise time, etc.

〔従来の技術〕[Conventional technology]

従来、発振回路には、第４図に示すように、０ＭＯ３に
よって構成されたインバータ２を増幅素子とし、その人
出力部間に抵抗４、共振素子６およびキャパシタ８．１
０を以てπ型回路を構成したものが実用化されている。Conventionally, in an oscillation circuit, as shown in FIG. 4, an inverter 2 composed of 0 MO3 is used as an amplifying element, and a resistor 4, a resonant element 6, and a capacitor 8.
A π-type circuit made up of zeros has been put into practical use.

この発振回路は、水晶振動子やセラミック共振子などの
共振素子６による共振現象を利用しており、周波数の安
定性が高く、時計や基準時間の設定などに用いられてい
る。This oscillation circuit utilizes a resonance phenomenon caused by a resonant element 6 such as a crystal resonator or a ceramic resonator, has high frequency stability, and is used for setting a clock or a reference time.

この発振回路の電源電圧−消費電流特性について見ると
、インバータ２に加えられる電ＲＭ圧ＶＯＯ−消費電流
ＩＤＤは、第５図に示すように、電源電圧■。０の増加
に対して消費電流ＩＤＤが二次関数的に増加し、相当大
きな値を呈するものである。Looking at the power supply voltage-current consumption characteristics of this oscillation circuit, the voltage RM voltage VOO applied to the inverter 2-consumption current IDD is equal to the power supply voltage ■, as shown in FIG. The current consumption IDD increases quadratically with respect to an increase of 0, and takes on a considerably large value.

このような発振回路において、消費電流を低減するため
に、第６図に示すように、電源側に低電圧定電圧回路１
２を設置し、インバータ２に加えられる電源電圧■Ｉ、
。の低電圧化とともに、その定電圧化を図っている。こ
のようにした場合、インバータ２に加えられる電源電圧
■。、−消費電流１　＋１０は、第７図に示すように、
電源電圧■、。が低い領域では消費電流ＩＤ１ｌｌが増
加するが、電源電圧■。。が高くなると、消費電流ＩＤ
Ｄは低電圧定電圧回路１２によって一定値に抑えること
が可能である。しかし、このようなＣＭＯＳのインバー
タ２に対して共通のＣＭＯＳのＩＣとして構成する場合
、低電圧定電圧回路１２は回路が複雑化し、所望の安定
化を図ることができない。In such an oscillation circuit, in order to reduce current consumption, a low voltage constant voltage circuit 1 is installed on the power supply side, as shown in Figure 6.
2 is installed, and the power supply voltage ■I applied to the inverter 2,
. In addition to lowering the voltage, we are also working to make the voltage constant. In this case, the power supply voltage ■ applied to the inverter 2. , - current consumption 1 +10, as shown in FIG.
Power supply voltage■. In the region where is low, the current consumption ID1ll increases, but the power supply voltage ■. . When becomes high, the current consumption ID
D can be suppressed to a constant value by the low voltage constant voltage circuit 12. However, if such a CMOS inverter 2 is configured as a common CMOS IC, the low voltage constant voltage circuit 12 becomes complicated and cannot achieve the desired stability.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような回路構成を複雑にすることなく消費電流の低
減を図った発振回路には、第８図に示すようなものが知
られている。この発振回路は、インバータ２の出力部に
抵抗１４を設置したもので、この抵抗１４を介して共振
素子６およびキャパシタ８．１０を設置し、インバータ
１６を介して波形成形した後、発振出力■、を取り出す
ようにしている。An oscillation circuit shown in FIG. 8 is known as an oscillation circuit that aims to reduce current consumption without complicating the circuit configuration. In this oscillation circuit, a resistor 14 is installed at the output part of an inverter 2. A resonant element 6 and a capacitor 8.10 are installed through this resistor 14, and after waveform shaping is performed through an inverter 16, an oscillation output , I am trying to extract it.

このような発振回路では、第９図に示す電源電圧Ｖ０−
消費電流ＩＤＤのように、低消費電流化が図られるが、
抵抗１４の設置によって発振回路のループゲインが低下
するため、第１０図に示すように、電源を投入した時点
から一定の時間ｔ、の後、緩やかに発振動作が行われ、
発振の立上りが遅い欠点がある。In such an oscillation circuit, the power supply voltage V0- shown in FIG.
Although current consumption can be reduced like IDD,
Since the loop gain of the oscillation circuit is reduced by installing the resistor 14, as shown in FIG. 10, the oscillation operation is performed slowly after a certain time t from the time the power is turned on.
The disadvantage is that the rise of oscillation is slow.

ところで、このような発振回路を電話機のダイヤラＩＣ
に用いる場合、低電圧、低電流での動作が要求されるが
、第４図に示した発振回路では、その要求に応えること
ができず、第６図に示した発振回路では、回路構成の複
雑化によって不可能であり、また、第８図に示した発振
回路では、ダイヤルボタンを操作した時、僅かな間が生
じた後、発振音が発生するといった使用者が不快感を懐
く恐れのある不都合が生ずる。By the way, such an oscillation circuit is used in a telephone dialer IC.
When used in the This is not possible due to the complexity, and the oscillation circuit shown in Figure 8 has the potential to cause discomfort to the user, such as when a dial button is operated, an oscillation sound occurs after a short pause. A certain inconvenience occurs.

そこで、この発明は、共振素子を用いた発振回路におい
て、低電圧、低消費電流化とともに、発振動作の立上り
を早めることを目的とする。Therefore, an object of the present invention is to reduce voltage and current consumption in an oscillation circuit using a resonant element, and to accelerate the start-up of oscillation operation.

〔問題点を解決するための手段〕[Means for solving problems]

この発明の発振回路は、第１図に示すように、インバー
タ２の入出力部間に抵抗４およびキャパシタ８．１０を
伴って共振素子６を設置した発振回路において、インバ
ータ２に直列に抵抗１４を設置し、発振開始から発振が
定常状態になる一定時間中、抵抗１４の両端を短絡（短
絡回路２２）したものである。As shown in FIG. 1, the oscillation circuit of the present invention includes a resonant element 6 installed between the input and output parts of an inverter 2 together with a resistor 4 and a capacitor 8. is installed, and both ends of the resistor 14 are short-circuited (short circuit 22) for a certain period of time from the start of oscillation until the oscillation reaches a steady state.

〔作　　　用〕[For production]

このように構成すると、電源の投入から発振動作が定常
状態になる一定時間（過渡時間）において、抵抗１４を
短絡して発振ループに挿入される抵抗値を低下させるこ
とにより、ループゲインを高くして発振動作の立上りを
早め、その一定時間の後、抵抗１４によって消費電流の
低減を図っている。With this configuration, the loop gain is increased by short-circuiting the resistor 14 and lowering the resistance value inserted into the oscillation loop during a certain period of time (transient time) when the oscillation operation reaches a steady state after the power is turned on. The rise of the oscillation operation is accelerated, and after a certain period of time, the resistor 14 is used to reduce the current consumption.

ここで、抵抗１４の短絡は、任意の抵抗１日を介して短
絡し、発振ループに挿入される抵抗値を低減することも
含むものとする。Here, shorting the resistor 14 includes shorting through an arbitrary resistor to reduce the resistance value inserted into the oscillation loop.

〔実　施　例〕〔Example〕

以下、この発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第１図は、この発明の発振回路の実施例を示す。FIG. 1 shows an embodiment of the oscillation circuit of the present invention.

第１図に示すように、この発振回路は、ＣＭＯＳによっ
て構成されたインバータ２を増幅素子とし、その入出力
部間に抵抗４、共振素子６およびキャパシタ８．１０を
以てπ型回路を構成する発振回路において、インバータ
２の帰還経路に抵抗１４を設置するとともに、この抵抗
１４の端子間にスイッチ２０を設置して短絡回路２２を
形成したものである。スイッチ２０は、発振開始から発
振が定常状態になる一定時間を閉、一定時間の後を開に
、スイッチ制御手段として設置されたタイマー２４の出
力によって制御する。タイマー２４は、たとえば、イン
バータ２の発振出力を計数するカウンタなどで構成する
ことができる。As shown in FIG. 1, this oscillation circuit uses an inverter 2 constructed of CMOS as an amplifying element, and has a resistor 4, a resonant element 6, and a capacitor 8.10 between its input and output parts to form a π-type circuit. In the circuit, a resistor 14 is installed in the feedback path of the inverter 2, and a switch 20 is installed between the terminals of this resistor 14 to form a short circuit 22. The switch 20 is controlled by the output of a timer 24 installed as a switch control means to close for a certain period of time from the start of oscillation until the oscillation reaches a steady state, and to open after a certain period of time. The timer 24 can be configured with, for example, a counter that counts the oscillation output of the inverter 2.

したがって、電源の投入時、スイッチ２０が破線で示す
ように閉じているものとすると、インバータ２の帰還ル
ープの抵抗値が抵抗１４の分だけ低下し、ループゲイン
が高くなる。このため、電源の投入後、瞬時に発振が立
上り、定常状態に至る。この発振出力■、は出力端子２
６から取り出すことができる。Therefore, if the switch 20 is closed as shown by the broken line when the power is turned on, the resistance value of the feedback loop of the inverter 2 will be reduced by the amount of the resistor 14, and the loop gain will be increased. Therefore, after the power is turned on, oscillation starts instantaneously and reaches a steady state. This oscillation output ■ is output terminal 2
It can be taken out from 6.

そこで、発振開始から定常状態に至る時間をタイマー２
４によって計測し、そのタイマー２４の出力によってス
イッチ２０を開くと、定常状態では帰還ループの中に抵
抗１４が挿入されることになり、定常状態での消費電流
を低減することができる。Therefore, the timer 2
4, and when the switch 20 is opened by the output of the timer 24, the resistor 14 is inserted into the feedback loop in the steady state, and the current consumption in the steady state can be reduced.

なお、実施例では、抵抗１４の端子間をスイッチ２０で
短絡しているが、抵抗１８を介して抵抗１４の端子間を
短絡した場合、抵抗１４と抵抗１８の並列化によってル
ープゲインを高めることができ、発振の立上り時間の短
縮化を図ることができる。In the embodiment, the terminals of the resistor 14 are short-circuited by the switch 20, but if the terminals of the resistor 14 are short-circuited via the resistor 18, the loop gain can be increased by connecting the resistors 14 and 18 in parallel. This makes it possible to shorten the rise time of oscillation.

第２図は、第１図に示した発振ｉ路の具体的な回路構成
例を示す。FIG. 2 shows a specific example of the circuit configuration of the oscillation i-path shown in FIG.

この発振回路は０Ｍ０５回路で構成したものであり、ス
イッチ２０はスイッチング素子としてのトランジスタ２
０１．２０２を並列にして構成され、トランジスタ２０
１のゲートにはタイマー２４の出力Ｔ０がインバータ２
８で反転されて加えられ、また、トランジスタ２０２の
ゲートにはタイマー２４の出力Ｔ０が直接に加えられて
、各トランジスタ２０１，２０２が同時に導通、遮断状
態になるように設定されている。This oscillation circuit is composed of a 0M05 circuit, and the switch 20 is a transistor 2 as a switching element.
01.202 are connected in parallel, and the transistor 20
The output T0 of the timer 24 is connected to the gate of the inverter 2.
Further, the output T0 of the timer 24 is directly applied to the gate of the transistor 202, so that the transistors 201 and 202 are set to be turned on and off at the same time.

そして、この実施例の場合、抵抗４はトランジスタ４１
．４２を並列に接続して構成されており、トランジスタ
４１のゲートには発振起動信号としてのイネーブル信号
ＥＮＡがインバータ３０で反転されて加えられ、また、
トランジスタ４２のゲートにはイネーブル信号Ｅ　Ｎ　
Ａが直接に加えられ、各トランジスタ４１．４２が同時
に導通、遮断状態になるように設定されている。この場
合、各トランジスタ４１．４２は、ゲートのＬ／Ｗを大
きく設定して、十分に抵抗として機能するようにしてい
る。In this embodiment, the resistor 4 is the transistor 41
．． 42 are connected in parallel, and an enable signal ENA as an oscillation start signal is inverted by an inverter 30 and applied to the gate of the transistor 41.
An enable signal E N is applied to the gate of the transistor 42.
A is applied directly, and the transistors 41 and 42 are set to be turned on and off at the same time. In this case, each transistor 41, 42 has a gate L/W set to a large value so that it can sufficiently function as a resistor.

また、インバータ２の入力部には、発振動作を制御する
ためのスイッチング素子としてのトランジスタ３２が設
置されており、このトランジスタ３２のゲートに対して
インバータ３０からイネーブル信号ＥＮＡの反転信号が
加えられている。Further, a transistor 32 as a switching element for controlling the oscillation operation is installed at the input section of the inverter 2, and an inverted signal of the enable signal ENA is applied from the inverter 30 to the gate of this transistor 32. There is.

したがって、第３図のＡに示すように、イネーブル信号
ＥＮＡが加えられると、トランジスタ３２が遮断状態と
なって発振動作を開始し、このとき、同時にトランジス
タ４１．４２が導通状態となって各トランジスタ４１．
４２は抵抗素子として機能する。Therefore, as shown at A in FIG. 3, when the enable signal ENA is applied, the transistor 32 is turned off and starts oscillating, and at the same time, the transistors 41 and 42 are turned on and each transistor is turned on. 41.
42 functions as a resistance element.

発振動作は、イネーブル信号ＥＮＡの入力時点から僅か
に遅れて動作し、第３図のＢは出力端子２６に現れる発
振出力■、を表わす。The oscillation operation is performed with a slight delay from the input point of the enable signal ENA, and B in FIG. 3 represents the oscillation output ■ appearing at the output terminal 26.

発振開始時、第３図のＣに示すように、タイマー２４が
高電位（Ｈ）の出力Ｔ０を発生しているので、スイッチ
２０の各トランジスタ２０１．２０２は導通状態にあり
、抵抗１４は短絡状態となっている。この結果、発振開
始時、発振の立上り時間が短縮され、瞬時に定常状態に
至る。At the start of oscillation, as shown in FIG. 3C, since the timer 24 is generating the high potential (H) output T0, each transistor 201, 202 of the switch 20 is in a conductive state, and the resistor 14 is shorted. It is in a state. As a result, at the start of oscillation, the rise time of oscillation is shortened and a steady state is reached instantaneously.

そして、タイマー２４はカウンタで構成されており、発
振出力Ｖ、の立下りを計数し、たとえば、５カウントの
後、第３図のＣに示すように、低電位（Ｌ）をタイマー
出力Ｔ０として発生する。この出力Ｔ０の立下りによっ
て各トランジスタ　　・２０１．２０２が瞬時に遮断状
態となり、抵抗１４が帰還ループに挿入されて定常状態
に至る。The timer 24 is composed of a counter, and counts the falling edge of the oscillation output V, and after, for example, 5 counts, the low potential (L) is set as the timer output T0, as shown in C in FIG. Occur. This fall of the output T0 instantly turns off each transistor 201 and 202, and the resistor 14 is inserted into the feedback loop to reach a steady state.

このような発振開始から定常状態に至る制御によって、
インバータ２に流れる動作電流ＩＤ！１は、第３図のＤ
に示すように、発振開始からタイマー２４が低電位出力
を発生するまでの時間ｔｒでは大きく、定常状態に入っ
た後は微小電流に抑えられている０時間ｔｒは、１〜２
ｍｓ程度であるから、十分に消費電流の低減が図られる
。Through such control from the start of oscillation to a steady state,
Operating current ID flowing through inverter 2! 1 is D in Figure 3
As shown in , the time tr from the start of oscillation until the timer 24 generates a low potential output is large, and after entering the steady state, the zero time tr is suppressed to a minute current, which is 1 to 2.
Since it is about ms, the current consumption can be sufficiently reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、発振開始時に
ループゲインを高め、発振の立上り時間の短縮とともに
、発振が定常状態に移行した後は、抵抗の挿入によって
消費電流を抑えることができる。As described above, according to the present invention, the loop gain is increased at the start of oscillation, the rise time of oscillation is shortened, and current consumption can be suppressed by inserting a resistor after oscillation shifts to a steady state.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の発振回路の実施例を示す回路図、第
２図は第１図に示した発振回路の具体的な回路構成例を
示す回路図、第３図は第２図に示した発振回路の動作を
示す図、第４図は従来の発振回路を示す回路図、第５図
は第４図に示した発振回路の電源電圧ｖ０−消費電流■
。。特性を示す図、第６図は従来の発振回路を示す回路
図、第７図は第６図に示した発振回路の電源電圧■。、
−消費電流■。特性を示す図、第８図は従来の発振回路
を示す回路図、第９図は第８図に示した発振回路の電源
電圧Ｖ、。−消費電流■。。特性を示す図、第１０図は
第８図に示した発振回路の動作波形を示す図である。 ２・・・インバータ、４・・・抵抗、６・・・共振素子
、８．１０・・・キャパシタ、１４・・・抵抗、２２・
・・短絡回路。 第１図 第３図 一一雫Ｖｏ。 ′ＰＪＪ図　　　　　　　第５図 ｍ−や■叩 第６図　　　　　　　　第７図 第８図 −Ｖｏ。 第９図 第１０図FIG. 1 is a circuit diagram showing an embodiment of the oscillation circuit of the present invention, FIG. 2 is a circuit diagram showing a specific example of the circuit configuration of the oscillation circuit shown in FIG. 1, and FIG. 3 is the circuit diagram shown in FIG. Fig. 4 is a circuit diagram showing the conventional oscillation circuit, and Fig. 5 shows the power supply voltage v0 - current consumption of the oscillation circuit shown in Fig. 4.
. . 6 is a circuit diagram showing a conventional oscillation circuit, and FIG. 7 is a diagram showing the power supply voltage of the oscillation circuit shown in FIG. 6. ,
−Current consumption ■. 8 is a circuit diagram showing a conventional oscillation circuit, and FIG. 9 is a diagram showing the power supply voltage V of the oscillation circuit shown in FIG. 8. −Current consumption ■. . FIG. 10, a diagram showing characteristics, is a diagram showing operating waveforms of the oscillation circuit shown in FIG. 8. 2... Inverter, 4... Resistor, 6... Resonant element, 8.10... Capacitor, 14... Resistor, 22...
...Short circuit. Figure 1 Figure 3 11 Drops Vo. 'PJJ diagram Figure 5 m-ya ■ Figure 6 Figure 7 Figure 8-Vo. Figure 9 Figure 10

Claims (1)

【特許請求の範囲】[Claims] インバータの入出力部間に抵抗およびキャパシタを伴っ
て共振素子を設置した発振回路において、インバータに
直列に抵抗を設置し、発振開始から発振が定常状態にな
る一定時間中、前記抵抗の両端を短絡することを特徴と
する発振回路。In an oscillation circuit in which a resonant element is installed with a resistor and a capacitor between the input and output parts of an inverter, a resistor is installed in series with the inverter, and both ends of the resistor are shorted for a certain period of time from the start of oscillation until the oscillation reaches a steady state. An oscillation circuit characterized by: