JPS63257071A - Image magnifying/reducing method - Google Patents

Abstract

PURPOSE:To perform a magnifying/reducing processing in a horizontal and a perpendicular directions simultaneously and to eliminate possibility to lose a horizontal line and a perpendicular line, by generating a cyclical mapping pattern corresponding to a conversion magnification, performing the magnifying/ reducing processing by referring to only one cycle of the pattern cyclically, and using a horizontal mapping register and a perpendicular mapping register simultaneously. CONSTITUTION:A transfer origin memory 9000 and a transfer destination memory 12000 are memories to hold an original image 10000 before magnification/ reduction and a deformed image 13000 after magnification/reduction, respectively. Mapping patterns for magnification/reduction in the horizontal and perpendicular directions are held at the horizontal mapping register 15000 and the perpendicular mapping register 14000, respectively. The horizontal mapping register and the perpendicular mapping register are control registers to obtain the reaction of bits between each raster of the original image and the raster corresponding to the deformed image, and all bit strings of an original raster are converted to a magnified bit string or a reduced bit string by referring to the content of the registers cyclically.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スキャナなどで読み取られ、計算機メモリ内
に保持さ、れるイメージ（文書中に見られるイラストＪ
印影、手書き文字、写真など）を任意の大きさに拡大縮
小するイメージ拡大縮小方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides an image (illustration J seen in a document) that is read by a scanner or the like and held in a computer memory.
This invention relates to an image scaling method for enlarging/reducing (imprints, handwritten characters, photographs, etc.) to an arbitrary size.

〔従来の技術〕[Conventional technology]

従来、イメージを任意の倍率で拡大縮小するための装置
として、特開昭６０−７９４７５号公報に「画像の拡大
縮小装置」が開示されている。一般に、画像の拡大縮小
処理は１例えば横方向（ラスタにＧう方向）に画像を拡
大する場合、変換倍率に応じて、ラスタを構成する画素
のうち特定の画素を重複させ、逆に、縮小する場合には
特定の画素を間引くことにより行なわれる。前記公報で
は、特定の画素を指定するビット情報から成るマツピン
グパターンを変換倍率に応じて算出し、このマツピング
パターンを参照しながら上述のような拡大縮小処理を行
なうこと忙より処理速度の高速化を図ろうとしている。2. Description of the Related Art Conventionally, as a device for enlarging/reducing an image at an arbitrary magnification, an "image enlarging/reducing apparatus" is disclosed in Japanese Patent Laid-Open No. 60-79475. In general, image scaling processing is 1. For example, when enlarging an image in the horizontal direction (in the direction of the raster), certain pixels of the pixels that make up the raster are overlapped depending on the conversion magnification, and vice versa. In this case, this is done by thinning out specific pixels. In the above publication, a mapping pattern consisting of bit information specifying a specific pixel is calculated according to the conversion magnification, and the above-mentioned scaling process is performed while referring to this mapping pattern. We are trying to make this happen.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術には、次のような問題点があった。 The above conventional technology has the following problems.

（１１上記マツピングパターンを格納するレジスタとし
て、横方向縮小時には原画像の、また拡大時には拡大画
像の横長さに等しい大きさのレジスタを具備しなければ
ならない。同時に、縦方向拡大縮小時にも、画像の縦長
さに等しい大きさのレジスタを具備しなければならない
。従ってレジスタが大容量となる。(11) As a register for storing the above-mentioned mapping pattern, a register with a size equal to the horizontal length of the original image during horizontal reduction, and the horizontal length of the enlarged image during enlargement must be provided.At the same time, during vertical enlargement/reduction, It is necessary to provide a register with a size equal to the vertical length of the image.Therefore, the register has a large capacity.

（２）画像の縮小時に、必要なビットだけを抽出するの
で、ビットが消失され、とくに、水平線。(2) When reducing the image, only the necessary bits are extracted, so bits are lost, especially horizontal lines.

垂直線を含むようなイメージを縮小した場合、上記水平
線、垂直線が消失される場合がある。When reducing an image that includes vertical lines, the horizontal and vertical lines may disappear.

（３）　　画像を横方向に拡大縮小しながら、同時に、
縦方向にも拡大縮小することについて配慮されていない
。(3) While scaling the image horizontally, at the same time,
No consideration is given to scaling in the vertical direction as well.

（４）　　画像の一部分だけを、他の画像の一部分へ直
接拡大縮小転送することについて配慮されていない。(4) No consideration is given to directly enlarging or reducing only one part of an image to another part of the image.

従って、本発明の目的は、上記従来技術の問題点を解消
したイメージ拡大縮小方法を提供することである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an image enlargement/reduction method that eliminates the problems of the prior art described above.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記目的を達成するために、転送元メモリ内
の原イメージを拡大または縮小して、転送先メモリへ転
送する際、拡大時には上記原イメージの各ラスタ内のど
のビット（またはラスタ）を重複させるか、縮小時には
どのビット（またはラスタ）を間引くかを指示するマツ
ピングパターンを生成し、該マツピングパターンを参照
しながら拡大縮小処理を行なうイメージ拡大縮小方法に
おいて、変換倍率に応じて周期的マツピングパターンを
生成し、該周期的マツピングパターンの１周期分のマツ
ピングパターンをサイクリックに参照して、上記拡大縮
小処理を行なうことを特徴とするものである。In order to achieve the above object, the present invention provides a method for enlarging or reducing an original image in a transfer source memory and transferring it to a transfer destination memory. In an image scaling method that generates a mapping pattern that instructs which bits (or rasters) should be duplicated or thinned out during reduction, and performs scaling processing while referring to the mapping pattern, The present invention is characterized in that a periodic mapping pattern is generated, and the above-mentioned scaling process is performed by cyclically referring to one cycle of the mapping pattern of the periodic mapping pattern.

、　３　。, 3.

好ましくは、上記縮小処理は、間引かれるビット（また
はラスタ）を先行するビット（またはラスタ）と論理演
算した結果により上記先行するビット（またはラスタ）
と置換する工程を含むものである。Preferably, the reduction process is performed by performing a logical operation on the bits (or rasters) to be thinned out and the preceding bits (or rasters).
This includes the step of replacing the

〔作用〕[Effect]

本発明のイメージ拡大縮小方法によれば、マツピングパ
ターンを設定する時、これが周期性を有するようなアル
ゴリズム（例えば、公知のＢｒｅａ−ｅｎｈａｍの線分
発生アルゴリズム）を採用し、この１周期分のマツピン
グパターンだけを保持し、これをサイクリックに繰り返
し参照するので、マツピングレジスタは大容量となるこ
とはない。According to the image enlarging/reducing method of the present invention, when setting a mapping pattern, an algorithm (for example, the well-known Brea-enham line segment generation algorithm) is adopted so that the mapping pattern has periodicity, and Since only the mapping pattern is held and this is cyclically and repeatedly referenced, the mapping register does not have a large capacity.

また、先行ビット（先行ラスタ）と現ピット（現うスク
）との間で論理和などの論理演算を施し、結果を先行ビ
ット（先行ラスタ）と入れ替えるようにすれば、ビット
が消失することはない。Also, if you perform a logical operation such as OR between the preceding bit (preceding raster) and the current pit (current pit) and replace the result with the preceding bit (preceding raster), bits will not be lost. do not have.

また、横方向のマツピングパターンを保持する水平マツ
ピングレジスタの他に縦方向のマツピングパターンを保
持する垂直マツピングレジスタを同時に設けることがで
きるので、水平方向拡大縮小時には、上記水平マツピン
グレジスタを参照してビット単位に処理し、垂直方向拡
大縮小時には、上記垂直マツピングレジスタを参照して
ラスタ単位に処理することにより、画像を横方向に拡大
縮小しながら同時に縦方向にも拡大縮小することが可能
である。In addition, in addition to the horizontal mapping register that holds the horizontal mapping pattern, a vertical mapping register that holds the vertical mapping pattern can be provided at the same time, so when scaling in the horizontal direction, the horizontal mapping register When scaling in the vertical direction, refer to the above vertical mapping register and process in units of raster to scale the image horizontally and at the same time vertically. Is possible.

さらに、問題点（４）に対しては、原イメージ、変形イ
メージの属性パラメータとして、 ■　５ＡＤＲ：原イメージ格納先頭アドレス■　５ＷＩ
ＤＴＨ：原イメージ横幅（バイト）■　５ＳＫＰＬ　　
　：原イメージアドレス・スキップ長（バイト） ■　５ＨＨＩＧＨ’［’　：原イメージ高さくラスタ）
■　ＤＡＤＲ：変形イメージ格納先頭アドレス ■　ＤＷＩＤＴＨ：変形イメージ横幅（ビット）の　Ｄ
ＳＫＰＬ　　：変形イメージアドレス・スキップ長（バ
イト） を保持し、１ラスタの拡大縮小処理が終了するたびに、
転送元および転送先アドレス５ＡＤＲ，ＤＡＤＲを５Ｓ
ＫＰＬバイト、ＤＳＫＰＬバイト、スキップさせるよう
にすれば、画像の一部分だけを、他の画像の一部分へ直
接拡大縮小転送できる。Furthermore, regarding problem (4), as attribute parameters of the original image and transformed image, ■ 5ADR: Original image storage start address ■ 5WI
DTH: Original image width (byte) ■ 5SKPL
: Original image address/skip length (bytes) ■ 5HHIGH'[' : Original image height raster)
■ DADR: Deformed image storage start address ■ DWIDTH: Deformed image width (bits) D
SKPL: Holds the transformed image address and skip length (bytes), and each time the scaling process for one raster is completed,
Transfer source and destination address 5ADR, DADR 5S
By skipping the KPL bytes and DSKPL bytes, it is possible to directly enlarge or reduce only one part of the image and transfer it to another part of the image.

〔実施例〕〔Example〕

以下、本発明の一実施例を説明する。第６図は、本発明
の方法を実施する装置の全体構成を示すブロック図であ
る。An embodiment of the present invention will be described below. FIG. 6 is a block diagram showing the overall configuration of an apparatus for implementing the method of the present invention.

この図において、転送元メモリ９０００、転送先メモＩ
Ｊ　１２０００は、それぞれ拡大縮小前の原イメージ１
００００．１拡大縮小後の変形イメージ１３０００を保
持するメモリである。転送元メモリ９０００内の原イメ
ージ１００００が拡大縮小され、転送先メモリ１２００
０内へ変形イメージ１３０００として転送される。In this figure, a transfer source memory 9000, a transfer destination memory I
J 12000 is the original image 1 before scaling, respectively.
0000.1 This is a memory that holds the deformed image 13000 after scaling. The original image 10000 in the transfer source memory 9000 is scaled and transferred to the transfer destination memory 1200.
0 as a transformed image 13000.

転送元メモリ９０００のイメージデータは、１ラスタ拡
太処理部２０００．１ラスタ縮小処理部６００口、　１
ラスタ複写処理部４０００いずれかを介してワークバッ
ファ１１０００に入力され、さらにワークバッファ１１
０００から１ラスタ送出処理部６０００を介して転送先
メモ！Ｊ　１２０００へ転送される。The image data in the transfer source memory 9000 is divided into 1 raster enlargement processing section 2000, 1 raster reduction processing section 600 entries, 1
The data is input to the work buffer 11000 via one of the raster copy processing units 4000, and then the work buffer 11
Transfer destination memo from 000 to 1 through the raster transmission processing unit 6000! Transferred to J12000.

このイメージデータの転送時のイメージ拡大縮小処理を
制御するための要素として、垂直マツピングレジスタ１
４０００．水平マツピングレジスタ１５０００％マッピ
、フグレジスタ設定部８０００．リードバッファ７１０
０　、　リードバッファシフト部７０００、カウンタ７
２００．７６００、レジスタ７４００．７５００．全体
制御部１０００　、ワークバッファクリア部５０００が
ある。これらの各要素については後に詳述する。Vertical mapping register 1 is used as an element to control image scaling processing during image data transfer.
4000. Horizontal mapping register 15000% mappi, puffer register setting section 8000. Read buffer 710
0, read buffer shift section 7000, counter 7
200.7600, register 7400.7500. There is an overall control section 1000 and a work buffer clear section 5000. Each of these elements will be explained in detail later.

第２図（ａ）は、転送元メモ１Ｊ９０００に保持されて
いる原イメージ１００００の例であり、同図（ｂ）は、
この原イメージ１００００が本発明の方法により拡大縮
小されて転送先メモ１Ｊ１２０００へ転送される変形イ
メージ１！５０００の例である。FIG. 2(a) is an example of the original image 10000 held in the transfer source memo 1J9000, and FIG. 2(b) is an example of the original image 10000 held in the transfer source memo 1J9000.
This original image 10000 is enlarged or reduced by the method of the present invention and is an example of a modified image 1!5000 transferred to the transfer destination memo 1J12000.

転送元メモリ９０００内の原イメージ１ｏｏｏｏは、以
下の属性を持つ。The original image 1oooo in the transfer source memory 9000 has the following attributes.

■　５ＡＤＲ・・・・・・・・・原イメージ格納先頭ア
ドレス■　５ＷＩＤＴＨ・・・原イメージ横幅（バイト
）７　・ ■　５ＳＫＰＬ・・・・・・原イメージアドレス・スキ
ップ長（バイト） ■　５ＨＥＩＧＨＴ・・・原イメージ高さくラスタ）転
送先メモリ１２００Ｇ内の変形イメージ１３０００もま
た同様に以下の属性を持つ。■ 5ADR... Original image storage start address ■ 5WIDTH... Original image width (bytes) 7 ・ ■ 5SKPL... Original image address skip length (bytes) ■ 5 HEIGHT... - Original image height raster) The modified image 13000 in the transfer destination memory 1200G also has the following attributes.

■　ＤＡＤＲ・・・・・・・・・変形イメージ格納先頭
アドレス ■　ＤＷＩＤＴＨ・・・変形イメージ横幅（ビット）■
　ＤＳＫＰＬ・・・・・・変形イメージアドレス・スキ
ップ長（バイト） ここで、■ＤＷＩＤ’ｌ’Ｈの単位はバイトでなくビッ
トである。その理由は、原イメージは、水平方向、垂直
方向とも任意の倍率で拡大縮小され、変形イメージの横
幅は必ずしもバイト単位で表現できないためである。■ DADR...... Start address for storing the deformed image ■ DWIDTH... Deformed image width (bits) ■
DSKPL...Modified image address/skip length (bytes) Here, the unit of ■DWID'l'H is not bytes but bits. The reason for this is that the original image is enlarged or reduced at an arbitrary magnification in both the horizontal and vertical directions, and the width of the transformed image cannot necessarily be expressed in bytes.

第６図に戻り、全体制御部１０００は、１ラスタ拡太、
縮小、複写処理部２０００．５０００．４０００による
１ラスタの拡大、縮小、複写処理が終了するたびに、上
記５ＡＤＲを５ＳＫＰＬバイトだけスキップし、１ラス
タ送出処理部６０００による１ラス８　・ りの送出処理が終了するたびに、上記ＤＡＤＲをＤＳＫ
ＰＬバイトだけスキップする。Returning to FIG. 6, the overall control unit 1000 performs one raster expansion,
Every time the reduction/copy processing unit 2000.5000.4000 finishes enlarging, reducing, or copying one raster, the above 5ADR is skipped by 5SKPL bytes, and the one raster sending processing unit 6000 sends out one raster 8. DSK the above DADR every time
Skip only PL bytes.

水平および垂直方向の拡大縮小用のマツピングパターン
は、それぞれ水平マツピングレジスタ１５０００および
垂直マツピングレジスタ１４０００に保持される。　。Mapping patterns for horizontal and vertical scaling are held in horizontal mapping register 15000 and vertical mapping register 14000, respectively. .

水平マツピングレジスタ１５０００は、原イメージの各
ラスタと変形イメージの対応するラスタとの間でビット
の対応をとるための制御レジスタである。その構成例と
処理例を第３図（ａ）、　（ｂ）に示す。Horizontal mapping register 15000 is a control register for establishing bit correspondence between each raster of the original image and the corresponding raster of the transformed image. An example of its configuration and processing are shown in FIGS. 3(a) and 3(b).

同図（ａ）は、１ラスタ拡太時の例であり、レジスタ１
５０００の各ビットの持つ意味は、次のとおりである。Figure (a) is an example when enlarging one raster, register 1
The meaning of each bit of 5000 is as follows.

０：原ビットをそのまま拡大ラスタのビットとする。0: Use the original bit as it is as the bit of the expanded raster.

１：先行するビットを重複して拡大ラスタのビットとす
る。1: The preceding bits are duplicated and used as bits of the enlarged raster.

このレジスタ内容に基づいて、原ビット列ａ、ｂ　ｓ　
　Ｏ、ｄ　ｓ　　ｅから拡大ビット列ａ　ｓ　１）　ｓ
　　ｌ）　ｓ　　Ｑ　ｓＯｓ　ｄｓ　ｅｓ　ｆ３が生成
される。引き続き、同レジスタ内容に基づいて原ビット
列ｆ、ｇ、ｈ、１、ｊから拡大ビット列ｆ１ｇ、ｇ、ｈ
％ｈ、ｉ、ｊ。Based on the contents of this register, the original bit strings a, b s
O, d s Expanded bit string a s 1) s
l) s Q sOs ds es f3 is generated. Subsequently, based on the contents of the same register, the expanded bit string f1g, g, h is generated from the original bit string f, g, h, 1, j.
%h,i,j.

ｊ、が同様にして生成される。このようにレジスタ内容
をサイクリックに参照して、原うスクの全ビット列が拡
大ビット列に変換される。また、同図（ｂ）は、１ラス
タ縮小時の例であり、レジスタ１５０００の各ビットの
持つ意味は、次のとおりである。j, is generated in the same way. In this way, by cyclically referencing the contents of the register, all bit strings in the original disk are converted into expanded bit strings. Further, FIG. 6B shows an example when reducing one raster, and the meaning of each bit of register 15000 is as follows.

０：原ビットをそのまま縮小ラスタのビットとする。0: Use the original bits as they are as bits of the reduced raster.

１：先行ビットと原ピットとの論理和をとり。1: Take the logical sum of the preceding bit and the original pit.

結果を先行ビットの値とする。The result is the value of the leading bit.

このレジスタ内容に基づいて、原ピット列ａ１ｂ、ｏ、
ａｓ　ｅｓ　ｆｓ　　ｇｂ　　ｈから縮小ビット列ａ。Based on the contents of this register, the original pit rows a1b, o,
Reduced bit string a from as es fs gb h.

ｂ′、ｄ’、　　ｆ、　ｇ’が生成される。引き続き、
原ビット列１、ｊ　ｓ　ｋｓ　Ｉｓ　ｍｓ　ｎｓ　Ｏｓ
　Ｐｓから縮小ビット列１．ｊ／　、　ｉＪ、ｎ１０′
が同様にして生成される。このようにして、原うスクの
全ピット列が縮小ビット列に変換される。b', d', f, g' are generated. continuation,
Original bit string 1, j s ks Is ms ns Os
Reduced bit string 1 from Ps. j/, iJ, n10'
is generated in the same way. In this way, all pit strings of the original disk are converted to reduced bit strings.

垂直マツピングレジスタ１４０００は、原イメージと変
形イメージとの間でラスタの対応をとるための制御レジ
スタである。その構成例と処理例を第４図（ａ）、（ｂ
）に示す。同図（ａ）は、原イメージを垂直方向に拡大
する時の例であり、レジスタ１４０口０の各ビットの持
つ意味は、次のとおりである。The vertical mapping register 14000 is a control register for establishing raster correspondence between the original image and the transformed image. Examples of its configuration and processing are shown in Figures 4 (a) and (b).
). FIG. 5A shows an example of vertically enlarging the original image, and the meanings of the bits in register 140 are as follows.

０：原うスクを、水平マツピングレジスタの内容に基づ
いて水平方向に拡大または縮小したラスタをそのまま変
形イメージのラスタとする。0: The original raster is enlarged or reduced in the horizontal direction based on the contents of the horizontal mapping register, and the raster is used as the raster of the deformed image.

１：変形イメージの先行するラスタを重複して変形イメ
ージのラスタとする。1: The preceding raster of the deformed image is duplicated to form the raster of the deformed image.

このレジスタ内容に基づいて、原ラスタ列Ａ。Based on the contents of this register, the original raster sequence A.

Ｂ、Ｃ，Ｄ、Ｅから垂直方向に拡大されたラスタ列Ａ′
、Ｂ′、Ｂ’　、Ｃ’　、　Ｃ’、ＤＩ　、Ｅ／　、Ｅ
ｌが生成される。ここでｓ　Ａ’　ｓ　Ｂ’　ｓ　Ｃ’
　、Ｄ’　％　Ｅ’は、原ラスタＡ、Ｂ、Ｃ％Ｄ％Ｅを
水平方向に拡大または縮小して得られるラスタである。Raster column A' expanded vertically from B, C, D, E
, B', B', C', C', DI, E/, E
l is generated. Here s A' s B' s C'
, D'%E' are rasters obtained by horizontally expanding or contracting the original rasters A, B, C%D%E.

引き続き、同レジスタ内容に基づいて原ラスタ列Ｆ、Ｇ
％Ｈ１Ｉ、Ｊから、ラスタ列Ｆ’　ｓ　Ｇ’　ｓ　Ｇ’
　ｓ　Ｈ’　ｂ　Ｈ’　％　Ｉ’　ｓ　Ｊ’ｓＪ′が同
様にして生成される。このようにレジスタ内容をサイク
リックに参照して原イメージの全９２２列が垂直方向に
拡大されたラスタ列に変換される。Subsequently, the original raster rows F and G are created based on the contents of the same register.
From %H1I, J, raster column F' s G' s G'
s H' b H' % I' s J'sJ' is generated in the same manner. In this manner, all 922 columns of the original image are converted into vertically expanded raster columns by cyclically referencing the contents of the register.

また、同図（ｂ）は、原イメージを垂直方向に縮小する
時の例であり、レジスタ１４０００の各ビットの持つ意
味は、次のとおりである。Further, FIG. 6B shows an example of reducing the original image in the vertical direction, and the meaning of each bit of the register 14000 is as follows.

０：原うスクを水平マツピングレジスタの内容に基づい
て水平方向に拡大または縮小したラスタをそのまま変形
イメージのラスタとする。0: The raster obtained by expanding or contracting the original screen in the horizontal direction based on the contents of the horizontal mapping register is used as the raster of the deformed image.

１：先行変形ラスタと現変形うスクとの間で、ビットと
とに論理和をとり、結果を先行ラスタと入れ替える。1: Perform a logical OR on the bits between the preceding transformed raster and the current transformed raster, and replace the result with the preceding raster.

このレジスタ内容に基づいて、原ラスタ列Ａ、Ｂ、Ｃ，
Ｄ、Ｅ、Ｆ、Ｇ％Ｈから垂直方向に縮小されたラスタ列
Ａ′％Ｂ′、ＤＩＩ、ＦＩＺ　、Ｇｌｌが生成される。Based on the contents of this register, the original raster sequences A, B, C,
Vertically reduced raster columns A'%B', DII, FIZ, and Gll are generated from D, E, F, and G%H.

引き続き、原ラスタ列１．Ｊ、に、Ｌ、Ｍ。Continue with the original raster row 1. J, N, L, M.

Ｎ、Ｏ％Ｐからラスタ列Ｉ’　、　Ｊ“、Ｌ″、Ｎ′、
Ｏｌｌが同様にして生成される。このようにして、原イ
メージの全９２２列が、垂直方向に縮小されたうスタ列
に変換される。N, O%P to raster column I', J", L", N',
Oll is generated in a similar manner. In this way, all 922 columns of the original image are converted to vertically reduced Uster columns.

水平マツピングレジスタ１５０００および垂直マツピン
クレジスタ１４０００への値の設定は、マツピングレジ
スタ設定部ａｏｏｏ（第６図）が行なう。Values are set in the horizontal mapping register 15000 and the vertical mapping register 14000 by a mapping register setting section aooo (FIG. 6).

その設定法を第５図（ａ）、　（ｂ）に示す。同図（ａ
）は、水平・垂直両方向に８Ａ倍に拡大する場合を例に
した。水平および垂直マツピングレジスタ１５０００゜
１４０００への設定法の説明図である。水平方向には５
ビツトを８ビツトに、垂直方向には５ラスタを８ラスタ
に引き伸ばすために、勾配が８１５の直線を利用する。The setting method is shown in Fig. 5(a) and (b). The same figure (a
) takes as an example the case where the image is enlarged by 8A in both the horizontal and vertical directions. FIG. 6 is an explanatory diagram of a setting method for horizontal and vertical mapping registers 15000° and 14000. 5 horizontally
In order to stretch the bits to 8 bits and vertically from 5 rasters to 8 rasters, a straight line with a slope of 815 is used.

すなわち、原点Ｐ＋（ＯｐＯ）と１点Ｐ２（５ｔ８）を
通る直線を、公知のＢｒｅ　−ｓｅｎｈａｍの線分発生
アルゴリズムにより発生する。That is, a straight line passing through the origin P+ (OpO) and one point P2 (5t8) is generated using the well-known Bre-senham line segment generation algorithm.

点ｄｇｓ　ｄｌｂ　ｄ２、ｄ５、ｄ４、ｄ５、ｄ６、ｄ
７．　ｄ８が上記アルゴリズムにより発生した点列であ
り。Point dgs dlb d2, d5, d4, d5, d6, d
7. d8 is the point sequence generated by the above algorithm.

真の線分に最も近い点列となっている。次に上記各点の
Ｘ座標（これらを、Ｘ　ｏｓ　Ｘ　１、ｘ２、ｘ５、×
４、Ｘ５ｓＸ６、ｘ７％ｘ８とする）の変分に注目し、
ｘｉ＋１　　ｘｌ＞０の時、ｒｉ＋１＝０・・・・・・
（１）（０≦１≦６） また、 Ｘ１＋Ｉ　　Ｘｉ”０の時、ｒ、＋、＝１・・・・・・
（２）（０≦１≦６） と設定する。なお、ｒｏ−０と固定する。This is the sequence of points closest to the true line segment. Next, the X coordinates of each point above (these are X os X 1, x2, x5,
4. Focusing on the variation of (X5sX6, x7%x8),
xi+1 When xl>0, ri+1=0...
(1) (0≦1≦6) Also, when X1+I Xi”0, r, +, = 1...
(2) Set (0≦1≦6). Note that it is fixed to ro-0.

また、同図（ｂ）は、５／８倍に縮小する場合を例にし
た水平および垂直マツピングレジスタ１５０００１４０
００への設定法の説明図である。水平方向には８ビツト
を５ビツトに、垂直方向には８ラスタを５ラスタに縮小
するために、拡大の場合と同様に勾配が８１５の直線を
利用する。以下、拡大の場合と全く同様の手続きにより
、水平および垂直マツピングレジスタ１５０００．１４
０００に値が設定される。なお、マツピングパターンの
生成には、マツピングパターンの周期性が得られるなら
ば、Ｂｒｅｓｅｎｈａｍのアルゴリズム以外のアルゴリ
ズムを用いてもよい。In addition, the same figure (b) shows the horizontal and vertical mapping registers 15000140 in the case of 5/8 times reduction.
FIG. 3 is an explanatory diagram of a setting method to 00. In order to reduce 8 bits to 5 bits in the horizontal direction and from 8 rasters to 5 rasters in the vertical direction, a straight line with a slope of 815 is used as in the case of expansion. Below, by using exactly the same procedure as in the case of expansion, horizontal and vertical mapping register 15000.14 is
The value is set to 000. Note that an algorithm other than Bresenham's algorithm may be used to generate the mapping pattern as long as periodicity of the mapping pattern can be obtained.

次に、本発明の拡大縮小方法を実行するための第６図の
装置の動作について説明する。第６図において、全体制
御部１０００は上述の如く全体の動作を制御する部分で
あり、垂直方向拡大処理部、垂直方向縮小処理部、垂直
方向等を処理部を内蔵している。第１図に全体制御部１
０口０の処理フローを示す。ブロック１１００でマツピ
ングレジスタ設定部８０００を起動し、第５図で説明し
た方法に従って水平および垂直マツピングレジスタ１５
０００゜１４０００にマツピングパターンを設定する。Next, the operation of the apparatus shown in FIG. 6 for carrying out the scaling method of the present invention will be described. In FIG. 6, the overall control section 1000 is a section that controls the overall operation as described above, and includes a vertical enlargement processing section, a vertical reduction processing section, a vertical direction processing section, etc. Figure 1 shows the overall control section 1.
The processing flow for 0 entries 0 is shown. At block 1100, the mapping register setting unit 8000 is activated and the horizontal and vertical mapping registers 15 are set according to the method described in FIG.
Set the mapping pattern to 000°14000.

次にブロック１２００で、垂直方向拡大か、縮小か、等
倍かの処理種別を判定する。最後に、上記処理種別に対
応して、ブロック１３００．または１４００、または１
５００で制御部１０００が内蔵している垂直方向拡大処
理部、または垂直方向縮小処理部、または垂直方向等倍
処理部を起動する。これらの各垂直方向処理は、後述の
如く水平方向の拡大または縮小処理を伴なうことができ
る。Next, in block 1200, the type of processing is determined: vertical enlargement, reduction, or same size. Finally, corresponding to the above processing type, block 1300. or 1400, or 1
At 500, a vertical enlargement processing section, a vertical reduction processing section, or a vertical same-size processing section built in the control section 1000 is activated. Each of these vertical operations can be accompanied by a horizontal expansion or contraction operation, as described below.

垂直方向拡大処理の処理フローを第７図に示す。FIG. 7 shows the processing flow of the vertical enlargement process.

ブロック１５０５で垂直マツピングレジスタ・リードバ
ッファ７１００の先頭の１ビツトの値が１０」か「１」
かを判定する。その値がｒＯＪの時、現ラスタをワーク
バッファ１１０００へ転送すヘク。In block 1505, the value of the first bit of the vertical mapping register/read buffer 7100 is "10" or "1".
Determine whether When the value is rOJ, the current raster is transferred to the work buffer 11000.

ブロック１３１０へ進み、原イメージの全ラスタの１５
　。Proceed to block 1310 and select 15 of all rasters of the original image.
.

処理を終了したか否かを判定する。その結果、全ラスタ
の処理が終了している時は、処理を終了し。Determine whether the process has ended. As a result, if all rasters have been processed, the process is finished.

そうでない時はブロック１３１５へ進み、ワークノ（ッ
ファ１１０００をクリアする。さらに、ブロック１３２
０へ進み、水平方向拡大か、縮小か、等倍かの処理種別
を判定し、ブロック１５２５．またはブロック１３３０
、またはブロック１３３５で上記処理種別に対応して、
１ラスタ拡大処理部２０００．または１ラスタ縮小処理
部６０００、または１ラスタ複写処理部４０００を起動
する。上記処理により、原イメージ１００００のうちの
１ラスタが拡大されて、または縮小されて、またはその
ままワークノ（ソファ１１００ロヘ取り込まれる。また
、ブロック１６２５での判定の結果、値が「１」であっ
た時。If not, proceed to block 1315 and clear the work buffer 11000.Furthermore, block 132
0, and determines the processing type of horizontal expansion, reduction, or same size, and block 1525. or block 1330
, or corresponding to the above processing type in block 1335,
1 raster enlargement processing unit 2000. Alternatively, the 1-raster reduction processing section 6000 or the 1-raster copy processing section 4000 is activated. Through the above processing, one raster out of the original image 10,000 is enlarged, reduced, or imported as is into the workpiece (sofa 1100). Also, as a result of the determination in block 1625, the value is "1". Time.

上記ブロック１３１０．ブロック１５１５．　　ブロッ
ク１６２０、ブロック１５２５．ブロック１５ＳＯ、ブ
ロック１３６５での処理は省略し、ブロック１３４０へ
と進む。ブロック１６４０では、ワークバッファ１１０
００に保持されている拡大、または縮小、または複写筒
の１ラスタを、転送先メモリ１２０００１６、 内の所定の部分へ送出する。次にブロック１５４５で１
次ラスタの処理に備えて、リードバッファシフト部７０
００を起動することＫより垂直マツピングレジスタ拳リ
ードバッファ７１００の内容を１ピツト左シフトする。Block 1310 above. Block 1515. Block 1620, Block 1525. The processing at block 15SO and block 1365 is omitted, and the process proceeds to block 1340. At block 1640, the work buffer 110
00, or one raster of the copy tube is sent to a predetermined portion in the transfer destination memory 1200016. Then in block 1545 1
In preparation for processing the next raster, the read buffer shift unit 70
By activating 00, the contents of the vertical mapping register read buffer 7100 are shifted to the left by 1 pit.

さらに、ブロック１５０５へ戻り、上記処理を繰り返す
。Furthermore, the process returns to block 1505 and the above processing is repeated.

垂直方向縮小処理の処理フローを第８図に示す。FIG. 8 shows the processing flow of vertical reduction processing.

ブロック１４０５で垂直マツピングレジスタ・リードバ
ッファ７１００の先頭の１ビツトの値が１０」か「１」
かを判定する。その値が「０」の時、ブロック１４１０
へ進み、ワークバッファ１１０００に保持されている拡
大、または縮小、または複写筒の変形ラスタを、転送先
メモリ１２０００内の所定の部分へ送出する。次にブロ
ック１４１５へ進み、ワークバッファクリア部５０００
を駆動して、ワークバッファ１１０００をクリアする。In block 1405, the value of the first bit of the vertical mapping register/read buffer 7100 is "10" or "1".
Determine whether When the value is "0", block 1410
Then, the enlargement, reduction, or deformation raster of the copy tube held in the work buffer 11000 is sent to a predetermined portion in the destination memory 12000. Next, the process advances to block 1415, where the work buffer clear unit 5000
to clear the work buffer 11000.

　また・ブロック１４０５での判定の結果、値が「１」
であった時、現変形ラスタを先行変形ラスタとビットご
とに論理和なとり、結果を先行ラスタと置換する。その
後、ブロック１４２０へ進み、原イメージの全ラスタの
処理を終了したか否かを判定する。その結果、全テスク
の処理が終了している時は、処理を終了し、そうでない
時はブロック１４２５へ進み、水平方向拡大か、縮小か
、等倍かの処理種別を判定し、ブロック１４３０または
ブロック１４５５またはブロック１４４０で、上記処理
種別に対応して、１ラスタ拡大処理部２０００．または
１ラスタ縮小処理部３０００、または１ラスタ複写処理
部４０００を起動する。この処理により、原イメージ１
００００のうちの１ラスタが、拡大されて、または縮小
されて、またはそのままワークバッファ１１０００へ取
り込まれる。次にブロック１４４５で１次うスクの処理
に備えて、リードバッファシフト部７０００を起動する
ことにより、垂直マツピングレジスタ・ＩＪ　−ドバッ
ファ７１００の内容を１ビツト左シフトする。Also, as a result of the determination in block 1405, the value is “1”
When , the current transformed raster is ORed bit by bit with the preceding transformed raster, and the result is replaced with the preceding raster. The process then proceeds to block 1420, where it is determined whether all rasters of the original image have been processed. As a result, if all the tasks have been processed, the process is finished; if not, the process proceeds to block 1425, where the processing type of horizontal enlargement, reduction, or same size is determined, and block 1430 or In block 1455 or block 1440, one raster enlargement processing unit 2000. Alternatively, the 1-raster reduction processing section 3000 or the 1-raster copy processing section 4000 is activated. With this process, original image 1
One raster out of 0000 is enlarged, reduced, or taken into the work buffer 11000 as is. Next, in block 1445, in preparation for the primary disk processing, the read buffer shift section 7000 is activated to shift the contents of the vertical mapping register/IJ-read buffer 7100 to the left by 1 bit.

さらに、ブロック１４０５へ戻り、上記処理を繰り返す
。Furthermore, the process returns to block 1405 and the above processing is repeated.

垂直方向等倍処理の処理フローを第９図に示す。FIG. 9 shows the processing flow of the vertical direction same-size processing.

ブロック１５０５で原イメージの全テスクの処理を終了
したか否かを判定する。その結果、全テスクの処理が終
了している時は、処理を終了し、そうでない時はブロッ
ク１５１０へ進み、水平方向拡大か、縮小か、等倍かの
処理種別を判定し、ブロック１５１５．またはブロック
１５２０、またはブロック１５２５で、上記処理種別に
対応して、１ラスタ拡大処理部２０００、または１ラス
タ縮小処理部３０００、またはイラスタ複写処理部４０
００を起動する。この処理により、原イメージのうちの
１ラスタが拡大されて、または縮小されて、またはその
まま、ワークバッファ１１０００へ取り込まれる。In block 1505, it is determined whether all tests of the original image have been processed. As a result, if the processing of all the tasks has been completed, the processing is ended; if not, the process proceeds to block 1510, where the processing type of horizontal enlargement, reduction, or same size is determined, and block 1515. Alternatively, in block 1520 or block 1525, one raster enlargement processing unit 2000, one raster reduction processing unit 3000, or illustrator copy processing unit 40 corresponds to the above processing type.
Start 00. Through this processing, one raster of the original image is enlarged, reduced, or taken into the work buffer 11000 as is.

次に、ブロック１５３０で、ワークバッファ１１０００
に保持されている拡大、または縮小、または複写済の１
ラスタを転送先メモリ１２０００内の所定の部分へ送出
する。次に、ブロック１５５５で、ワークバッファ１１
０００をクリアする。さらにブロック１５０５へ戻り、
上記処理を繰り返す。Next, at block 1530, the work buffer 11000
Enlarged, reduced, or copied one held in
The raster is sent to a predetermined portion in the destination memory 12000. Next, at block 1555, work buffer 11
Clear 000. Returning further to block 1505,
Repeat the above process.

１ラスタ拡大処理部２０００のブロック図を第１０図の
破線内に示す。制御部２１００は、１ラスタ拡大処理の
全体の動作を制御する部分である。A block diagram of the 1-raster enlargement processing section 2000 is shown within the broken line in FIG. The control unit 2100 is a part that controls the entire operation of one raster enlargement process.

その処理フローを第１１図に示す。ブロック２１０５で
水平マツピングレジスタ・リードバッファ２７４０の先
頭の１ビツトの値が「０」か「１」かを判定する。その
値が「０」の時、原ビットをキャリーフラグ２５４０へ
送出すべく、ブロック２１１０へ進み、原うスクの全ビ
ットの処理を終了したか否かを判定する。その結果、全
ビットの処理が終了している時は、処理を終了し、そう
でない時は、ブロック２１１５へ進み、リードバッファ
２５５０の内容を１ビツト左シフトする。これにより、
リードバッファ２３３０の先頭の１ビツトがキャリーフ
ラグ２５４０へ送出される。また、ブロック２１０５で
の判定の結果、値が「１」であった時、上記ブロック２
１１０、ブロック２１１５での処理は省略し、ブロック
２１２０へと進む。ブロック２１２０では、キャリーフ
ラグ２５４０の内容も含めて、ライトバッファ２５２０
の内容を１ビツト左シフトする。これにより、キャリー
フラグ２３４０の内容が、ライトバッファ２５２０の末
尾ビットの後に取り込まれる。次に、ブロック２１２５
で原うスクの次ビットの処理に備えて、水平マツピング
レジスタ・・２０・ リードバッファ２７４０の内容を１ビツト左シフトする
。さらにブロック２１０５へ戻り、上記処理を繰り返す
。The processing flow is shown in FIG. In block 2105, it is determined whether the value of the first bit of the horizontal mapping register/read buffer 2740 is "0" or "1". When the value is "0", the process advances to block 2110 to send the original bit to the carry flag 2540, and it is determined whether all bits of the original carry flag have been processed. As a result, if all bits have been processed, the process ends; if not, the process proceeds to block 2115, where the contents of read buffer 2550 are shifted to the left by 1 bit. This results in
The first bit of read buffer 2330 is sent to carry flag 2540. Further, when the result of the determination in block 2105 is that the value is "1", the block 2
Step 110 and block 2115 are omitted and the process proceeds to block 2120. At block 2120, the write buffer 2520, including the contents of the carry flag 2540, is
Shift the contents of 1 bit to the left. As a result, the contents of the carry flag 2340 are taken in after the last bit of the write buffer 2520. Next, block 2125
In preparation for processing the next bit of the original screen, the contents of the horizontal mapping register 20 and read buffer 2740 are shifted to the left by 1 bit. Furthermore, the process returns to block 2105 and the above processing is repeated.

１ラスタ縮小処理部６０００のブロック図を第１２図の
破線内に示す。制御部５１００は、１ラスタ縮小処理の
全体の動作を制御する部分である。その処理フローを第
１３図に示す。ブロック３１０５で水平マツピングレジ
スタ・リードノ（ツファ３８４０の先頭の１ビツトの値
が「０」か「１」かを判定する。その値が「０」の時、
ブロック６１１５へ進み、キャリーフラグ３３４０の内
容も含めて、ライトバッファ５６２０の内容を１ビツト
左シフトする。A block diagram of the 1-raster reduction processing unit 6000 is shown within the broken line in FIG. The control unit 5100 is a part that controls the entire operation of one-raster reduction processing. The processing flow is shown in FIG. In block 3105, it is determined whether the value of the first bit of the horizontal mapping register read node (data 3840) is "0" or "1". When the value is "0",
Proceeding to block 6115, the contents of write buffer 5620, including the contents of carry flag 3340, are shifted to the left by 1 bit.

これにより、キャリーフラグ３３４０の内容が、ライト
バッファ５６２０の末尾ビットの後に取り込まれる。ま
た、その値が「１」の時、ブロック３１１０へ進み、ビ
ット間論理和演算部５４００を起動して、ライトバッフ
ァ３６２０の末尾ビットとキャリーフラグ３６４０の内
容との間でビット間論理和をとり、結果をライトバッフ
ァ５６２０の末尾ビットと入れ替える。次に、ブロック
３１２０へ進み、原ラスタの全ビットの処理が終了した
か否かを判定する。。As a result, the contents of the carry flag 3340 are taken in after the last bit of the write buffer 5620. When the value is "1", the process advances to block 3110, starts the bit-to-bit OR operation unit 5400, and performs the bit-to-bit OR operation between the last bit of the write buffer 3620 and the contents of the carry flag 3640. , replaces the result with the last bit of write buffer 5620. Next, proceeding to block 3120, it is determined whether all bits of the original raster have been processed. .

その結果、全ビットの処理が終了している時は、処理を
終了し、そうでない時は、ブロック３１２５へ進み、リ
ードバッファ５５３０の内容を１ビツト左シフトする。As a result, if all bits have been processed, the process ends; if not, the process proceeds to block 3125, where the contents of read buffer 5530 are shifted to the left by 1 bit.

これにより、リードバッファ３３３０の先頭の１ビツト
がキャリーフラグ３５４０へ送出される。次に、ブロッ
ク３１３０で原ラスタの次ビットの処理に備えて、水平
マツピングレジスタ・リードバッファ３８４０の内容を
１ビツト左シフトする。さらにブロック３１０５へ戻り
、上記処理を繰り返す。As a result, the first bit of read buffer 3330 is sent to carry flag 3540. Next, in block 3130, the contents of horizontal mapping register/read buffer 3840 are shifted left by one bit in preparation for processing the next bit of the original raster. Furthermore, the process returns to block 3105 and the above processing is repeated.

垂直マツピングレジスタ・リードバッファシフト部７０
００　（第６図）の処理フローを第１４図に示す。ブロ
ック７０１０で、リードバッファ７１００の内容を１ビ
ツト左シフトする。次にブロック７０２０でリードバッ
ファ７１００に保持されている残ピット数を保持するカ
ウンタ７３００の内容を「１」デクリメントする。その
結果、リードバッファ７１００が空になったか否かをブ
ロック７０５０で判定する。空でないなら処理を終了し
、空ならばブロック７０４０へ進み、次のマツピングパ
ターンを、レジスタ１４０口Ｏからリードバッファ７１
００ヘリードする。次に、ブロック７０５０で残ビット
数カウンタ７３００を初期セットする。次に、ブロック
７０６０で次のマツピングパターンのリードに備えてｖ
ｍａｄｄｒカウンタ７２００　（レジスタ１４０口０の
次のリードアドレスを保持するカウンタ）の内容を「１
」インクリメントする。次に、ブロック７０７０でイン
クリメント後のｖｍａｄｄｒカウンタ７２００の内容と
ｖｍｔａｄｄｒレジスタ７５００　（レジスタ１４００
０の末尾アドレスを保持するレジスタ）の内容とを比較
しｓ　ｖｍａｄｄｒ≦ｖｍｔａｄｄｒ　すなわち１次の
リードアドレスが、レジスタ１４０００の末尾アドレス
を超えていない時は、処理を終了し、そうでない時は、
ブロック７０８０へ進み。Vertical mapping register/read buffer shift section 70
00 (FIG. 6) is shown in FIG. 14. At block 7010, the contents of read buffer 7100 are shifted left by one bit. Next, in block 7020, the contents of the counter 7300 that holds the number of remaining pits held in the read buffer 7100 are decremented by "1". As a result, it is determined at block 7050 whether the read buffer 7100 is empty. If it is not empty, the process ends, and if it is empty, the process proceeds to block 7040, and the next mapping pattern is transferred from the register 140 port O to the read buffer 71.
00 lead. Next, in block 7050, the remaining bit number counter 7300 is initialized. Next, at block 7060, v
The contents of maddr counter 7200 (counter that holds the next read address of register 140 port 0) are set to “1”.
” increment. Next, in block 7070, the contents of the vmaddr counter 7200 after incrementing and the vmtaddr register 7500 (register 1400
s vmaddr≦vmtaddr That is, when the primary read address does not exceed the end address of register 14000, the process ends; otherwise,
Proceed to block 7080.

ｖｍａｄｄｒカウンタ７２００の内容を、ｖｍｈａｄｄ
ｒレジスタ７４００　（レジスタ１４０００の先頭アド
レスを保持するレジスタ）の内容で初期セットする。The contents of the vmaddr counter 7200 are
The contents of r register 7400 (register that holds the start address of register 14000) are initialized.

これにより１次リードアドレスが、レジスタ１４０００
の先頭アドレスにセットされる。このように・２３　・ して、レジスタ１４０００内の任意の長さの１周期マツ
ピングパターンが、サイクリックに繰り返し参照される
。水平マツピングレジスタ・リードバッファシフト部２
６ｏＯ（第１０図）および３７００（第１２図）の動作
は、垂直マツピングレジスタ・リードバッファシフト部
７０００（第６図）の動作と同様である。リードバッフ
ァシフト部２６００．３７００と関連するｈｍａｄｄｒ
カウンタ２７００．５８００、リードバッファ残ビット
数カウンタ２７１０．５８１０、ｈｍｈａｄｄｒレジス
タ２７２０．３８２０、ｈｍｔａｄｄｒ　　レジスタ２
７５０．３８３０は、それぞれ、　第６図のｖｍａｄｄ
ｒカウンタ７２００．　　リードバッファ残ビット数カ
ウンタ７３００、ｖｍｈａｄｄｒレジスタ７４００、ｖ
ｍｔａｄｄｒレジスタ７５００と同等の機能を有する。As a result, the primary read address is set to register 14000.
is set to the first address of In this way, the one-period mapping pattern of arbitrary length in the register 14000 is cyclically and repeatedly referenced. Horizontal mapping register/read buffer shift section 2
The operations of 6oO (FIG. 10) and 3700 (FIG. 12) are similar to those of vertical mapping register/read buffer shift section 7000 (FIG. 6). hmaddr related to read buffer shift unit 2600.3700
Counter 2700.5800, read buffer remaining bits counter 2710.5810, hmhaddr register 2720.3820, hmtaddr register 2
750.3830 are vmadd in Figure 6, respectively.
r counter 7200. Read buffer remaining bits counter 7300, vmhaddr register 7400, v
It has the same function as the mtaddr register 7500.

リードバッファシフト部２２００　（第１０図）の処理
フローを第１５図に示す。ブロック２２０５で。FIG. 15 shows the processing flow of the read buffer shift unit 2200 (FIG. 10). At block 2205.

リードバック、２３５０の内容を１ビツト左シフトする
。これにより、リードバッファ２３５０内の先頭ビット
がキャリーフラグ２５４０に送出される。Read back and shift the contents of 2350 to the left by 1 bit. As a result, the first bit in read buffer 2350 is sent to carry flag 2540.

次に、ブロック２２１０で、原うスク内残ビット数、２
４・ カウンタ２３００の内容を「１」デクリメントする。Next, in block 2210, the number of remaining bits in the original disk, 2
4. Decrement the contents of the counter 2300 by "1".

次に、ブロック２２１５でリードバッファ内桟ビット数
カウンタ２３２０の内容を「１」デクリメントする。次
に、ブロック２２２ｏでリードバッファ２５３０が空圧
なったか否かを判定する。その結果。Next, in block 2215, the contents of the read buffer frame bit number counter 2320 are decremented by "1". Next, at block 222o, it is determined whether the read buffer 2530 has become pneumatic. the result.

空でなかったならば、処理を終了し、空であったら、ブ
ロック２２２５へ進み、原うスクのうちの次の原ビット
列をリードバッファ２３５ｏヘリードする。次に、ブロ
ック２２３ｏで、リードバッファ内桟ビット数カウンタ
２３２０の内容を初期セットする。次に、次の原ビット
列のリードに備えてｒａｄｄｒカウンタ２５１０（原ラ
スタのうちの次の原ビット列のリードアドレスを保持す
るカウンタ）の内容を「１」インクリメントする。If it is not empty, the process ends, and if it is empty, the process advances to block 2225 and reads the next original bit string in the original disk to the read buffer 235o. Next, in block 223o, the contents of the read buffer frame bit number counter 2320 are initialized. Next, in preparation for reading the next original bit string, the contents of the raddr counter 2510 (a counter that holds the read address of the next original bit string in the original raster) is incremented by "1".

ライトバッファシフト部２４００　（第１０図）の処理
フローを第１６図に示す。ブロック２４ｏ５でキャリー
フラグ２３４０の内容も含めてライトバッファ２５２０
の内容を１ビツト左シフトする。これにより、キャリー
フラグ２５４０の内容が、ライトバッファ２５２０の末
尾ピットの後に取り込まれる。FIG. 16 shows the processing flow of the write buffer shift unit 2400 (FIG. 10). At block 24o5, the write buffer 2520 including the contents of the carry flag 2340 is
Shift the contents of 1 bit to the left. As a result, the contents of the carry flag 2540 are taken in after the end pit of the write buffer 2520.

次に、ブロック２４１０でライトバッファ内ビット数カ
ウンタ２５１０の内容を１１」インクリメントする。次
に、ブロック２４１５で、ライトバッファがフルになっ
たか否かを判定する。その結果、フルでなかったならば
、処理を終了し、フルであったら、ブロック２４２０へ
進み、ライトバッファ２５２０の内容とワークバッファ
１１０００内のｗａｄｄｒカウンタ２５００（ライトバ
ッファ２５２ｏの内容の書き込み先アドレスを保持する
カウンタ）の内容が示すアドレスの内容とで論理和を取
り結果を同じアドレスへ書き込む。次に、ブロック２４
２５でライトバッファ内ビット数カウンタ２５１０をク
リアする。次に、ブロック２４５０でライトバッファ２
５２０の内容の次の書き込みに備えて、ｗａｄｄｒカウ
ンタ２５００の内容を「１」インクリメントする。Next, in block 2410, the contents of the write buffer bit number counter 2510 are incremented by 11''. Next, block 2415 determines whether the write buffer is full. As a result, if it is not full, the process ends, and if it is full, the process advances to block 2420, where the contents of the write buffer 2520 and the waddr counter 2500 in the work buffer 11000 (the write destination address of the contents of the write buffer 252o) are stored. The contents of the held counter) are logically ORed with the contents of the address indicated, and the result is written to the same address. Next, block 24
25, the bit number counter 2510 in the write buffer is cleared. Next, at block 2450, write buffer 2
In preparation for the next writing of the contents of 520, the contents of waddr counter 2500 are incremented by "1".

リードバッファシフト部５２００　（第１２図）および
、これと関連する原うスク残ビット数カウンタ５６００
、ｒａｄｄｒカウンタ３３１０．リードバッファ残ビッ
ト数カウンタ６３２０は、それぞれ、第１０図の前述し
たリードバッファシフト部２２００、原うスタ残ビット
数カウンタ２５００　、　ｒａｄｄｒカウンタ２３１０
．　　リードバッファ残ビット数カウンタ２５２０と同
等の働きをする。同様にライトバッファシフト部３５０
０　（第１２図）およびこれと関連するｗａｄｄｒカウ
ンタ３６００およびライトバッファビット数カウンタ３
６１０は、それぞれ、ライトバッファシフト部２４０ｏ
％ｗａｄｄｒカウンタ２５００％ライトバッファビット
数カウント２５１ｏと同等の働きをする。Read buffer shift section 5200 (FIG. 12) and associated original disk remaining bit number counter 5600
, raddr counter 3310 . The read buffer remaining bits counter 6320 includes the read buffer shift unit 2200, the original source remaining bits counter 2500, and the raddr counter 2310, respectively, as described above in FIG.
．． It functions similarly to the read buffer remaining bit number counter 2520. Similarly, the write buffer shift section 350
0 (FIG. 12) and associated waddr counter 3600 and write buffer bit number counter 3
610 are write buffer shift units 240o, respectively;
%waddr counter 2500% Functions equivalent to write buffer bit number count 251o.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明のイメージ拡大縮小方法によ
れば、変換倍率に応じて周期的マツピングパターンを生
成し、この１周期分のみをサイクリックに参照して拡大
縮小処理を行なうようにしたので、マツピングレジスタ
が大容量にならない。As explained above, according to the image scaling method of the present invention, a periodic mapping pattern is generated according to the conversion magnification, and only one period of this mapping pattern is cyclically referenced to perform the scaling process. Therefore, the mapping register does not have a large capacity.

また、水平マツピンクレジスタと同時に垂直マツピング
レジスタを使用することにより、転送元メモリから原イ
メージを転送先メモリへ転送する過程で同時に水平およ
び垂直方向の拡大縮小処理が、２７　・ できる。Furthermore, by using the vertical mapping register at the same time as the horizontal pine pink register, scaling in the horizontal and vertical directions can be performed simultaneously in the process of transferring the original image from the source memory to the destination memory.

さらに、縮小処理の際に、間引かれるビット（またはラ
スタ）を先行するビット（またはラスタ）と論理演算し
た赫果により先行Ｔるビット（またはラスタ）と置換す
るよう圧すれば、水平線、垂直線が消失する虞れもなく
なる。Furthermore, during the reduction process, if the thinned out bits (or rasters) are replaced with the preceding bits (or rasters) by the result of a logical operation with the preceding bits (or rasters), horizontal lines, vertical lines, There is no longer any risk of the line disappearing.

以上、本発明の好適実施例についてのみ説明したが、本
発明の要旨を逸脱することなく種々の変更を行なうこと
は可能である。例えば、上側では循ｊＪ型のマツピング
レジスタを、垂直の場合を例にとると、垂直マツピング
レジスタ１４０００．　　リードバッファ、リードバッ
ファシフト部７０００　。Although only the preferred embodiments of the present invention have been described above, various changes can be made without departing from the gist of the present invention. For example, in the upper case, a circular jJ type mapping register is used, and in the vertical case, a vertical mapping register 14000. Read buffer, read buffer shift unit 7000.

力’ｙ７ｐ　７２００．７５ＤＯ、レジスタ７４００．
７５００の組合せにより構成したが、同様の機能を達成
できるものであれば他の回路構成でもよい。Power'y7p 7200.75DO, register 7400.
7500, other circuit configurations may be used as long as they can achieve the same function.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明のイメージ拡大縮小方法の処理フロー、
第２図は原イメージ、変形イメージの属性パラメータの
説明図、第３図は水平マツピングレジスタを参照した１
ラスタ拡大縮小方法の説明・２８・ 図、第４図は垂直マツピングレジスタを参照した原イメ
ージの垂直方向拡大縮小方法の説明図、第５図は水平、
垂直マツピングレジスタの各ビット値の設定法の説明図
、第６図は本発明を実施するための装置の全体構成図、
第７図は垂直方向拡大処理の処理フロー、第８図は垂直
方向縮小処理の処理フロー、第９図は垂直方向等倍処理
の処理フロー、第１０図は１ラスタ拡大処理部の構成を
示すブロック図、第１１図は１ラスタ拡大時制御部２１
０Ωの処理フロー、第１２図は１ラスタ縮小処理部の構
成を示すブロック図、第１５図は１ラスタ縮小時制御部
３１００の処理フロー、第１４図は垂直マツピングレジ
スタ・リードバッファシフト部７０００の処理フロー、
第１５図は１ラスタ拡大時リードバッファシフト部２２
００の処理フロー。 第１６図は１ラスタ拡大時ライトバッファシフト部２４
００の処理フローである。 ８０００・・・マツピングレジスタ設定部、９０００・
・・転送元メモリ、１００００・・・原イメージ、１２
０００・・・転送先メモリ、１３０００・・・変形イメ
ージ、１４０００・・・垂直マツピングレジスタ、１５
０００・・・水平マツピングレジスタ。FIG. 1 shows the processing flow of the image scaling method of the present invention.
Figure 2 is an explanatory diagram of the attribute parameters of the original image and deformed image, and Figure 3 is an illustration of the attribute parameters of the original image and transformed image.
Explanation of raster scaling method・28・ Figure 4 is an explanatory diagram of the method of vertically scaling the original image with reference to the vertical mapping register, and Figure 5 is a horizontal
An explanatory diagram of how to set each bit value of the vertical mapping register, FIG. 6 is an overall configuration diagram of a device for implementing the present invention,
Fig. 7 shows the processing flow of vertical enlargement processing, Fig. 8 shows the processing flow of vertical reduction processing, Fig. 9 shows the processing flow of vertical direction same-size processing, and Fig. 10 shows the configuration of the 1 raster enlargement processing section. The block diagram, FIG. 11, shows the control unit 21 when enlarging one raster.
0Ω processing flow, FIG. 12 is a block diagram showing the configuration of the 1-raster reduction processing section, FIG. 15 is the processing flow of the 1-raster reduction control section 3100, and FIG. 14 is the vertical mapping register/read buffer shift section 7000. processing flow,
Figure 15 shows the read buffer shift unit 22 when enlarging one raster.
00 processing flow. Figure 16 shows the write buffer shift unit 24 when enlarging one raster.
00 processing flow. 8000... Mapping register setting section, 9000...
・Transfer source memory, 10000 ・Original image, 12
000... Transfer destination memory, 13000... Transformed image, 14000... Vertical mapping register, 15
000...Horizontal mapping register.

Claims (1)

【特許請求の範囲】 １、転送元メモリ内の原イメージを拡大または縮小して
、転送先メモリへ転送する際、拡大時には上記原イメー
ジの各ラスタ内のどのビット（またはラスタ）を重複さ
せるか、縮小時にはどのビット（またはラスタ）を間引
くかを指示するマッピングパターンを生成し、該マッピ
ングパターンを参照しながら拡大縮小処理を行なうイメ
ージ拡大縮小方法において、 変換倍率に応じて周期的マッピングパターンを生成し、 該周期的マッピングパターンの１周期分のマッピングパ
ターンをサイクリックに参照して、上記拡大縮小処理を
行なうことを特徴とするイメージ拡大縮小方法。 ２、上記縮小処理は、間引かれるビット（またはラスタ
）を先行するビット（またはラスタ）と論理演算した結
果により上記先行するビット（またはラスタ）と置換す
る工程を含む特許請求の範囲第１項記載のイメージ拡大
縮小方法。[Claims] 1. When enlarging or reducing the original image in the transfer source memory and transferring it to the transfer destination memory, which bits (or rasters) in each raster of the original image are to be duplicated during enlargement? , an image scaling method that generates a mapping pattern that instructs which bits (or rasters) to thin out during reduction, and performs scaling processing while referring to the mapping pattern, in which a periodic mapping pattern is generated according to the conversion magnification. An image scaling method characterized in that the scaling process is performed by cyclically referring to one period of the mapping pattern of the periodic mapping pattern. 2. The reduction process includes the step of replacing the preceding bit (or raster) with the result of a logical operation of the thinned out bit (or raster) with the preceding bit (or raster). Image scaling method described.