JPS63256013A - Waveform shaping device - Google Patents
Waveform shaping deviceInfo
- Publication number
- JPS63256013A JPS63256013A JP62090253A JP9025387A JPS63256013A JP S63256013 A JPS63256013 A JP S63256013A JP 62090253 A JP62090253 A JP 62090253A JP 9025387 A JP9025387 A JP 9025387A JP S63256013 A JPS63256013 A JP S63256013A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- comparator
- signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
交流信号を含んだ入力信号から、パルスを発生する波形
整形器に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a waveform shaper that generates pulses from an input signal containing an alternating current signal.
従来の技術
従来の波形整形器について、以下図面を参照しながら説
明する。第３図は、従来の波形整形器の構成を示すもの
である。第４図（ａｌ、 ［ｂ）は、第３図の動作説明
用の信号波形図である。６は入力交流信号Ａの直流値に
対応した所定電圧Ｖ ｒｅｆを供給する基準電圧源で、
抵抗器８の一端に接続されている。７は演算増幅回路で
、反転入力端子には入力交流信号Ａが入力され、非反転
入力端子には抵抗器８の他端と抵抗器９の一端が接続さ
れている。2. Description of the Related Art A conventional waveform shaper will be described below with reference to the drawings. FIG. 3 shows the configuration of a conventional waveform shaper. FIG. 4 (al, [b) is a signal waveform diagram for explaining the operation of FIG. 3. 6 is a reference voltage source that supplies a predetermined voltage V ref corresponding to the DC value of the input AC signal A;
It is connected to one end of resistor 8. Reference numeral 7 designates an operational amplifier circuit, to which the input AC signal A is input to an inverting input terminal, and to which the other end of a resistor 8 and one end of a resistor 9 are connected to a non-inverting input terminal.
演算増幅回路７の出力端子は、前記抵抗器９の他端とイ
ンバータ回路ｌＯの入力端子に接続されている。インバ
ータ回路ｌＯの出力端子からは、出力信号Ｂが出力され
る。The output terminal of the operational amplifier circuit 7 is connected to the other end of the resistor 9 and the input terminal of the inverter circuit IO. Output signal B is output from the output terminal of inverter circuit IO.
以上のように構成された波形整形器について、以下その
動作について説明する。演算増幅回路７と抵抗器８およ
び９は比較器を構成し、抵抗器８の抵抗値と抵抗器９の
抵抗値との比によって決定される第１の電圧値Ｖ ｈ
（Ｖ ｈ ＞Ｖｒｅｆ ）と第２の電圧値Ｖｊ （Ｖｊ
ｔ＜Ｖｒｅｆ ）のヒステリシス特性を持っている。交
流成分を含む入力信号Ａが第１の電圧値ｖｈを上回った
ときにインバータ回路１０の出力信号Ｂはハイレベルに
なり、入力信号Ａが第２の電圧値ｖｉを下回ったときに
インバータ回路１０の出力信号Ｂはローレベルになる（
第４図ｔａｇ、 （ｂｌ参照）。The operation of the waveform shaper configured as described above will be explained below. The operational amplifier circuit 7 and the resistors 8 and 9 constitute a comparator, and the first voltage value V h is determined by the ratio of the resistance value of the resistor 8 and the resistance value of the resistor 9.
(V h > Vref ) and the second voltage value Vj (Vj
It has a hysteresis characteristic of t<Vref). When the input signal A including an AC component exceeds the first voltage value vh, the output signal B of the inverter circuit 10 becomes high level, and when the input signal A falls below the second voltage value vi, the inverter circuit 10 The output signal B of becomes low level (
Figure 4 tag, (see bl).
発明が解決しようとする問題点
しかしながら、上記のような従来の構成では、交流成分
を含んだ入力信号の振幅変動（ＡＭ変動）の影響を受け
て出力信号Ｂの立ち上がりエツジおよび立ち下がりエツ
ジの位置が変動し、出力信号Ｂの周期がＡＭ変動によっ
て変化するという問題がある。たとえば、上記の波形整
形器をモータの速度検出に利用してモータの制御をおこ
なったとする。仮に、モータの速度情報としての入力信
号への周期および半周期が一定であったとしても、ＡＭ
変動によって出力信号Ｂの周期が変動してしまう、モー
タの速度検出は出力信号Ｂの周期によっておこなわれる
ために、ＡＭ変動による出力信号Ｂの周期変動が、モー
タ速度の検出誤差となってしまうという問題点を有して
いた。Problems to be Solved by the Invention However, in the conventional configuration as described above, the positions of the rising edges and falling edges of the output signal B are affected by amplitude fluctuations (AM fluctuations) of the input signal containing AC components. There is a problem that the period of the output signal B changes due to the AM fluctuation. For example, assume that the above waveform shaper is used to detect the speed of a motor to control the motor. Even if the period and half period of the input signal as motor speed information are constant, the AM
The period of output signal B changes due to the fluctuation.Since the motor speed is detected based on the period of output signal B, the period fluctuation of output signal B due to AM fluctuation causes a detection error in the motor speed. It had some problems.
本発明は上記問題点に鑑み、入力信号のＡＭ変動によっ
ても検出誤差を生じない波形整形器を提供するものであ
る。In view of the above problems, the present invention provides a waveform shaper that does not cause detection errors even due to AM fluctuations in the input signal.
問題点を解決するための手段
上記問題点を解決するために本発明の波形整形器は、交
流成分を含んだ入力信号と所定電圧を比較する第１の比
較器と実質的に前記所定電圧を含むヒステリシス特性を
もって前記入力信号を比較する第２の比較器と、前記第
２の比較器の出力信号が所定の状態のとき前記第１の比
較器の出力信号の伝達を禁止する第１のゲート回路およ
び前記ゲート回路の出力信号と前記第２の比較器の出力
信号が実質的に入力されるフリップ・フロップ回路を含
むパルス発生器とを具備したものである。Means for Solving the Problems In order to solve the above problems, the waveform shaper of the present invention includes a first comparator that compares an input signal containing an AC component with a predetermined voltage, and a first comparator that compares an input signal containing an AC component with a predetermined voltage; a second comparator that compares the input signals with a hysteresis characteristic, and a first gate that prohibits transmission of the output signal of the first comparator when the output signal of the second comparator is in a predetermined state. and a pulse generator including a flip-flop circuit to which the output signal of the gate circuit and the output signal of the second comparator are substantially input.
作用
本発明は上記した構成によって、交流成分を含む入力信
号の交流的Ｏレベルのタイミングで出力パルスを発生さ
せ、入力信号のＡＭ変動に影響されることなく波形整形
をおこなうことができる。Effect: With the above-described configuration, the present invention can generate an output pulse at the timing of the AC O level of an input signal containing an AC component, and can perform waveform shaping without being affected by AM fluctuations of the input signal.
実施例
以下本発明の一実施例の波形整形器について、図面を参
照しながら説明する。Embodiment A waveform shaper according to an embodiment of the present invention will be described below with reference to the drawings.
第１図は、本発明の実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention.
第２図ｔａｌ〜＋ｄ）は、第１＠における要部信号波形
図である。１は第１の比較器であり、演算増幅回路１１
（またはコンパレータ回路）と所定電圧Ｖｒｅｆを供
給する基準電源１３とインバータ回路１２により構成さ
れている。演算増幅回路１１の反転入力端子には交流成
分を含む入力信号ａが人力され、非反転入力端子には基
準電源！３が接続され、出力端子にはインバータ回路１
２が接続されている。インバータ回路１２の出力端子か
らは、第１の比較器ｌの出力信号すが出力される。２は
第２の比較器であり、抵抗器２１および２２と演算増幅
回路２３とインバータ回路２４により構成されている。FIG. 2 tal to +d) are main part signal waveform diagrams in the first @. 1 is a first comparator, and an operational amplifier circuit 11
(or a comparator circuit), a reference power supply 13 that supplies a predetermined voltage Vref, and an inverter circuit 12. An input signal a containing an AC component is input to the inverting input terminal of the operational amplifier circuit 11, and a reference power source is input to the non-inverting input terminal. 3 is connected, and the inverter circuit 1 is connected to the output terminal.
2 are connected. The output signal of the first comparator l is output from the output terminal of the inverter circuit 12. 2 is a second comparator, which is composed of resistors 21 and 22, an operational amplifier circuit 23, and an inverter circuit 24.
演算増幅回路２３の反転入力端子には入力信号ａが入力
され、非反転入力端子には抵抗器２１の一端と抵抗器２
２の二端が接続され、出力端子には抵抗器２２の他端と
インバータ回路２４の入力端子が接続されている。抵抗
器２１の他端は基準電Ｒ１３に接続されている。The input signal a is input to the inverting input terminal of the operational amplifier circuit 23, and one end of the resistor 21 and the resistor 2 are input to the non-inverting input terminal.
The other end of the resistor 22 and the input terminal of the inverter circuit 24 are connected to the output terminal. The other end of the resistor 21 is connected to a reference voltage R13.
インバータ回路２４の出力端子からは、第２の比較器の
出力信号Ｃが出力される。第２の比較器２は、抵抗器２
１の抵抗値と抵抗器２２の抵抗値によって決定する第１
の電圧値Ｖ ｈ （Ｖｈ＞Ｖｒｅｆ ）と第２の電圧値
ＶＪ！ （ＶＪ＜Ｖｒｅｆ ）のヒステリシス特性を有
している。３はパルス発生器であり、インバータ回路３
１とアンド回路３２によって構成されるゲート回路と、
ノア回路３３および３４によって構成されるフリップ・
フロップ回路により成っている。第１の比較器の出力信
号すはアンド回路３２の第１の入力端子に入力され、第
２の比較器の出力信号Ｃはインバータ回路３１の入力端
子とノア回路３４の第２の入力端子に入力される。アン
ド回路３２の第２の入力端子はインバータ回路３１の出
力端子に接続され、その出力端子からはゲート回路の出
力信号が出力される。ノア回路３３の第１の入力端子に
はゲート回路の出力信号が入力され、第２の入力端子は
ノア回路３４の出力端子に接続されている。ノア回路３
４の第１の入力端子はノア回路３３の出力端子に接続さ
れている。ノア回路３３の出力端子からは、バルス発生
器３の出力信号すなわち、本波形整形器の出力信号ｄが
出力される。The output terminal of the inverter circuit 24 outputs the output signal C of the second comparator. The second comparator 2 has a resistor 2
1 and the resistance value of resistor 22.
voltage value V h (Vh>Vref) and the second voltage value VJ! It has a hysteresis characteristic (VJ<Vref). 3 is a pulse generator, and inverter circuit 3
1 and an AND circuit 32;
A flip circuit composed of NOR circuits 33 and 34
It consists of a flop circuit. The output signal C of the first comparator is input to the first input terminal of the AND circuit 32, and the output signal C of the second comparator is input to the input terminal of the inverter circuit 31 and the second input terminal of the NOR circuit 34. is input. The second input terminal of the AND circuit 32 is connected to the output terminal of the inverter circuit 31, and the output signal of the gate circuit is output from the output terminal. The output signal of the gate circuit is input to the first input terminal of the NOR circuit 33 , and the second input terminal is connected to the output terminal of the NOR circuit 34 . Noah circuit 3
The first input terminal of 4 is connected to the output terminal of the NOR circuit 33. The output terminal of the NOR circuit 33 outputs the output signal of the pulse generator 3, that is, the output signal d of the waveform shaper.
以上のように構成された波形整形器について、以下その
動作を第２図ｆａ）〜＋ｄｌを参照しながら説明する。The operation of the waveform shaper configured as described above will be explained below with reference to FIG. 2 fa) to +dl.
第２図（８）に示す入力信号ａが、本実施例の波形整形
器に入力される。第１の比較器１の出力信号すは、入力
信号ａが基準電源１３の所定電圧Ｖｒｅｆより高いとき
にハイレベルを出力し、低いときにローレベルを出力す
る（第２図山）参照）。The input signal a shown in FIG. 2 (8) is input to the waveform shaper of this embodiment. The output signal S of the first comparator 1 outputs a high level when the input signal a is higher than the predetermined voltage Vref of the reference power supply 13, and outputs a low level when it is lower (see the top of FIG. 2).
第２の比較器２の出力信号Ｃは、入力信号ａが第１の電
圧値ｖｈより高くなったときにハイレベルになり、第２
の電圧値ＶＺより低（なったときにローレベルになる（
第２図ｔｅｌ参照）、ゲート回路は、第２の比較器２の
出力信号Ｃがハイレベル（第１の状１’１３ｉ＞のとき
にフリップ・フロン１回路への第１の比較器１の出力信
号もの伝達を禁止して、第２の比較器２の出力信号Ｃが
ローレベル（第２の状ａ）のときにフリップ・フロップ
回路に第１の比較器１の出力信号すを入力する。したが
って、フリップ・フロップ回路によるパルス発生器３の
出力信号ｄは、第２の比較器２の出力信号Ｃがハイレベ
ル（第１の状Ｂ）のときにハイレベルにセットされ、第
２の比較器２の出力信号Ｃがローレベル（第２の状Ｌｉ
）になった後筒１の比較器１の出力信号すがハイレベル
になった時点でローレベルにリセットされる（第２図＋
ｄｉ参照）。The output signal C of the second comparator 2 becomes high level when the input signal a becomes higher than the first voltage value vh, and the second
It becomes low level when it becomes lower than the voltage value VZ (
(see tel in Figure 2), the gate circuit supplies the first comparator 1 to the flip-flop 1 circuit when the output signal C of the second comparator 2 is at a high level (first state 1'13i>). Prohibiting transmission of the output signal and inputting the output signal C of the first comparator 1 to the flip-flop circuit when the output signal C of the second comparator 2 is at a low level (second state a). Therefore, the output signal d of the pulse generator 3 by the flip-flop circuit is set to high level when the output signal C of the second comparator 2 is high level (first state B), and The output signal C of the comparator 2 is at a low level (second state Li
) is reset to low level when the output signal of comparator 1 of cylinder 1 becomes high level (Fig. 2 +
(see di).
このようにして、本波形整形器の出力信号ｄは、入力信
号ａの交流的０レベルの立ち上がりにおいて、立ち下が
りエツジを有するパルス信号となっている。その結果、
出力信号ｄの立ち下がりエツジ間の周期（入力信号ａの
一周期に対応）は、入力信号ａのＡＭ変動には影響され
なくなる。In this way, the output signal d of the present waveform shaper is a pulse signal having a falling edge at the rising edge of the AC zero level of the input signal a. the result,
The period between the falling edges of the output signal d (corresponding to one period of the input signal a) is no longer affected by the AM fluctuation of the input signal a.
また、入力信号ａにノイズが乗っていても（第２図（ａ
ｌ参照）、本波形整形器の出力信号ｄはノイズによる影
響を受けない（第２図ｆｄ＋参照）、すなわち、入力信
号ａにたとえノイズが混入しても、安定な波形整形を実
現し得るものである。In addition, even if noise is superimposed on the input signal a (see Fig. 2 (a)
The output signal d of this waveform shaper is not affected by noise (see Figure 2 fd+), that is, even if noise is mixed into the input signal a, stable waveform shaping can be achieved. It is.
さらに、本発明の波形整形器は、コンデンサを用いずに
演算増幅回路やゲート回路および抵抗器等によって実現
し得るので、集積回路化（Ｉｃ化）においてを利である
。Furthermore, the waveform shaper of the present invention can be realized by an operational amplifier circuit, a gate circuit, a resistor, etc. without using a capacitor, and is therefore advantageous in integrated circuit implementation (IC implementation).
また、本発明は、上記の実施例の構成に限定されるもの
ではない、たとえば、インバータ回路１２．２４および
３１等を論理的に少なくすることや、フリップ・フロッ
プ回路をナンド回路等の他の論理回路によって代用する
ことも可能である。Furthermore, the present invention is not limited to the configuration of the above-described embodiments. For example, the inverter circuits 12, 24 and 31, etc. may be logically reduced, and the flip-flop circuit may be replaced with another one such as a NAND circuit. It is also possible to use a logic circuit instead.
これらの変形も本発明に包括されることは言うまでもな
い。It goes without saying that these modifications are also included in the present invention.
発明の効果
以上のように本発明は、第１の比較器と第２の比較器と
パルス発生器を設けることにより、交流成分を含む入力
信号のＡＭ変動に対してもその影響を受けずにパルスを
得ることができ、またノイズに対して強い、さらに、こ
の波形整形器は集積回路化（ＩＣ化）に適している。Effects of the Invention As described above, by providing the first comparator, the second comparator, and the pulse generator, the present invention is not affected by AM fluctuations of an input signal including an AC component. This waveform shaper is capable of generating pulses and is resistant to noise.Furthermore, this waveform shaper is suitable for integration into an integrated circuit (IC).
第１図は本発明の一実施例の構成を示す回路図、第２図
は第１図の要部信号波形図、第３図は従来の波形整形器
の回路図、第４図は第３図の信号波形図である。
ｌ・・・・・・第１の比較器、２・・・・・・第２の比
較器、３・・・・・・第１のパルス発生器。
代理人の氏名 弁理士 中尾敏男 ばか１名ｌ−第１の
比較器
２′−石２の比較器
３−パルス発生姦
第１図
イ２図FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a diagram of main signal waveforms in FIG. 1, FIG. 3 is a circuit diagram of a conventional waveform shaper, and FIG. FIG. 3 is a signal waveform diagram of FIG. l...first comparator, 2...second comparator, 3...first pulse generator. Name of agent: Patent attorney Toshio Nakao Idiot 1 - 1st comparator 2' - Stone 2 comparator 3 - Pulse generation Figure 1 Figure A 2
Claims (1)
比較器と、実質的に前記所定電圧を含むヒステリシス特
性をもって前記入力信号を比較する第２の比較器と、前
記第２の比較器の出力信号が所定の状態のとき前記第１
の比較器の出力信号の伝達を禁止するゲート回路および
前記ゲート回路の出力信号と前記第２の比較器の出力信
号が実質的に入力されるフリップ・フロップ回路を含む
パルス発生器とを具備する波形整形器。a first comparator that compares an input signal containing an AC component with a predetermined voltage; a second comparator that compares the input signal with a hysteresis characteristic that substantially includes the predetermined voltage; and the second comparator. When the output signal of the first
and a pulse generator including a flip-flop circuit to which the output signal of the gate circuit and the output signal of the second comparator are substantially input. Waveform shaper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090253A JPS63256013A (en) | 1987-04-13 | 1987-04-13 | Waveform shaping device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090253A JPS63256013A (en) | 1987-04-13 | 1987-04-13 | Waveform shaping device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63256013A true JPS63256013A (en) | 1988-10-24 |
Family
ID=13993331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62090253A Pending JPS63256013A (en) | 1987-04-13 | 1987-04-13 | Waveform shaping device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63256013A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313163A (en) * | 2005-05-03 | 2006-11-16 | Ma Com Inc | Short electron pulse generator and its method |
-
1987
- 1987-04-13 JP JP62090253A patent/JPS63256013A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313163A (en) * | 2005-05-03 | 2006-11-16 | Ma Com Inc | Short electron pulse generator and its method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63256013A (en) | Waveform shaping device | |
| JP2960200B2 (en) | Peak detection circuit | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JPS63256012A (en) | Waveform shaping device | |
| JPH11142448A (en) | Phase difference detection circuit | |
| JP3185229B2 (en) | Pulse signal processing circuit | |
| JP2996416B2 (en) | IC test equipment | |
| US4430618A (en) | Input buffer circuit | |
| JPH0328603Y2 (en) | ||
| JP2646527B2 (en) | Waveform shaping circuit | |
| KR910009045Y1 (en) | Noise detecter circuit | |
| JPH06138161A (en) | Power source abnormality monitor circuit | |
| JPH09331243A (en) | Zero-crossing detection circuit | |
| JPH089649Y2 (en) | Current input type signal converter | |
| JPH0650017Y2 (en) | Inductive load current controller | |
| KR910009846B1 (en) | Drop out pulse generating circuit | |
| JPH076541Y2 (en) | Initial test start identification circuit | |
| JP3116706B2 (en) | Trigger input circuit | |
| JP3583334B2 (en) | Waveform shaping circuit | |
| KR970044916A (en) | Software performance judgment circuit of engine control device | |
| KR920000412B1 (en) | Frequency discrimination circuit | |
| JPH0339946Y2 (en) | ||
| JPS6392125A (en) | Waveform shaping device | |
| JPS6221320A (en) | Identification level control circuit | |
| JPS6379412A (en) | Waveform shaping device |