JPS63246887A - Surface mount component package - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 （産業上の利用分野） 未発明は、電子部品パッケージに関するもので、特にそ
の上面側に表面実装用部品をｔ＆載し、その下側から突
出する導体ピンによって他の基板等に実装するための表
面実装部品用パッケージに関するものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to an electronic component package, in particular, a surface mounting component is mounted on the top side of the package, and other components are connected to each other by conductor pins protruding from the bottom side. The present invention relates to a package for surface mount components for mounting on a board or the like.

（従来の技術） 近年の電子技術の発達により、所謂半導体素子等の電子
部品の集積度は相当高度になってきている。−・方、こ
のような電子部品に対する実装技術に対しても、電子部
品の高密度化に伴なった高密度実装の要求が高まってき
ているのも当然のことである。このような集積度が高く
なってきている電子部品の高密度実装に対処するために
、従来より種！ｌな実装技術が開発されてきているが、
それでも電子部品の高密度化に充分対処することができ
る実装技術は未だ開発途−ヒにあるのが実状である。換
言すれば、電子部品の高密度化が先行しているのに対し
て、実装技術の高密度化はこれに追い付く形で進行して
いる現状なのである。特に近年の電子部品は、その高密
度化に伴なって多数の接続端子を有するものとなっ゛（
きており、これに対処する実装技術として表面実装技術
及び導体ピンを使用した実装技術が開発されたのである
。(Prior Art) With the recent development of electronic technology, the degree of integration of electronic components such as so-called semiconductor devices has become considerably high. - On the other hand, it is natural that there is an increasing demand for high-density mounting of such electronic components as the density of electronic components increases. In order to cope with the high-density mounting of electronic components, which are becoming increasingly integrated, we have developed a new technology called Seed! Although various mounting technologies have been developed,
However, the reality is that packaging technology that can adequately cope with the increasing density of electronic components is still in the development stage. In other words, while the densification of electronic components is taking the lead, the densification of packaging technology is currently catching up. In particular, electronic components in recent years have become equipped with a large number of connection terminals as their density has increased (
Surface mounting technology and mounting technology using conductor pins have been developed as mounting technologies to deal with this problem.

表面実装技術としては、例えば特開昭５９−１９５８５
０号公報等に見られるように、電子部品をキャップ内に
収納してその接続端子をキャップの側面から突出させ、
この接続端子の位置をプリント配線板上のパターン上に
対応するようにしたちのである。そして、この電子部品
の接続端子は、基板に形成した接続部に載置した状態で
はんた等によりそのままパターン上に接続されるのであ
る。これにより、この表面実装技術にあっては、電子部
品自体を平面化できること、基板に電子部品のための接
続穴の形成等の複雑な工程の必要な加工を施す必要がな
いこと等の利点のめるものである。一方、導体ピンを使
用した実装技術としては、例えば特開昭６０−２４１２
４４号公報等に見られるようなものであり、各導体ピン
に電気的に接続されるパターンが実装されるべき電子部
品に集中するように形成されており、小さくかつ樹脂封
止等の保護の必要な電子部品の実装に適したものである
。As surface mounting technology, for example, Japanese Patent Application Laid-Open No. 59-19585
As seen in Publication No. 0, etc., electronic components are housed in a cap and their connection terminals are made to protrude from the side of the cap.
The positions of these connection terminals were made to correspond to the patterns on the printed wiring board. Then, the connection terminals of this electronic component are placed on the connection portions formed on the board and are directly connected to the pattern using solder or the like. As a result, this surface mount technology has advantages such as being able to flatten the electronic component itself and eliminating the need for processing that requires complicated processes such as forming connection holes for the electronic component on the board. It is something. On the other hand, as a mounting technique using conductor pins, for example, Japanese Patent Application Laid-Open No. 60-2412
It is similar to that seen in Publication No. 44, etc., and the patterns electrically connected to each conductor pin are formed so as to concentrate on the electronic components to be mounted, and are small and require protection such as resin sealing. It is suitable for mounting necessary electronic components.

ところか１表面実装技術にあっては上記のような利点は
あるものの１表面実装部品の直ｆ部分に外部接続部を形
成することは通常困難である。However, although the surface mount technology has the above-mentioned advantages, it is usually difficult to form an external connection part on the straight part of a surface mount component.

その理由は、表面実装用基板は、その表面に形成した各
接続部を電気的に接続するための導体回路を平面的に形
成する必要があるが、この導体回路か表面実装部品によ
って覆われ、表面実装部品の下側は事実上使用すること
が困難となるからである。従ワて、この表面実装技術の
みでは、前述した高密度実装を達成しようとすることは
困難なのである。The reason is that a surface mount board requires a two-dimensional conductor circuit to electrically connect each connection part formed on its surface, but this conductor circuit is covered by the surface mount component. This is because it becomes difficult to use the lower side of the surface mount component. Therefore, it is difficult to achieve the above-mentioned high-density mounting using only this surface mounting technology.

また、導体ピンを使用した実装技術にあっては、通常こ
の技術は所謂ピングリッドアレイとして達成されるが、
このピングリットアレイに実装される電子部品の端子の
数だけ導体ピンを用意しなければならず、上述した利点
はあるものの複数の電子部品を同一のピングリッドアレ
イに同時に使用することは困難である。特に、従来のピ
ングリットアレイにあっては、これに搭載される一個の
電子部品に適した導体回路及び導体ピンが形成されてい
るのが通例であり、その−個の電子部品の実装の面から
は充分であるが、このような特定されたものであること
から汎用性は充分なものとは廿えないものであることは
容易に理解できる。In addition, regarding mounting technology using conductor pins, this technology is usually achieved as a so-called pin grid array, but
It is necessary to prepare conductor pins equal to the number of terminals of electronic components mounted on this pin grid array, and although there are the advantages mentioned above, it is difficult to use multiple electronic components on the same pin grid array at the same time. . In particular, in conventional pin grid arrays, conductor circuits and conductor pins suitable for one electronic component mounted thereon are usually formed, and the mounting aspect of that one electronic component is Although it is sufficient from the above, it is easy to understand that the versatility is not sufficient because it is such a specific thing.

換言すれば、従来のピングリッドアレイは、実装すべき
電子部品毎に設計・製造が行なわれていて、その製造に
多大な日数と費用を要していたのである。In other words, conventional pin grid arrays are designed and manufactured for each electronic component to be mounted, and the manufacturing thereof requires a large amount of time and cost.

さらに近年に至って１表面実装用部品として、実装後に
プログラムを設定することが可能な所謂プログラマブル
ＩＣが開発されたが、このプログラマブルＩＣは、その
内部に自由に回路が形成できることから利用価値の非常
に高いものである。Furthermore, in recent years, so-called programmable ICs have been developed as surface-mount components that can be programmed after mounting, but these programmable ICs have great utility because circuits can be freely formed inside them. It's expensive.

ところが、このプログラマブルＩＣを利用するためには
実装回路が必要であるが、この実装回路か固定されてし
まうとこのプログラマブルＩＣの使用態様も固定されて
しまうことになる。そこで、実装回路も当該プログラマ
ブルＩＣの実装後であっても自由に変換できるものであ
ると非常に便利である。However, in order to use this programmable IC, a mounting circuit is required, but if this mounting circuit is fixed, the manner in which the programmable IC is used will also be fixed. Therefore, it would be very convenient if the mounted circuit could be freely converted even after the programmable IC has been mounted.

本発明の発明者等は、実装技術における上記のような実
状に鑑み、この種電子部品パッケージについて、高密度
実装が可能で、先行している電子部品側の高密度化及び
実装後の回路変更に充分対応することができることは勿
論、てきれば電子部品側の高密度化より先行することの
できるパッケージ技術を開発すべく種々検討してきた結
果、上記の表面実装技術と導体ピンを使用した実装技術
の良い点を有効に活用することにより、より一層の高密
度実装を達成することができることを新規に知見し、本
発明を完成したのである。In view of the above-mentioned actual situation in mounting technology, the inventors of the present invention have realized that high-density mounting is possible for this type of electronic component package, and that it is possible to achieve high-density mounting on the electronic component side and change the circuit after mounting. As a result of various studies in order to develop a packaging technology that can not only fully respond to the high density of electronic components, but also be able to precede the high density of electronic components, we have developed a packaging technology that uses the surface mount technology and conductor pins mentioned above. The present invention was completed based on the new finding that even higher density packaging can be achieved by effectively utilizing the advantages of technology.

（発明が解決しようとする問題点） 本発明は１以上のような経緯からなされたもので、その
解決しようとする問題点は、電子部品を実装する従来技
術における高密度化及び汎用性の不足である。(Problems to be Solved by the Invention) The present invention was made due to one or more reasons, and the problems to be solved are the lack of high density and versatility in the conventional technology for mounting electronic components. It is.

そして、本発明の目的とするところは、簡単な構成であ
って従来技術を充分利用・発展させることができ、しか
も必要な高密度実装が可能な表面実装部品用パッケージ
を提供することにある。また、本発明のさらに具体的な
目的は、部品の実装後であっても回路変更を可能とする
ことによって表面実装部品用パッケージを汎用性の高い
ものとすることにある。It is an object of the present invention to provide a package for surface mount components that has a simple configuration, allows sufficient use and development of the prior art, and allows for the necessary high-density mounting. A more specific object of the present invention is to make the package for surface mount components highly versatile by allowing circuit changes even after the components are mounted.

（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第３図を、参照して説明する
と、 「表面側に形成されて表面実装用部品（４０）を実装す
るための接続部（１１）と、この接続部（１１）と電気
的に導通する第一・スルーホール（Ｉ２）とを有する第
一基板（ｌＯ）と。(Means for solving the problems) The means taken by the present invention to solve the above problems are as follows:
Referring to FIGS. 1 to 3, which correspond to the embodiment, it will be explained as follows: ``A connection part (11) formed on the front side for mounting a surface mount component (40), and this connection part ( 11) and a first substrate (lO) having a first through hole (I2) electrically connected to the first through hole (I2).

裏面側に設けられて他の基板等に導通なとるための導体
ピン（２３）と、この導体ピン（２３）と電気的に導通
するとともに接続部（１１）と一対一で対応する第ニス
ルーホール（２２）とを有して第一基板（１０）と一体
的な第二基板（２０）とを備えるとともに、 この第二基板（２０）の下側に配置されて、各導体ピン
（２３）が挿通される第三スルーホール（３１）と、こ
れらの第三スルーホール（３１）を選択的に接続する導
体層（３２）とを備え、この導体Ｍ　（３２）により第
一基板（１０）上の各接続部（１１）と各導体ピン（Ｚ
３）との導通な選択的に行なえるようにした第三基板（
３０）を備えたことを特徴とする表面実装部品用パッケ
ージ（１００）　Ｊ である。A conductor pin (23) provided on the back side for establishing electrical continuity with another board, etc., and a first varnish through which electrically conducts with the electrical conductor pin (23) and corresponds one-to-one with the connecting portion (11). The second board (20) is integral with the first board (10) and has a hole (22). ) are inserted through the third through holes (31), and a conductor layer (32) selectively connects these third through holes (31). ) on each connection part (11) and each conductor pin (Z
3) The third substrate (
30) is a package for surface mount components (100) J.

（発明の作用） 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。(Actions of the Invention) By adopting the above-described measures, the present invention has the following effects.

まず、本発明に係る表面実装部品用パッケージ（１００
）にあっては１表面実装を可能とする第一基板（］０）
と、多数の導体ピン（２３）を有する第二基板（２０）
とを一体化するとともに、各導体ピン（２３）を各第三
スルーホール（３１）に挿通して固定したから、一つの
パッケージで表面実装技術と導体ピンを使用した実装技
術とを具現したものとなっている。First, the package for surface mount components according to the present invention (100
), the first board that enables surface mounting (]0)
and a second board (20) having a large number of conductor pins (23).
At the same time, each conductor pin (23) is inserted into each third through hole (31) and fixed, so it embodies surface mount technology and mounting technology using conductor pins in one package. It becomes.

すなわち、第一基板（ｌＯ）の表面側に形成された複数
の接続部（１１）が第一スルーホール（１２）及び第ニ
スルーホール（２２）を介して第二基板（２０）の下側
に突出する各導体ピン（２３）に１ａ続されているから
、第一基板（１０）に複数の表面実装用部品（４０）を
実装しても、当該表面実装部品用パッケージ（１００）
の表面側には各表面実装用部品（４０）のための外部接
続部は全くなく、非常にフラットなものとなるものであ
る。また、第一基板（１０）側の接続部（ｌりと第二基
板（２０）側の導体ピン（２３）とは、電気的に接続さ
れている第一スルーホール（１２）及び第ニスルーホー
ル（２２）とによって互いに接続されているから、各表
面実装用部品（４０）の接続端子（４１）が一般の規格
（複数の外部接続端子を定められた間隔の格子状にする
等の規格）外の規格によって形成されていても、各導体
ピン（２３）を一般的な規格による配置をすることによ
って、規格内での実装を可能としているのである。すな
わち、各表面実装用部品（４０）の各接続端子（４１）
が規格以外の形式で形成された部品であっても、この表
面１装部品用パ・シケージ（１００）は各導体ピン（２
３）の配列を規格のもの、例えば２．５４ｍｍピッチと
しておくことによって、各表面実装用部品（４０）の実
装の汎用性を高めているのである。That is, the plurality of connection parts (11) formed on the front side of the first substrate (lO) are connected to the lower side of the second substrate (20) via the first through hole (12) and the second varnished through hole (22). Since each conductor pin (23) protruding from
There are no external connection parts for each surface mounting component (40) on the front side of the board, and the board is very flat. In addition, the connection part (10) on the first board (10) side and the conductor pin (23) on the second board (20) side are electrically connected to the first through hole (12) and the second through hole (23). Since the connection terminals (41) of each surface mount component (40) are connected to each other through the holes (22), the connection terminals (41) of each surface mount component (40) meet the general standards (standards such as arranging a plurality of external connection terminals in a lattice shape with predetermined intervals). ) Even if each surface mount component (23) is formed according to a standard outside the standard, it is possible to mount it within the standard by arranging each conductor pin (23) according to a general standard.In other words, each surface mount component (40 ) connection terminals (41)
Even if the component is formed in a format other than the standard, this package (100) for surface-mounted components will fit each conductor pin (2).
By setting the arrangement of 3) to a standard arrangement, for example, a pitch of 2.54 mm, the versatility of mounting each surface mount component (40) is increased.

この表面実装部品用パッケージ（＋００）が、各表面実
装用゛部品（４０）の実装の汎用性を高めていることを
逆に表現すれば、例えば第２図の図示上側に位置ｌノて
いる表面実装用部品（４０）のように、接続端子（４１
）として当該表面実装用部品（４０）自体の下面に形成
することをも可能にするものである。Expressing the fact that this surface mount component package (+00) increases the versatility of mounting each surface mount component (40), for example, it is located at the upper side of the diagram in FIG. Like the surface mount component (40), the connection terminal (41)
) can also be formed on the lower surface of the surface mounting component (40) itself.

つまり、この表面実装用部品（４０）の下側に形成した
接続端子（４１）のための導体回路を、従来の表面実装
技術におけるように第一基板（ｌＯ）の表面側に形成す
る必要はなく、表面実装用部品（４０）の下側に形成し
た接続端子（４１）は、第一スルーホール（１２）、第
ニスルーホール（２２）を介して導体ピン（２３）に接
続するようにすればよいからである。In other words, it is not necessary to form a conductive circuit for the connection terminal (41) formed on the lower side of this surface mount component (40) on the front side of the first substrate (lO) as in conventional surface mount technology. The connection terminal (41) formed on the lower side of the surface mount component (40) is connected to the conductor pin (23) via the first through hole (12) and the second varnished through hole (22). Because you just have to.

また、各表面実装用部品（４０）の内、電源端子のよう
に共通部分に接続される接続端子（４１）にあっては、
これを共通の導体ピン（２３）に第一スルーホール（１
２）、第ニスルーホール（２２）を介して接続するよう
にすれば、当該表面実装部品用パッケージ（１００）の
スペースを有効に活用することか可能となり、実装効率
を高める作用をも果すものである。In addition, among the surface mount components (40), the connection terminals (41) connected to a common part such as a power supply terminal,
Connect this to the common conductor pin (23) through the first through hole (1
2) By connecting through the second varnished through hole (22), it is possible to effectively utilize the space of the surface mount component package (100), which also serves to increase mounting efficiency. It is.

また、この表面実装部品用パッケージ（１００）は、第
一基板（１０）１１１１にあっては従来の表面実装技術
を利用できるものであり、一方第二基板（２０）側にあ
っては導体ピンを使用した実装技術を利用できるもので
あるから、その製造は従来の技術を利用・発展させるこ
とにより、充分実現可能なものである。換言すれば、こ
の表面実装部品用パッケージ（１００）はその製造か非
常に容易となっているのである。In addition, this surface mount component package (100) can use conventional surface mount technology on the first board (10) 1111, while on the second board (20) side, conductor pins are used. Since it is possible to utilize mounting technology using the conventional technology, its manufacture is fully possible by utilizing and developing the conventional technology. In other words, this surface mount component package (100) is extremely easy to manufacture.

さらに、この表面実装部品用パッケージ（１００）にあ
っては、各導体ピン（２３）の下側に各第三スルーホー
ル（３１）を介して第三基板（３０）が接続されている
が、この第三基板（３０）は上記の第一基板（ｌＯ）及
び第二基板（２０）とは全く独立したものである。つま
り、この第三基板（３０）は各導体ピン（２３）を介し
て両第−基板（１０）及び第二基板（２０）と一体化さ
れるのであり、この第三基板（コ０）のみを交換するこ
とが可能になっているのである。従って。Furthermore, in this surface mount component package (100), a third board (30) is connected to the lower side of each conductor pin (23) via each third through hole (31). This third substrate (30) is completely independent of the first substrate (lO) and second substrate (20) described above. In other words, this third board (30) is integrated with both the second board (10) and the second board (20) via each conductor pin (23), and only this third board (0) It is now possible to exchange. Therefore.

この表面実装部品用パッケージ（１００）にあっては、
第一基板（ｌＯ）及び第二基板（２０）が一体化された
後であっても、第三基板（３０）のみを交換することに
よって、各導体ピン（Ｚ３）間の導通な第三基板（３０
）上に形成した導体層（３２）の形状を替えることによ
り変換することかてきるものなのである。In this surface mount component package (100),
Even after the first substrate (lO) and the second substrate (20) are integrated, by replacing only the third substrate (30), the third substrate can maintain continuity between each conductor pin (Z3). (30
) can be converted by changing the shape of the conductor layer (32) formed thereon.

なお、この表面実装部品用パッケージ（１０Ｑ）の第一
基板（１０）側に実装される各表面実装用部品（４０）
として、外部情報によってその中に論理回路等を記憶保
持する所謂プログラマブルな電子部品を使用すれば、各
表面実装用部品（４０）を実装した表面実装部品用パッ
ケージ（１００）に対して各導体ピン（２３）から必要
な外部情報を入力することによって、必要な論理回路等
を記憶保持したパッケージとすることがｕＴ能である。In addition, each surface mount component (40) mounted on the first substrate (10) side of this surface mount component package (10Q)
If a so-called programmable electronic component that stores and retains a logic circuit, etc. therein using external information is used, each conductor pin will be By inputting necessary external information from (23), it is possible to create a package that stores necessary logic circuits and the like.

この必要な論理回路等を適宜変更することによって、表
面実装部品用パッケージ（１００）自体の構成を変える
ことなく、汎用性の非常に高いパッケージとすることが
可能である。By appropriately changing the necessary logic circuits, etc., it is possible to create a highly versatile package without changing the configuration of the surface mount component package (100) itself.

（実施例） 次に、本発明を、図面に示した実施例に基づいて詳細に
説明する。(Example) Next, the present invention will be described in detail based on an example shown in the drawings.

第１図には本発明に係る表面実装部品用パッケージ（＋
００）の斜視図が示してあり、この表面実装部品用パッ
ケージ（１００）は４個の表面実装用部品（４０）を表
面実装した第一基板（１０）と、この第一基板（ｌＯ）
の下側にこれと一体的形成されて多数の導体ピン（２３
）を有する第二基板（２０）と、この第二基板（２０）
の下側てあって各導体ピン（２３）により支持されてい
る第三基板（３０）とを有している。すなわち、第一基
板（１０）及び第二基板（２０）にあっては、第２図に
示すように、第一・基板（１０）側の第一スルーホール
（１２）と第二基板（２０）側の第ニスルーホール（２
２）とを電気的に接続することにより各接続部（１１）
と各導体ピン（２３）とが一対一で対応しているととも
に、各導体ピン（２３）は第三基板（３０）上の導体層
（３２）によって電気的に独立もしくは接続されている
のである。FIG. 1 shows a surface mount component package (+
00) is shown, and this surface mount component package (100) includes a first substrate (10) on which four surface mount components (40) are mounted on the surface, and this first substrate (lO).
A number of conductor pins (23
) a second substrate (20) having a second substrate (20);
It has a third substrate (30) on the lower side of the substrate and supported by each conductor pin (23). That is, in the first substrate (10) and the second substrate (20), as shown in FIG. ) side varnish through hole (2
2) by electrically connecting each connection part (11) with
and each conductor pin (23) correspond one-to-one, and each conductor pin (23) is electrically independent or connected by the conductor layer (32) on the third substrate (30). .

第一基板（ｌＯ）は、本実施例の場合樹脂材料によって
形成したものであり、第２図に示したように、その表面
には表面実装用部品（４０）の接続端子（４１）を接続
するための複数の接続部（１１）が形成しである。これ
らの接続部（１］）は、第一基板（ｌＯ）の適宜箇所に
形成した複数の第一スルーホール（１２）に電気的に接
続されているとともに、互いに連続したもの、あるいは
絶縁空間（１３）を介することによって互いに独立した
ものの二種類のものとして形成しである。これらの接続
部（１１）の内には、第３図の図示上側に位置する表面
実装用部品（４０）の下側に位置する接続端部（４２）
のようなものもあり、この接続端部（４２）は表面実装
用部品（４０）の下側に形成される接続端子（４１）に
対応するものである。これらの表面実装用部品（４０）
の接続端子（４１）あるいは接続端部（４２）は各接続
部（１１）ヒに単に配置した後、はんだ（４３）等によ
って各接続部（１１）に電気的に接続されるものである
。In this embodiment, the first substrate (lO) is made of a resin material, and as shown in FIG. A plurality of connecting portions (11) are formed for the purpose of connection. These connecting portions (1]) are electrically connected to a plurality of first through holes (12) formed at appropriate locations on the first substrate (lO), and are either continuous with each other or insulated spaces ( 13), they are formed as two types of mutually independent things. Among these connection parts (11), there is a connection end (42) located below the surface mount component (40) located on the upper side of FIG.
The connecting end portion (42) corresponds to the connecting terminal (41) formed on the lower side of the surface mount component (40). These surface mount parts (40)
The connecting terminal (41) or the connecting end (42) is simply placed on each connecting portion (11) and then electrically connected to each connecting portion (11) by solder (43) or the like.

第二基板（２０）は、本実施例の場合樹脂材料によって
形成したものであり、接着剤等を使用して第一基板（１
０）の下面に一体的に固着されるものである。また、こ
の第二基板（２０）は、第２図に示したように、その下
面に導体ピン（２３）のためのランド部（２１）か形成
してあり、このランド部（２１）には第ニスルーホール
（２２）が形成しである。この場合、各第ニスルーホー
ル（２２）は、第一基板（１０）上の各接続部（１１）
と一対一で対応するようにしである。なお、各導体ピン
（２３）ははんだ（２４）、あるいは強制嵌合等の手段
によって各第ニスルーホール（２２）内に一体的に取付
けられる。In this embodiment, the second substrate (20) is made of a resin material, and is attached to the first substrate (1) using an adhesive or the like.
0) is integrally fixed to the lower surface of the Further, as shown in FIG. 2, this second board (20) has a land portion (21) formed on its lower surface for the conductor pin (23), and this land portion (21) has a land portion (21) for the conductor pin (23). A second varnish through hole (22) is formed. In this case, each varnish through hole (22) is connected to each connection portion (11) on the first substrate (10).
This is to ensure one-on-one correspondence. Note that each conductor pin (23) is integrally attached within each varnished through hole (22) by means such as solder (24) or forced fitting.

第二基板（２０）の下側に配置される第三基板（３０）
にあっては、各導体ピン（２３）に対応する位置に各第
三スルーホール（３１）が形成してあり、またいずれか
一方あるいは両方の面に導体層（３２）が形成しである
。勿論、各第三スルーホール（３１）内にはスルーホー
ルメッキが施してあり、各第三スルーホール（３１）内
に各導体ピン（２３）の下端部を挿通したとき、各導体
ピン（２３）が各第三スルーホール（３１）と導通する
ようにしである。導体層（３２）は、各導体ピン（２３
）すなわち各接続部（１１）を電気的に接続する必要の
ない箇所に対応する部分においては形成されておらず、
また各導体ピン（２３）間の導通を取る必要のある場合
には、第３図に示すように、各第三スルーホール（３１
）を連続させるように形成して互いの導通な取るように
している。Third substrate (30) placed below the second substrate (20)
In this case, each third through hole (31) is formed at a position corresponding to each conductor pin (23), and a conductor layer (32) is formed on one or both surfaces. Of course, through-hole plating is applied inside each third through hole (31), and when the lower end of each conductor pin (23) is inserted into each third through hole (31), each conductor pin (23) ) are electrically connected to each third through hole (31). The conductor layer (32) has each conductor pin (23
) That is, it is not formed in the parts corresponding to the parts where there is no need to electrically connect each connection part (11),
In addition, if it is necessary to establish continuity between each conductor pin (23), as shown in Figure 3, each third through hole (31
) are formed in a continuous manner so that they are electrically conductive to each other.

（発明の効果） 以上詳述した通り、本発明に係る表面実装部品用パッケ
ージ（１００）にあっては、上記実施例にて例示した如
く、 「表面側に形成されて表面実装用部品（４０）を実装す
るための接続部（１１）と、この接続部（１１）と電気
的に導通する第一スルーホール（１２）とを有する第一
基板（１０）と、 裏面側に設けられて他の基板等に導通なとるための導体
ピン（２３）と、この導体ピン（２コ）と電気的に導通
するとともに接続部（１１）と一対一で対応する第ニス
ルーホール（２２）とを有して第一基板（１０）と一体
重な第二基板（２０）とを備えるとともに、 この第二ノル板（２０）の下側に配置されて、各導体ピ
ン（２３）か挿通される第三スルーホール（３１）と、
これらの第三スルーホール（３１）を選択的に接続する
導体層（３２）とを備え、この導体層（３２）により第
一基板（１０）ｌの各接続部（１１）と各導体ピン（２
３）との導通を選択的に行なえるようにした第三基板（
コ０）を備えたこと」 にその構成上の特徴があり、これにより、簡単な構成で
あって従来技術を充分利用・発展させることがてき、し
かも必要な高密度実装が可能な表面実装部品用パッケー
ジ（１００）を提供することができるのである。(Effects of the Invention) As detailed above, in the surface mount component package (100) according to the present invention, as exemplified in the above embodiment, "the surface mount component (40) formed on the surface side ); a first substrate (10) having a first through hole (12) electrically connected to the connecting portion (11); conductor pins (23) for establishing continuity with the board, etc., and a first varnished through hole (22) that is electrically conductive with the conductor pins (2) and corresponds one-to-one with the connection portion (11). A second board (20) is provided which is integral with the first board (10), and is arranged below the second board (20), through which each conductor pin (23) is inserted. a third through hole (31);
A conductor layer (32) selectively connects these third through holes (31), and this conductor layer (32) connects each connection portion (11) of the first substrate (10) l to each conductor pin ( 2
3) The third substrate (
The feature of its structure is that it has a simple structure, can fully utilize and develop conventional technology, and is capable of high-density mounting as required. It is possible to provide a package (100) for

すなわち、本発明に係る表面実装部品用パッケージ（１
００）にあっては、実装すべき電子部品自体として平面
的なものを使用できること、基板に電子部品のための接
続穴を形成する等の推雑な工程の必要な加工を施す必要
かないこと等の表面実装技術の利点を有するとともに、
表面側に各表面実装用部品（４０）のための外部接続端
子を形成する必要がなく表面側をより平滑化することが
できるという導体ピンを使用した実装技術の利点を効率
良く実現することがてきるのである。That is, the package for surface mount components according to the present invention (1
00), it is possible to use a flat electronic component to be mounted, and there is no need to perform processing that requires complicated processes such as forming connection holes for electronic components on the board. With the advantages of surface mount technology,
It is possible to efficiently realize the advantage of mounting technology using conductor pins, which is that there is no need to form external connection terminals for each surface mount component (40) on the surface side, and the surface side can be made smoother. It will come.

また、この表面実装部品用パッケージ（１０１１）にあ
っては、各導体ピン（２３）を共通して使用することが
充分回部となっており、かつ第三基板（３０）を交換す
ることを可能とすることかできたから、その汎用性が非
常に高いものとなっているのである。In addition, in this surface mount component package (1011), it is sufficient to use each conductor pin (23) in common, and it is possible to replace the third board (30). Because we were able to make it possible, its versatility is extremely high.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係る表面実装部品用パッケージの表面
実装用部品を実装した状態の斜視図、第２図はこの表面
実装部品用パッケージの構成を概略的に示す部分拡大断
面図、第３図は他の実施例を示す表面実装部品用パッケ
ージの構成を機略的に示す部分拡大断面図である。 符　　　号　　　の　　　説　　　明 １００・・・表面実装部品用パッケージ、１０−・・第
一基板、１１・・・接続部、１２・・・第一スルーホー
ル、１３・・・絶縁空間、２０−・・第二基板、　２１
−・・ランド部、２２・・・第ニスルーホール、２３・
・・導体ピン、２４・・・はんだ、３０・・・第三基板
、３１・・・第三スルーホール、３２・・・導体層、４
０・・・表面実装用部品、４１・・・接続端子、４２・
・・接続端部、４３・・・はんだ。 以　　　ＬFIG. 1 is a perspective view of a package for surface mount components according to the present invention in which surface mount components are mounted, FIG. 2 is a partially enlarged sectional view schematically showing the structure of this package for surface mount components, and FIG. The figure is a partially enlarged sectional view schematically showing the structure of a package for surface mount components showing another embodiment. Explanation of symbols 100... Surface mount component package, 10-... First board, 11... Connection portion, 12... First through hole, 13... Insulating space, 20-... second substrate, 21
-... Land part, 22... No. varnish through hole, 23.
...Conductor pin, 24...Solder, 30...Third substrate, 31...Third through hole, 32...Conductor layer, 4
0...Surface mounting component, 41...Connection terminal, 42.
...Connection end, 43...Solder. More L

Claims (1)

【特許請求の範囲】 １）、表面側に形成されて表面実装用部品を実装するた
めの接続部と、この接続部と電気的に導通する第一スル
ーホールとを有する第一基板と、裏面側に設けられて他
の基板等に導通をとるための導体ピンと、この導体ピン
と電気的に導通するとともに前記接続部と一対一で対応
する第二スルーホールとを有して前記第一基板と一体的
な第二基板とを備えるとともに、 この第二基板の下側に配置されて、前記各導体ピンが挿
通される第三スルーホールと、これらの第三スルーホー
ルを選択的に接続する導体層とを備え、この導体層によ
り前記第一基板上の各接続部と前記各導体ピンとの導通
を選択的に行なえるようにした第三基板を備えたことを
特徴とする表面実装部品用パッケージ。 ２）、前記表面実装用部品は、プログラマブルＩＣであ
ることを特徴とする特許請求の範囲第１項に記載の表面
実装部品用パッケージ。[Scope of Claims] 1) A first substrate having a connection portion formed on the front side for mounting a surface mount component, and a first through hole electrically connected to the connection portion, and a back surface thereof. A conductor pin provided on the side for establishing conduction to another substrate, etc., and a second through hole that is electrically conductive to the conductor pin and corresponds one-to-one with the connection portion, and is connected to the first substrate. an integral second board; third through holes arranged under the second board through which the conductor pins are inserted; and a conductor selectively connecting the third through holes. A package for surface mount components, characterized in that the third substrate is provided with a conductor layer, and the conductor layer enables selective conduction between each connection portion on the first substrate and each of the conductor pins. . 2) The surface mount component package according to claim 1, wherein the surface mount component is a programmable IC.