JPS63245754A - 情報処理システムの入出力制御方式 - Google Patents
情報処理システムの入出力制御方式Info
- Publication number
- JPS63245754A JPS63245754A JP8155187A JP8155187A JPS63245754A JP S63245754 A JPS63245754 A JP S63245754A JP 8155187 A JP8155187 A JP 8155187A JP 8155187 A JP8155187 A JP 8155187A JP S63245754 A JPS63245754 A JP S63245754A
- Authority
- JP
- Japan
- Prior art keywords
- command
- input
- address
- request block
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムにおける入出力制御方式に
関し、特に入出力要求の待ち合せ管理に関する。
関し、特に入出力要求の待ち合せ管理に関する。
従来、この種の入出力制御方式は、下位システム内の装
置番号や上位システムと下位システム間でとりきめた論
理チャネル番号を使用しており、使用するにあたりこれ
ら全ての装置番号、論理チャネル番号に対応したエント
リをもつテーブルをもっている。上位システムは下位シ
ステムに指令を発行する時、このテーブルを使用し、装
置番号や論理チャネル番号に対応したテーブル内のエン
トリに指令発行中を示すと共に終了待ちとして要求を登
録する。下位システムが指令を実行し終ると、上位シス
テムは指令を発行した装置番号、又は、論理チャネル番
号を得てテーブルの対応するエントリを検索して、指令
発行中の解除及び指令終了待ちを解除して指令発行要求
元のプログラムに制御をもどすことによって一連の入出
力動作を終了する方法をとっていた。
置番号や上位システムと下位システム間でとりきめた論
理チャネル番号を使用しており、使用するにあたりこれ
ら全ての装置番号、論理チャネル番号に対応したエント
リをもつテーブルをもっている。上位システムは下位シ
ステムに指令を発行する時、このテーブルを使用し、装
置番号や論理チャネル番号に対応したテーブル内のエン
トリに指令発行中を示すと共に終了待ちとして要求を登
録する。下位システムが指令を実行し終ると、上位シス
テムは指令を発行した装置番号、又は、論理チャネル番
号を得てテーブルの対応するエントリを検索して、指令
発行中の解除及び指令終了待ちを解除して指令発行要求
元のプログラムに制御をもどすことによって一連の入出
力動作を終了する方法をとっていた。
上述した従来の入出力制御方式は、発行した指令と、終
了した指令の対応をとるのに装置番号や論理チャネル番
号を使用しているため、全ての装置番号や論理チャネル
番号に対応したテーブルを作成しておき、指令発行中及
び解除、指令実行待ち登録及び解除の入出力制御を行な
わなければならないことから上位システムの負荷が大き
くなるという欠点がある。
了した指令の対応をとるのに装置番号や論理チャネル番
号を使用しているため、全ての装置番号や論理チャネル
番号に対応したテーブルを作成しておき、指令発行中及
び解除、指令実行待ち登録及び解除の入出力制御を行な
わなければならないことから上位システムの負荷が大き
くなるという欠点がある。
本発明の入出力制御方式は、上位システムから下位シス
テムに発行する指令内に、入出力要求パラメータとプロ
セス情報を含む入出力要求プロ・ンクの記憶領域のアド
レスを設定して、前記下位システムに指令を転送する手
段と、下位システムからの指令終了報告受信時に終了報
告内に格納されている入出力要求ブロックの記憶領域の
アドレスを使用して入出力終了処理を行なう手段とをそ
なえ、下位システムは指令を実行し、その実行結果を上
位システムに通知する時に、実行結果のステータスと共
に指令を受けた時のアドレスを上位システムに転送する
手段とを有している。
テムに発行する指令内に、入出力要求パラメータとプロ
セス情報を含む入出力要求プロ・ンクの記憶領域のアド
レスを設定して、前記下位システムに指令を転送する手
段と、下位システムからの指令終了報告受信時に終了報
告内に格納されている入出力要求ブロックの記憶領域の
アドレスを使用して入出力終了処理を行なう手段とをそ
なえ、下位システムは指令を実行し、その実行結果を上
位システムに通知する時に、実行結果のステータスと共
に指令を受けた時のアドレスを上位システムに転送する
手段とを有している。
次に本発明ついて図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。本
発明の入出力制御方式は、プロセ・ンサ１１０と、指令
転送部１２０と、主記憶部１３０と、終了受信部１４０
とを含む上位システム１００と、終了結果転送部３１０
と、指令実行部３２０と、指令記憶部３３０とを含む下
位システム３００と、上位システム１００と下位システ
ム３００の間でデータ転送を行なうための転送経路２０
０とから構成されている。
発明の入出力制御方式は、プロセ・ンサ１１０と、指令
転送部１２０と、主記憶部１３０と、終了受信部１４０
とを含む上位システム１００と、終了結果転送部３１０
と、指令実行部３２０と、指令記憶部３３０とを含む下
位システム３００と、上位システム１００と下位システ
ム３００の間でデータ転送を行なうための転送経路２０
０とから構成されている。
第２図は本発明の詳細な説明するための指令１３１と要
求フロック１３２の形式の一例を示す図である。指令１
３１内の指令コードは下位システム３００になにをさせ
るかの指令コード、指令サイズは指令１３１の全体の容
量を示ず。アドレス情報は要求ブロック１３２の主記憶
部１３０内でのアドレスが格納される。指令情報は指令
コードによって動作を行なうために必要な情報である。
求フロック１３２の形式の一例を示す図である。指令１
３１内の指令コードは下位システム３００になにをさせ
るかの指令コード、指令サイズは指令１３１の全体の容
量を示ず。アドレス情報は要求ブロック１３２の主記憶
部１３０内でのアドレスが格納される。指令情報は指令
コードによって動作を行なうために必要な情報である。
要求ブロック１３２内の論理資源番号は、上位システム
１００に下位システム３００が複雑接続される場合に区
別を行なうための番号である。
１００に下位システム３００が複雑接続される場合に区
別を行なうための番号である。
出力データサイズは指令の容量を示す。出力データアド
レスは指令が主記憶部１３０のと−こにあるかを示すア
ドレスが格納される。入力データサイズは下位システム
３００の指令実行結果を格納する領域の容量を示す。入
力データアドレスは実行結果を格納する主記憶部１３０
のアドレスを示す。要求元アドレスには指令発行要求元
のアドレスが格納される。もどり情報は指令発行要求時
のプロセス制御に必要な情報（たとえばプログラムステ
ータスやレジスタ）が格納される。
レスは指令が主記憶部１３０のと−こにあるかを示すア
ドレスが格納される。入力データサイズは下位システム
３００の指令実行結果を格納する領域の容量を示す。入
力データアドレスは実行結果を格納する主記憶部１３０
のアドレスを示す。要求元アドレスには指令発行要求元
のアドレスが格納される。もどり情報は指令発行要求時
のプロセス制御に必要な情報（たとえばプログラムステ
ータスやレジスタ）が格納される。
第３図は下位システム３００が指令１３１を実行した結
果を上位システム１００に通知するための終了結果３２
１の形式の一例を示す図である。
果を上位システム１００に通知するための終了結果３２
１の形式の一例を示す図である。
終了コードは指令が正常終了したのか、どの様な異常終
了したのかを示すコードである。データサイズは終了結
果として転送されるデータの容量を示す。アドレス情報
は第２図の指令１３１によって得たアドレス情報がその
まま格納される。終了情報には指令を実行した結果の情
報が格納される。
了したのかを示すコードである。データサイズは終了結
果として転送されるデータの容量を示す。アドレス情報
は第２図の指令１３１によって得たアドレス情報がその
まま格納される。終了情報には指令を実行した結果の情
報が格納される。
以下第１図、第２図及び第３図を参照して本発明の動作
について説明する。上位システム１００が下位システム
３００に対し入出力処理が必要になると、上位システム
１００は主記憶部］３０内に第２図に示す指令（第２図
１３１）と要求ブロック（第２図１３２）を作成する。
について説明する。上位システム１００が下位システム
３００に対し入出力処理が必要になると、上位システム
１００は主記憶部］３０内に第２図に示す指令（第２図
１３１）と要求ブロック（第２図１３２）を作成する。
作成された指令１３１と要求ブロック１３２は指令転送
部１２０に渡され、要求元アドレスともどり情報を格納
し下位システム３００へ指令１３１を転送する。この転
送は、指令１３１を下位システム３００へ、単に転送す
るだけで指令１３１を実行するわけではない。転送が済
むと指令転送部１２０は、次の指令転送要求を待つ。
部１２０に渡され、要求元アドレスともどり情報を格納
し下位システム３００へ指令１３１を転送する。この転
送は、指令１３１を下位システム３００へ、単に転送す
るだけで指令１３１を実行するわけではない。転送が済
むと指令転送部１２０は、次の指令転送要求を待つ。
指令を受けた下位システム３００は、指令１３１を指令
記憶部３３０に格納し、指令実行部３２０によって指令
コードを解析して、指令コードに従がっな動作を開始す
る。指令実行部３２０での指令コードに従かった動作が
終了すると指令実行部３２０は第３図に示す終了結果を
作成し、終了結果転送部３１０に渡す。終了結果転送部
３１０は終了結果を上位システム１００に転送して全て
の指令１３１の動作を終了する。
記憶部３３０に格納し、指令実行部３２０によって指令
コードを解析して、指令コードに従がっな動作を開始す
る。指令実行部３２０での指令コードに従かった動作が
終了すると指令実行部３２０は第３図に示す終了結果を
作成し、終了結果転送部３１０に渡す。終了結果転送部
３１０は終了結果を上位システム１００に転送して全て
の指令１３１の動作を終了する。
終了結果を受けた上位システム１００の終了受信部１４
０は終了結果内に格納されたアドレス情報（第３図）を
得て要求ブロック１３２を得る。
０は終了結果内に格納されたアドレス情報（第３図）を
得て要求ブロック１３２を得る。
終了受信部１４０は要求ブロック１３２を元に、もどり
情報を再設定し要求元アドレスで示されるアドレスに制
御を渡すことによって動作を終了する。
情報を再設定し要求元アドレスで示されるアドレスに制
御を渡すことによって動作を終了する。
以上説明したように本発明は、下位システムへの指令内
に、入出力要求パラメータとプロセス情報を含む入出力
要求ブロックの記憶領域のアドレスを格納して、下位シ
ステムに転送し、下位システムは指令を終了した時に上
位システムから受けたアドレスを送りかえすことにより
、上位システムは装置番号や論理チャネル番号管理用の
テーブルを必要とすることなく入出力動作が行なえる。
に、入出力要求パラメータとプロセス情報を含む入出力
要求ブロックの記憶領域のアドレスを格納して、下位シ
ステムに転送し、下位システムは指令を終了した時に上
位システムから受けたアドレスを送りかえすことにより
、上位システムは装置番号や論理チャネル番号管理用の
テーブルを必要とすることなく入出力動作が行なえる。
これによってテーブルの検索を必要としないため上位シ
ステムの入出力制御処理の簡素化が計れ、負荷が低減で
きる効果がある。
ステムの入出力制御処理の簡素化が計れ、負荷が低減で
きる効果がある。
第１図は本発明の入出力制御方式の一実施例を示すブロ
ック図、第２図は第１図の上位システムが入出力要求を
行なうために作成する要求ブロックと指令の内容の一例
を示す図、第３図は指令の実行結果を示す終了結果の内
容の一例を示す図である。 １００・・・上位システム、１１０・・・プロセッサ、
１２０・・・指令転送部、１３０・・・主記憶部、１４
０・・・終了受信部、２００・・・転送経路、３００・
・・下位システム、３１０・・・終了結果転送部、３２
０・・・指令実行部、３３０・・・指令記憶部、１３２
・・・要求ブロック、１３１・・・指令、３２１・・・
終了結果。 一つ − 第１ 図
ック図、第２図は第１図の上位システムが入出力要求を
行なうために作成する要求ブロックと指令の内容の一例
を示す図、第３図は指令の実行結果を示す終了結果の内
容の一例を示す図である。 １００・・・上位システム、１１０・・・プロセッサ、
１２０・・・指令転送部、１３０・・・主記憶部、１４
０・・・終了受信部、２００・・・転送経路、３００・
・・下位システム、３１０・・・終了結果転送部、３２
０・・・指令実行部、３３０・・・指令記憶部、１３２
・・・要求ブロック、１３１・・・指令、３２１・・・
終了結果。 一つ − 第１ 図
Claims (1)
- 上位システムと、該上位システムからの指令を実行する
下位システムとよりなる情報処理システムの入出力制御
方式において、前記上位システムは前記下位システムに
対する指令内に、入出力要求パラメータと指令情報を含
む入出力要求ブロックの記憶領域のアドレスを設定して
、前記下位システムに該指令を転送する手段と、前記下
位システムからの指令終了報告受信時に終了報告内に格
納されている前記入出力要求ブロックの記憶領域のアド
レスを使用して入出力終了処理を行なう手段とをそなえ
、前記下位システムは指令を実行し、該実行結果を前記
上位システムに通知する時に、実行結果のステータスと
共に前記入出力要求ブロックの記憶領域のアドレスを前
記上位システムに転送する手段をそなえてなることを特
徴とする情報処理システムの入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155187A JPS63245754A (ja) | 1987-04-01 | 1987-04-01 | 情報処理システムの入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155187A JPS63245754A (ja) | 1987-04-01 | 1987-04-01 | 情報処理システムの入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245754A true JPS63245754A (ja) | 1988-10-12 |
Family
ID=13749428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8155187A Pending JPS63245754A (ja) | 1987-04-01 | 1987-04-01 | 情報処理システムの入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245754A (ja) |
-
1987
- 1987-04-01 JP JP8155187A patent/JPS63245754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63245754A (ja) | 情報処理システムの入出力制御方式 | |
| JPH0666061B2 (ja) | マルチｃｐｕ通信装置 | |
| JP2903525B2 (ja) | ジョブ管理方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6239789B2 (ja) | ||
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH0511339B2 (ja) | ||
| JP2976343B2 (ja) | 起動受け付け方法 | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JP2000010899A (ja) | 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0690698B2 (ja) | チャネル装置制御方式 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPH05173926A (ja) | 周辺装置接続システム | |
| JPH03223955A (ja) | 情報処理システム | |
| JPH0337220B2 (ja) | ||
| JPH02730B2 (ja) | ||
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH01134559A (ja) | データ通信システム | |
| JPS63296155A (ja) | 周辺制御装置 | |
| JPH06250964A (ja) | 制御装置 | |
| JPS60167058A (ja) | 計算機間交信方式 | |
| JPS63231532A (ja) | 情報処理システムの割込み検出方式 |