JPS63244207A

JPS63244207A - パルス計測装置

Info

Publication number: JPS63244207A
Application number: JP62077934A
Authority: JP
Inventors: Hideo Abe; 安部　秀夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1988-10-11
Anticipated expiration: 2011-06-05
Also published as: JP2504044B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、パルス計測装置に関するものであり、更に詳
述するならば、自動車エンジン、モータなどの周辺機器
の制御を行うタイマ／カウンタに関する。

従来の技術今日、マイクロコンピュータは、ＬＳＩ技術の進歩によ
り高集積化が進み、各種の周辺ハードウェアをワンチッ
プに搭載するようになってきた。

この様な周辺ハードウェアのなかでも、タイマ／カウン
ト・ユニットは、自動車エンジン、モータなどの機器の
制御を行う際に、制御対象が発生する基準信号の周期、
位相等を計測し、計測値を用いて制御を行うなどのため
に不可欠なものである。

通常のパルス計測装置は制御対象の発生する基準信号の
周期計測を行う為に１．制御対象の出力する基準信号の
発生タイミングに同期してタイマの値を取込み保持する
レジスタ（以下キャプチャレジスタと呼ぶ）を備えてい
る。

通常自動車エンジン、モータなどの機器制御を行う場合
、制御対象の発生するパルス信号の周波数変化が広い範
囲に及ぶため、上記のタイマ／カウンタユニットはパル
スの周期や幅を高精度で計測するための周波数の高いカ
ウントクロックと、長い周期の計測に関してカウントを
行う為の周波数の低いカウントクロックを備え、カウン
トクロックを機器の動作状態に応じて、ソフトウェアで
選択してカウント動作を行う様にしている。

次に第７図、第８図及び第９図を参照して前述した制御
対象が発する基準信号の周波数変化が広い範囲に及ぶ場
合について従来の技術を説明する。

第７図は、従来のパルス計測装置のブロック図である。

パルス計測装置００３は、プログラムの実行／演算を行
う中央処理装置旧０、外部信号の発生タイミングを計測
するタイマ／カウンタユニット０２２、メモリ０４０、
タイマ／カウンタユニットと中央処理装置と各周辺ハー
ドウェアと間でデータを転送するための周辺バス０３０
から成るタイマ／カウンタユニット０２２は、２つの異
なるカウントクロックφΔ、φＢを受けるフリーランニ
ングカウンタ１１０と、外部信号２０１の入力タイミン
グをキャプチャするキャプチャレジスタ１１１を有して
いる。フリーランニングカウンタ１１０　は、カウント
クロックφＡ１φＢのいずれかをカウントクロックとし
て選択可能であり、システムセット後は、カウントクロ
ックφＢをカウントクロックとして選択する。

また、カウントクロックφＡはカウントクロックφＢよ
りも周波数が高い。従って、システムリセット後、フリ
ーランニングカウンタ１１０がφＢをカウントすると、
フリーランニングカウンタ１１０のカウント周期は長く
なり、外部基準信号の入力周波数が低い場合に対応可能
である。また、カウントクロックφＡに設定すると、フ
リーランニングカウンタ１１０のカウント周期は短くな
り、外部基準信号の入力周波数が高く、高い分解能の計
測値が必要な場合に対応する。

また以下では、説明を簡単にするためにフリーランニン
グカウンタ１１０及び周辺バス０３０のピット長は、１
６ビツトとして説明する。

メモリ０４０は、中央処理装置０１０がキャプチャレジ
スタ１１１の値から外部信号２０１０入力周期を計測す
るためのデータ格納領域で、キャプチャ値格納エリア０
４１．０４２、周期データ格納エリア０４３、割込み処
理カウントクロックを切り換えたことを示すカウントク
ロック切り換えフラグ０４４からなる。

メモリ０４０内のカウントクロック切り換えフラグ０４
４は、中央処理装置０１０が割込み処理内でフリーラン
ニングカウンタ１１０のカウントクロックを切り換えた
ことを示す為のソフトウェアフラグである中央処理装置
０１０は割込み処理でカウントクロックを切り換えた場
合は、カウントクロック切り換えフラグを“１”にし、
カウントクロックを切り換えない場合、“０”にする。

次に、第８図のタイミングチャートを参照して外部信号
２０１に同期してキャプチャする場合を説明する。

システムリセット後、前述のフリーランニングカウンタ
１１０は、カウントクロックφＢが入力する度にカウン
ト動作を行う。

キャプチャレジスタ１１１は、外部信号２０１がアクテ
ィブになるｔｌのタイミングに同期してフリーランニン
グカウンタ１１０の値を取込み保持する。

また、ｔｌのタイミングで中央処理装置０１０は、割込
み処理を起動してキャプチャレジスタ１１１の値を取込
み、メモリ０４０内キヤプチヤ値格納エリア０４１に格
納する処理を行い、同時にキャプチャ値格納エリア０４
２の値から外部信号２０１の周期を求め、外部信号２０
１の入力周波数にあわせてカウントクロックを選択する
制御を行う。

上記の動作は以降のｔ２、ｔ３〜ｔ１２のタイミングに
於いても同様である。

以下では、上記の割込み処理を、第９図のフローチャー
トを用いて説明する。

■　カウントクロック切り換えフラグ０４４　“１”で
あるか否かを判断し、前回のキャプチャから今回のキャ
プチャをするまでにカウントクロックを切り換えたか否
かを判別する。

■−１ｉ　　■に於いてカウントクロック切り換えフラ
グ力ぴ１′″であれば、カウントクロックを切り換えて
おり、前回のキャプチャ値は、切り換え前のカウントク
ロックでカウントしているフリーランニングカウンタを
キャプチャした値であり、今回のキャプチャ値は、カウ
ントクロック切り換え後のカウントクロックでカウント
しているフリーランニングカウンタをキャプチャした値
である。

この場合、前記の２つのキャプチャ値を単純に減算する
と外部信号２０１の入力タイミング間隔は得られるが、
途中でカウントクロックの切り換え操作を行っているた
めに外部信号の周期は得られない。

従って、この場合は前回のキャプチャ値から周期計算を
行わないものとし、単にキャプチャレジスタ１１１の値
を次のキャプチャ割込みのためのデータとしてキャプチ
ャ値格納エリア０４１　に格納し、カウントクロック切
り換えフラグ０４４”０’にして、割込み処理を完了す
る。

この場合、割込み処理ではカウントクロック切り換え操
作のみを行い、周期計測は、行われないため、制御対象
に対する制御情報は、ユーザーの意図するべき補正処理
を行う。例えば、前回の周期データをそのまま制御パラ
メータとする等の処理を実行する。

■−１ｉ　　■に於いてカウントクロック切り換えフラ
グが“０″であればキャプチャレジスタ１１０の値をキ
ャプチャ値格納エリア０４２へ格納する。

■　次に今回のキャプチャ値を格納しであるキャプチャ
値格納エリア０４２の値から前回のキャプチャ値を格納
しであるキャプチャ値格納エリア０４１の値を減算する
。

■　演算結果を周期データ格納エリア０４３へ、格納す
る。

■　キャプチャ１１１の値をキャプチャ格納エリア０４
１へ転送する。

■　周期データがＦＯＯＯＨよりも大きいか判別する。

上記判別によって周期データがＦＯＯＯＨよりも大きい
場合は、周期データがオーバーフローしないように、カ
ウントクロックの周波数を低くする処理を行うが、本説
明では説明を簡単にする為、以後カウントクロックの周
波数を低くするための周期データの比較値をＦＯＯＯＨ
として説明する。

■＝ｉ　周期データがＦＯＯＯＨより大きい場合は、カ
ウントクロックをφＢに切り換えて、■の処理を行う。

■−１ｉ　　周期データがＦＯＯＯＨよりも小さい場合
は、次に周期データが０１００Ｈよりも大きいか判別す
る。

■と同様に上記の判別によって周期データが０１００よ
りも小さい場合は、周期データの有効数字が小さくなら
ないように、カウントクロックの周波数を高くする処理
を行うが、本説明では説明を簡単にする為、以後カウン
トクロックの周波数を高くするための周期データの比較
値を０１００　Ｈとして説明する。

■−１周期データが０１００８よりも大きい場合は、割
込み処理を完了する。

■−１ｉ　　周期データが０１００　Ｈよりも小さい場
合は、カウントクロックをφＡに切り換える。

■　カウントクロック切り換えフラグ０４４を“ｌ″に
し、割込み処理を完了する。

以上の処理により、タイマ／カウンタユニット０２２は
、外部信号２０１０入力周波数のダイナミックレンジに
合わたカウントクロックによってカウント動作を行って
、外部信号２０１の周期計測を行う。

発明が解決しようとする問題点従来のパルス計測装置は、外部基準信号の入力周波数の
ダイナミックレンジが広い場合は、カウンタに入力する
カウントクロックを切り換えて制御値を分解能を確保す
る操作を行うが、そのだめのソフトウェア処理として、カウントクロック切り換えフラグのチェックカウントク
ロックの切り換え操作カウントクロック切り換え後の補正処理といったソフト
ウェア処理を実行しなければならず、割込み処理の実行
時間が、長くなるだけでなく、外部基準信号人力周波数
が高くなるにつれて、割込み処理の実行時間が中央処理
装置の処理効率を低下させ、しいてはシステム全体の処
理効率の低下を招く、といった問題点がある。

また、従来のパルス計測装置は、外部基準信号の入力周
波数の変化に対して、カウントクロックを切り換えて対
応するが、カウントクロックの切り換え操作後の最初の
キャプチャでは、外部信号の入力周期の演算が不可能と
なって制御情報が欠如するばかりでなく、外部信号の入
力周波数の変化が非常に頻繁になって毎回のキャプチャ
割込み毎にカウントクロックを切り換える操作が必要に
なった場合は、外部信号の入力周期の演算が全く不可能
となり、制御対象の制御を行えなくなるといった問題点
がある。

そこで、本発明は、上記した従来のパルス計測装置の問
題を解消してパルス計測装置を提供せんとするものであ
る。

問題点を解決するための手段本発明によるパルス計測装置は、少な（とも中央処理装
置と、単一のカウントクロックをカウントするカウンタ
と、外部信号に同期して前記カウンタの値を取込み保持
するレジスタと、前記レジスタの値をシフトするシフタ
とを具備し、前記レジスタは、異なるビット位置から始
る複数の単位部分からなり、前記複数の単位部分にそれ
ぞれ異なるアドレスが設定され、前記シフタは、前記の
単位部分からの読み出し値を最下位ビットに装置し、前
記中央処理装置は前記アドレスの指定により前記レジス
タの異なるビット位置から始る複数の単位部分を独立に
読み出す。

作用上記した本発明によるパルス計測装置は、カウンタの値
を敢込み、保持するレジスタに複数のアドレスを割り付
けているため、中央処理装置をキャプチャレジスタのア
クセスを行う際にキャプチャレジスタの値のうち制御情
報として有効なレンジのデータを単なるレジスタの読み
出し操作で実現できる。従って、カウントクロック切り
換え操作をなくしてソフトウェアの負担を軽減し、最小
限のハードウェアで、外部信号の入力周波数の変化に対
応した高精度の計測を行うことができる。

実施例以下、添付図面を参照して本発明によるパルス計測装置
の実施例を説明する。なお、以下の実施例を本発明によ
るパルス計測装置を例示するものに過ぎず、本発明は、
それら実施例に限定されるものではない。

実施例１次に、本発明の第１の実施例について第１図を参照して
説明する。

第１図は、本発明によるパルス計測装置の一実施例のブ
ロック図である。図示のパルス計測装置００１は、中央
処理装置０１０、メモリ０４０、タイマカウンタユニッ
ト０２０．１６ビツト幅の周辺バス０３０からなる。

タイマカウンタユニット０２０は、カウントクロックφ
をカウントする１８ビツトフリーランニングカウンタ１
００と、制御対象が発する外部信号２００の入力によっ
てフリーランニングカウンタ１００の値を取込み保持す
る１８ビツトキヤプチヤレジスタ１０１と、キャプチャ
レジスタ１０１の値を中央処理装置０１０が読み出す際
に、キャプチャレジスタ１０１の値の上位１６ビツト、
下位１６ビツトのいずれの１６ビツトを読み出すかを制
御するシフタ１０４とからなる。

１８ビツトフリーランニングカウンタ１００　は、従来
例における１６ピツトフリーランニングカウンタのカウ
ントクロックφＢがφＡの４倍の周期を持った場合に相
当する。

すなわち、本実施例の１８ビツトの下位１６ビツト分は
、従来例のフリーランニングカウンタがφＡのカウント
を行っている場合に相当し、１８ビツトの上位１６ピツ
ト分は、従来例のフリーランニングカウンタがφＢのカ
ウントを行っている場合に相当する。

本実施例では、フリーランニングカウンタ１００、キャ
プチャレジスタ１０１のビット長は１８ビツト、周辺バ
ス０３０のビット長は１６ビツトとしているが、上記以
外のビット長でも同様の構成をとることができることは
言うまでもない。

メモリ０４０　は、タイマカウンタユニット０２０が計
測した値を格納するキャプチャ値格納エリア０４１．０
４２、キャプチャ値から求める周期データを格納する周
期データ格納エリア０４３からなる。

次にパルス計測装置００１の各部の動作を説明する。

フリーランニングカウンタ１００は、カウントクロック
φが入力する度にカウント動作を行う。

キャプチャレジスタ１０１　は、外部信号２００の人力
タイミングに同期して、フリーランニングカウンタ１０
０の値を取込み保持する１８ビツトのレジスタで中央処
理装置０１０が取込んだ値を読み出す際に、１８ビツト
の上位１６ビツトと、下位１６ビツトのどちらも、独立
に読み出しができるように、キャプチャレジスタ１０１
の上位１６ビツトと、下位１６ビツトで別のアドレスを
割り付けている。

１８ビツトキヤプチヤレジスタの上位１６ビツトの値は
、実質上カウントクロックφ／４のカウンタをキャプチ
ャした値に等しい。即ち、キャプチャレジスタ１０１の
下位ビットは、従来例において、カウンタのカウントク
ロックをφにしてキャプチャした値に等しく、キャプチ
ャレジスタ１０１の上位１６ビツトは、従来例のカウン
タのカウントクロックをφ／４に切り換えてキャプチャ
した値に等しい。

シフタ１０４は、キャプチャレジスタ１０１の値を中央
処理装置０１０が読み出しを行う際に上位１６ビツトと
下位１６ビツトの異なるアドレスによって、読み出すデ
ータのビット位置を変えるために、アドレスが上位１６
ビツトのアドレスであれば１８ビツトキヤプチヤレジス
タ１０１の上位１６ビツトの値を１６ビツト周辺バス０
３０に出力し、下位１６ビツトのアドレスであれば１８
ビツトキヤプチヤレジスタ１０１゜の下位１６ビツトの
値を１６ビツト周辺バス０３０に出力する。

次に本実施例のバードウェアの実際の動作を説明する。

フリーランニングカウンタ１００は、第２図に示すよう
に、カウントクロックφをカウントし、キャプチャレジ
スタ１０１　は、外部信号２００が入力するタイミング
に同期してフリーランニングカウンタ１００の値を取込
み、中央処理装置０１０はキャプチャレジスタ１０１の
値を読み込む割込み処理を行う。

以下では、中央処理装置０１０が行う割込み処理につい
て第３図のフローチャートを参照して説明する。

中央処理装置０１０は、外部信号２００が人力する度に
以下に述べる割込み処理を起動して、キャプチャレジス
タ１０１の値をメモリ０４０に転送すること、前回のキ
ャプチャ値から外部信号２００の周期を求めること、の
２つの処理を行う。

■　キャプチャレジスタ１０１の上位１６ビツトの値を
キャプチャ値格納エリア０４２へ格納する。

■　キャプチャ値格納エリア０４２の値をキャプチャ値
エリア０４１へ転送し、次のキャプチャ割込みに対して
今回のキャプチャ値を格納する。

■　周期データが０１００８よりも小さいか、判別する
。上記の判別によって周期データが０１００Ｈよりも小
さい場合は、周期データの有効数字が小さくならないよ
うに、キャプチャレジスタ１０１の下位側のデータを読
み込み、再度周期演算を行うが本実施例では説明を簡単
にする為、以後周期データの比較値を０１００８として
説明する。

■−１上記■に於いて周期データが０１００８よりも小
さい場合は、上記のキャプチャレジスタ１０１の値の下
位１６ビツト側の値を読み込み、■の処理を行う。

■−１ｉ　　周期データが０１００８よりも大きい場合
は、割込み処理を完了する。′ ■　キャプチャ値格納エリア０４２の値からキャプチャ
値格納エリア０４１の演算を行う。

■　演算結果を周期データ格納エリア０４３に格納し、
割込み処理を完了する。

以上のキャプチャ割込みでは、広い周期に合せてキャプ
チャ１０１の上位１６ビツトの値を読み込み、周期計算
を行っており、外部基準信号２００の入力周波数が高く
なって周期データが０１００８よりも小さくなった場合
には、キャプチャ１０１の下位１６ビツトの値を読み直
して、周期計算を行う操作を行う。

以上の処理により、タイマ／カウントユニット０２０は
、外部信号２００の入力周波数のダイナミックレンジに
合せて、外部信号２００の周期計測を行うことが可能で
ある。

実施例２次に、本発明によるパルス計測装置の第２の実施例につ
いて第４図を参照して説明する。

第２の実施例は、１つの基準外部信号２００と他の２つ
の外部信号の位相差を求めるものである。

なお、第４図において、実施例１で既に説明した部分に
ついては説明を省略する。

第４図に示すパルス計測装置００３は、中央処理装置０
１０、メモリ０４０、タイマカウンタユニット０２１．
１６ビツト幅の周辺バス０３０からなる。

タイマカウンタユニット０２１は、第５図に示すような
カウントクロックφをカウントする１８ビツトフリーラ
ンニングカウンタ１００　と、同様に第５図に示すよう
な制御対象が発する外部信号２００．２１０．２２０の
入力によってフリーランニングカウンタ１００の値を取
込み保持する１８ビツトキヤプチヤレジスタ１０１．１
０２．１０３　と、キャプチャレジスタ１０１．１０２
．１０３、の値を中央処理装置０１０が読み出す際に、
キャプチャレジスタ１０１．１０２．１０３の値の上位
１６ビツト、下位１６ビツトのいずれの１６ビツトを読
み出すかを制御するシフタ１０４からなる。

第２実施例では、フリーランニングカウンタ１００、キ
ャプチャレジスタ１０１．１０２．１０３のビット長は
１８ビツト、周辺バス０３０のビット長は１６ビツトと
しているが、上記以外のビット長でも同様の構成をとる
ことができることは言うまでもない。

メモリ０４０は、タイマカウンタユニット０２１が計測
した値を格納するキャプチャ値格納エリア０４１．０４
２、位相差データ格納エリア０４５．０４６からなる。

次にパルス計測装置００２の各部の動作を説明する。

フリーランニングカウンタ１００、キャプチャレジスタ
１０１、シフタ１０４、中央処理装置０１０、メモリ０
４０は、実施例１と同様のハードウェアであるため動作
の説明は省略する。

キャプチャレジスタ１０２．１０３は、キャプチャレジ
スタ１０１　と同様のキャプチャレジスタで外部信号２
１０．２２０の入力タイミングに同期してフリーランニ
ングカウンタ１００の値を取り込み保持する。

また、キャプチャレジスタ１０２．１０３　は、キャプ
チャレジスタ１０１　と同様に中央処理装置旧０が読み
出し、書き込みを行う際に上位１６ビツトと、下位１６
ビツトを独立にアクセスできるように上位１６ビツトと
、下位の１６ビツトに、異なる別のアドレスを割り付け
である。

次に、中央処理装置０１０が外部信号２１０と、外部信
号２００の位相差を求める為の割込み処理について第６
図のフローチャートを参照して説明する。

■　キャプチャレジスタ１０２の上位１６ビツトの値を
キャプチャ値格納エリア０４１へ格納する。

■　キャプチャ値格納エリア０４１の値からキャプチャ
値格納エリア０４２の値を減算し、位相差を求める。

■　■で求めた位相差データが０１００８よりも小さい
か、判別する。

上記判別によって位相差データ０１００　Ｈよりも小さ
い場合は、位相差データの有効数字が小さくならないよ
うに、キャプチャレジスタ１０１．１０２の下位側のデ
ータを読み込み、再度周期演算を行うが本実施例では説
明を簡単にする為、以後周期データの比較値を０１００
８として説明する。

■−１上記■において位相差データが０１００８よりも
小さい場合は、■の処理を行う。

■−１ｉ　　位相差データが０１００８よりも大きい場
合は、■の処理を行う。

■　キャプチャレジスタ１０１の下位１６ビツトのアド
レスを出力し、キャプチャレジスタ１０１の下位１６ビ
ツトの値を読み込み、キャプチャ値格納エリア０４２へ
格納する。

■　キャプチャレジスタ１０２の下位１６ビツトのアド
レスを出力し、キャプチャレジスタ１０２の下位１６ヒ
ツトの値を読み込み、キャプチャ値格納エリア０４１へ
格納する。

■　演算結果を位相差データ格納エリア０４５に格納し
、割込み処理を終了する。

以上の処理により、タイマ／カウンタユニット０２１は
、外部信号２００の入力タイミングと、外部信号２１０
の入力タイミングから外部信号２００　と外部信号２１
０の位相差を外部信号の入力タイミング、入力周波数に
よらずに、高い精度の位相差を求めることが可能である
。

上記の説明では、外部信号２１０と、外部信号２００の
位相差を求める場合にってい説明したが、外部信号２２
０と外部信号２００の位相差も同様の処理で求めること
ができる。

また本実施例２では、キャプチャレジスタが３つの場合
について述べたが、キャプチャレジスタの数をさらに増
加させても同様の処理により、複数の信号間の位相差を
求めることができるのは明かである。

発明の効果以上説明したように、本発明によるパルス計測装置にお
いては、キャプチャレジスタに２つのアドレスを割り付
けて上位１６ビツト／下位１６ビツトの値を独立にアク
セスできる機能をもたせることにより、以下の効果が得
られる。

（１）本発明のパルス計測装置は、カウントクロックの
切り換え操作を行わないため、キャプチャ信号による割
込み処理でカウントクロックを切り換えたか否かの判断
を必要とせず、キャプチャ割込みの処理の簡素化、割込
み処理の高速化が可能となり、中央処理装置の処理能力
の向上を図ることができる。

（２）本発明のパルス計測装置は、入力パルスの周波数
変化をとらえて、内部のフリーランニングカウンタのカ
ウントクロックを切り換え操作を行う必要がないため、
キャプチャタイミングごとに周期演算が可能である。

（３）本発明のパルス計測装置は、単一のシフタによっ
て複数のキャプチャレジスタの読み出し値をシフトする
ことが可能であるため、計測対象の増加によってキャプ
チャレジスタを増設する際に、単にキャプチャレジスタ
のみを増設するだけで制御対象の増加に対応できる。

以上説明したように、本発明によるパルス計測装置は、
カウントクロック切り換え操作をなくしてソフトウェア
の負担を軽減し、最小限のハードウェアで、外部信号の
入力周波数の変化に対応した高精度の計測を行うことが
できる。

〔主な参照番号〕

００１．００２．００３　　・・パルス計測装置０１０
・・中央処理装置０２０．０２１・・本発明によるパルス計測装置０２２
・・従来のパルス計測装置０３０・・周辺バス０４０・・メモリ０４１．０４２・・キャプチャ値格納エリア０４３・・
周期データ格納エリア０４４・・カウントクロック切り換えフラグ０４５．０
４６・・位相差データ格納エリア１００．１１０・・フ
リーランニングカウンタ１０１．１０２．１０３．１１
１・・キャプチャレジスタ１０４・・シフタ

Claims

【特許請求の範囲】

少なくとも中央処理装置と、単一のカウントクロックを
カウントするカウンタと、外部信号に同期して前記カウ
ンタの値を取込み保持するレジスタと、前記レジスタの
値をシフトするシフタとを具備し、前記レジスタは、異
なるビット位置から始る複数の単位部分からなり、前記
複数の単位部分にそれぞれ異なるアドレスが設定され、
前記シフタは、前記の単位部分からの読み出し値を最下
位ビットに装置し、前記中央処理装置は前記アドレスの
指定により前記レジスタの異なるビット位置から始る複
数の単位部分を独立に読み出すことを特徴とするパルス
計測装置。