JPS63240121A - ゼロクロス検出回路 - Google Patents
ゼロクロス検出回路Info
- Publication number
- JPS63240121A JPS63240121A JP62071885A JP7188587A JPS63240121A JP S63240121 A JPS63240121 A JP S63240121A JP 62071885 A JP62071885 A JP 62071885A JP 7188587 A JP7188587 A JP 7188587A JP S63240121 A JPS63240121 A JP S63240121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- operational amplifier
- output
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、例えば電灯線搬送り式の家電機器用ロード
サーベイメータにおけるインターフェース等として使用
されるゼロクロス検出回路に関する。
サーベイメータにおけるインターフェース等として使用
されるゼロクロス検出回路に関する。
(従来の技術)
電灯線搬送方式の家電機器用のロードサーベイメータは
、データ回収時に宅内への立入りが不要となるという利
点を有している。このようなロードサーベイメータのイ
ンターフェース等として使用される従来のゼロクロス検
出回路としては、例えば第4図および第5図に示すよう
なものがある。
、データ回収時に宅内への立入りが不要となるという利
点を有している。このようなロードサーベイメータのイ
ンターフェース等として使用される従来のゼロクロス検
出回路としては、例えば第4図および第5図に示すよう
なものがある。
第4図中、11は信号の入力端子、12はオペアンプ、
13は出力端子であり、オペアンプ12の出力端子13
と非反転入力端子(+)との間には、2個の抵抗Ra1
Rbで構成されたポジティブのフィードバック回路が接
続されている。ゼロクロス検出回路は、このフィードバ
ック回路を設けたことにより、その出力特性にヒステリ
シスを有している。
13は出力端子であり、オペアンプ12の出力端子13
と非反転入力端子(+)との間には、2個の抵抗Ra1
Rbで構成されたポジティブのフィードバック回路が接
続されている。ゼロクロス検出回路は、このフィードバ
ック回路を設けたことにより、その出力特性にヒステリ
シスを有している。
そして、いまオペアンプ12が(+)Vo oと(−)
Vl)Dの正負対象の11!源で駆動されているものと
すると、ゼロクロス検出回路はその出力特性に次式で示
されるようなヒステリシス電圧vhを持ち、 Vh= (Ra/Rb)−Voo −(+)第5
図(a)に示すような波形の入力信号に対し、この入力
信号がゼロクロスしたタイミングから、ヒステリシス電
圧vhに比例した位相だけ遅れたタイミングで、出力端
子13から第5図(b)に示すような方形波の出力信号
が得られる。
Vl)Dの正負対象の11!源で駆動されているものと
すると、ゼロクロス検出回路はその出力特性に次式で示
されるようなヒステリシス電圧vhを持ち、 Vh= (Ra/Rb)−Voo −(+)第5
図(a)に示すような波形の入力信号に対し、この入力
信号がゼロクロスしたタイミングから、ヒステリシス電
圧vhに比例した位相だけ遅れたタイミングで、出力端
子13から第5図(b)に示すような方形波の出力信号
が得られる。
このように、ゼロクロス検出回路は、その出力特性にヒ
ステリシスを持たせることにより、入力信号中に含まれ
るノイズ14による出力の再反転を防止して、対ノイズ
耐性が高められている。
ステリシスを持たせることにより、入力信号中に含まれ
るノイズ14による出力の再反転を防止して、対ノイズ
耐性が高められている。
(発明が解決しようとする問題点)
ところで、電灯線搬送方式のロードサーベイメータは、
電灯線が搬送線路とされるので、電源スイッチングによ
るサージ性雑音等の高域性雑音が信号中に含まれ易い。
電灯線が搬送線路とされるので、電源スイッチングによ
るサージ性雑音等の高域性雑音が信号中に含まれ易い。
このため、このようなロードサーベイメータのインター
フェース等として使用されるゼロクロス検出回路は、ノ
イズに強い特性を有するとともにデータ回収率を一ヒげ
るため検出時間に遅れのないものが求められる。
フェース等として使用されるゼロクロス検出回路は、ノ
イズに強い特性を有するとともにデータ回収率を一ヒげ
るため検出時間に遅れのないものが求められる。
しかしながら、従来のゼロクロス検出回路にあっては、
出力特性にヒステリシス特性を持たせることによって対
ノイズ耐性を高めているため、そのヒステリシス電圧に
比例した位相弁だけ検出時間に遅れが生じてしまうとい
う問題点があった。
出力特性にヒステリシス特性を持たせることによって対
ノイズ耐性を高めているため、そのヒステリシス電圧に
比例した位相弁だけ検出時間に遅れが生じてしまうとい
う問題点があった。
この発明は上記事情に基づいてなされたもので、高い対
イノ°ズ耐性を有するとともに、検出時間に遅れのない
ゼロクロス検出回路を提供することを目的とする。
イノ°ズ耐性を有するとともに、検出時間に遅れのない
ゼロクロス検出回路を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
この発明は上記問題点を解決するために、入力信号中の
高域ノイズ成分を除去するフィルタを備えるとともに当
該入力信号と同相の信号を出力するオペアンプと、該オ
ペアンプの出力信号を被比較信号として入力するととも
に出力端子と基準電圧の端子との間に前記被比較信号が
ゼロクロスする時には基準電圧をゼロレベルとする時定
数を有するフィードバック回路が設けられたコンパレー
タとを有することを要旨と(る。
高域ノイズ成分を除去するフィルタを備えるとともに当
該入力信号と同相の信号を出力するオペアンプと、該オ
ペアンプの出力信号を被比較信号として入力するととも
に出力端子と基準電圧の端子との間に前記被比較信号が
ゼロクロスする時には基準電圧をゼロレベルとする時定
数を有するフィードバック回路が設けられたコンパレー
タとを有することを要旨と(る。
(作用)
前段側のオペアンプに備えられたフィルタにより、入力
信号中の高域ノイズ成分が除去されるとともに、このオ
ペアンプから入力信号と同相の信号が取出されて、これ
が後段側のコンパレータに被比較信号として入力される
。
信号中の高域ノイズ成分が除去されるとともに、このオ
ペアンプから入力信号と同相の信号が取出されて、これ
が後段側のコンパレータに被比較信号として入力される
。
コンパレータでは、被比較信号がゼロクロスする時には
基準電圧がゼロレベルとなるので、その出力端子からは
入力信号との間に位相ずれのない方形波信号電圧が出力
される。ゼロレベルの検出後は、その出力電圧が基準電
圧の端子に直ちにフィードバックされて、基準電圧は所
定レベルまで上昇するので、出力の再反転が確実に防止
されて、対ノイズ耐性が一層高められる。
基準電圧がゼロレベルとなるので、その出力端子からは
入力信号との間に位相ずれのない方形波信号電圧が出力
される。ゼロレベルの検出後は、その出力電圧が基準電
圧の端子に直ちにフィードバックされて、基準電圧は所
定レベルまで上昇するので、出力の再反転が確実に防止
されて、対ノイズ耐性が一層高められる。
(実施例)
以下、この発明の実施例を図面に基づいて説明する。、
第1図および第2図は、この発明の一実施例を示す図で
ある。
ある。
まず、ゼロクロス検出回路の構成を説明すると、第1図
中、1は前段側の第1のオペアンプ、2は後段側の第2
のオペアンプであり、第1のオペアンプ1の非反転入力
端子(+)に入力信号の入力端子3が接続されている。
中、1は前段側の第1のオペアンプ、2は後段側の第2
のオペアンプであり、第1のオペアンプ1の非反転入力
端子(+)に入力信号の入力端子3が接続されている。
また第1のオペアンプ1の出力端子と反転入力端子(−
)との間には抵抗R1が接続され、反転入力端子(−)
はコンデンサC1を介して接地されている。抵抗R1と
コンデンサC1とで、第1のオペアンプ1の出力中から
高域ノイズ成分を除去するためのフィルタが構成されて
いる。抵抗R1およびコンデンサC1の8値により、そ
のフィルタの時定数が決定される。
)との間には抵抗R1が接続され、反転入力端子(−)
はコンデンサC1を介して接地されている。抵抗R1と
コンデンサC1とで、第1のオペアンプ1の出力中から
高域ノイズ成分を除去するためのフィルタが構成されて
いる。抵抗R1およびコンデンサC1の8値により、そ
のフィルタの時定数が決定される。
第1のオペアンプ1は、抵抗R1とコンデンサC1との
接続中点、即ち反転入力端子(−)が入力信号と同相の
信号を取出すための出力点とされ、この出力点が第2の
オペアンプ2の反転入力端子(〜)に接続されている。
接続中点、即ち反転入力端子(−)が入力信号と同相の
信号を取出すための出力点とされ、この出力点が第2の
オペアンプ2の反転入力端子(〜)に接続されている。
第2のオペアンプ2は、反転入力端子(−)を被比較信
号の入力端子、非反転入力端子〈+)をM qt+電圧
の端子、出力端子4を比較出力の出力端子とするコンパ
レータとして構成されている。
号の入力端子、非反転入力端子〈+)をM qt+電圧
の端子、出力端子4を比較出力の出力端子とするコンパ
レータとして構成されている。
そして、出力端子4と基準電圧の端子、即ち非反転入力
端子(+)との間にコンデンサC2および抵抗R2が接
続され、非反転入力端子〈+)は他の抵抗R3を介して
接地されている。上記のコンデンサC2および2個の抵
抗R2、R3により、被比較信号がゼロクロスする時に
は基準電圧をゼロレベルに設定する時定数02 ・(R
2+R3)を有するフィードバック回路が構成されてい
る。
端子(+)との間にコンデンサC2および抵抗R2が接
続され、非反転入力端子〈+)は他の抵抗R3を介して
接地されている。上記のコンデンサC2および2個の抵
抗R2、R3により、被比較信号がゼロクロスする時に
は基準電圧をゼロレベルに設定する時定数02 ・(R
2+R3)を有するフィードバック回路が構成されてい
る。
而して、第2のオペアンプ2は、被比較信号のゼロク[
]スを検出するゼロクロス検出用のコンパレータとして
機能する。
]スを検出するゼロクロス検出用のコンパレータとして
機能する。
次に、第2図の(a)〜(f)を用いて作用を説明する
。
。
第2図の(a)〜(f)の各信号波形は、第1図の回路
中に記入した(a)〜(f)点の各信号波形を示してい
る。
中に記入した(a)〜(f)点の各信号波形を示してい
る。
第1のオペアンプ1における抵抗R1およびコンデンサ
C+からなるフィルタは、第1のオペアンプ1からこれ
をみたとき、積分回路として機能する。またコンパレー
タとなる第2のオペアンプ2の非反転入力端子、即ち基
準電圧の端子は、抵抗R3を介して接地に通じており、
作動当初はゼロレベルに設定されている。
C+からなるフィルタは、第1のオペアンプ1からこれ
をみたとき、積分回路として機能する。またコンパレー
タとなる第2のオペアンプ2の非反転入力端子、即ち基
準電圧の端子は、抵抗R3を介して接地に通じており、
作動当初はゼロレベルに設定されている。
入力−子3から第2図は)に示すような高域ノイズ成分
5を含むsin波形の信号が第1のオペアンプ1の非反
転入力端子(+)に入力されると、その出力端子には、
入力信号と同相の波形の信号がアンプされて出力Jれる
が、前述したように抵抗R1およびコンデンサC1の回
路からなる積分別能により、その波形信号が積分されて
、第1のオペアンプ1の出力端子(b)点には、入力信
号の波形(第2図(a))よりも90°位相の進んだC
OS波形の信号が出力される(第2図(b>)。
5を含むsin波形の信号が第1のオペアンプ1の非反
転入力端子(+)に入力されると、その出力端子には、
入力信号と同相の波形の信号がアンプされて出力Jれる
が、前述したように抵抗R1およびコンデンサC1の回
路からなる積分別能により、その波形信号が積分されて
、第1のオペアンプ1の出力端子(b)点には、入力信
号の波形(第2図(a))よりも90°位相の進んだC
OS波形の信号が出力される(第2図(b>)。
(b)点の出力信号は、抵抗R1を介して、第1のオペ
アンプ1の反転入力端子(−)にフィードバックされ、
(C)点ではコンデンサC+ により逆に90°位相が
遅れてこの<C>点には第2図<C>に示すように入力
信号(第2図(a))と同相の波形の信号が現われる。
アンプ1の反転入力端子(−)にフィードバックされ、
(C)点ではコンデンサC+ により逆に90°位相が
遅れてこの<C>点には第2図<C>に示すように入力
信号(第2図(a))と同相の波形の信号が現われる。
即ち、反転入力端子(−)には、オペアンプのイマジナ
リショートの作用により、入力信号(第2図(a))と
同相で且つ同一振幅の信号が現われる。また(C)点に
現われ1=信号は、抵抗R+およびコンデンサC1から
なる高域ノイズ成分除去用のフィルタの作用により、高
域ノイズ成分5はコンデンサC1を通じて接地に逃がさ
れるので、高域ノイズ成分5の除去された信号となる。
リショートの作用により、入力信号(第2図(a))と
同相で且つ同一振幅の信号が現われる。また(C)点に
現われ1=信号は、抵抗R+およびコンデンサC1から
なる高域ノイズ成分除去用のフィルタの作用により、高
域ノイズ成分5はコンデンサC1を通じて接地に逃がさ
れるので、高域ノイズ成分5の除去された信号となる。
そして(C)から、高域ノイズ成分5が除去され、且つ
゛入力信号と同相の信号(第2図(C))が、コンパレ
ータとして機能する第2のオペアンプ2の反転入力端子
(−)に被比較信号として入力される。
゛入力信号と同相の信号(第2図(C))が、コンパレ
ータとして機能する第2のオペアンプ2の反転入力端子
(−)に被比較信号として入力される。
前述のようにコンパレータは、その作動当初、基準電圧
はゼロレベルに設定されているので、被比較信号が第2
図中、(イ)で示されるようにゼロクロスすると、この
ゼロクロスのタイミングと同一のタイミングで出力端子
4の出力信号が反転し、出力端子4には方形波の出力信
号(第2図(f))が現われて入力信号のゼロクロスが
検出される。
はゼロレベルに設定されているので、被比較信号が第2
図中、(イ)で示されるようにゼロクロスすると、この
ゼロクロスのタイミングと同一のタイミングで出力端子
4の出力信号が反転し、出力端子4には方形波の出力信
号(第2図(f))が現われて入力信号のゼロクロスが
検出される。
次いで出力端子4に方形波の信号が出力されると、この
方形波の出力信@(第2図(f))は、フィードバック
回路を介して基準電圧の端子である非反転入力端子(+
)にフィードバックされる。このとき、そのフィードバ
ック電圧は第2図(f)に示すように−VDDから+V
ooまで変化するのでコンデンサC2の充電電圧、即ち
(e)点の波形は(+)2Vooまでスイングする(第
2図(0))。
方形波の出力信@(第2図(f))は、フィードバック
回路を介して基準電圧の端子である非反転入力端子(+
)にフィードバックされる。このとき、そのフィードバ
ック電圧は第2図(f)に示すように−VDDから+V
ooまで変化するのでコンデンサC2の充電電圧、即ち
(e)点の波形は(+)2Vooまでスイングする(第
2図(0))。
このスイング電圧2vDDが、第2のオペアンプ2の非
反転入力端子〈+〉に加えられると、オぺアンプ2は電
圧破壊の生じるおそれがある。しかしこのスイング電圧
2Vooは、2個の抵抗R2、R3により分圧され、コ
ンパレータには適切な値の基#=雷電圧加えられる。
反転入力端子〈+〉に加えられると、オぺアンプ2は電
圧破壊の生じるおそれがある。しかしこのスイング電圧
2Vooは、2個の抵抗R2、R3により分圧され、コ
ンパレータには適切な値の基#=雷電圧加えられる。
このよう、にして、コンパレータは、入力信号のゼロク
ロスの検出直後に、この出力電圧のフィードバックによ
り基準電圧が所定レベルまで上昇するので出力の再反転
が確実に防止され、耐ノイズ耐性が一層高められる。
ロスの検出直後に、この出力電圧のフィードバックによ
り基準電圧が所定レベルまで上昇するので出力の再反転
が確実に防止され、耐ノイズ耐性が一層高められる。
そして、ゼロクロスの検出直後に所定レベルに設定され
たM準電圧は、入力信号が次にゼロクロスする時には、
フィードバック回路の時定数C2・(R1+R2に)に
よりピロレベルまで減衰される(第2図(d))。した
がって出力特性にヒステリシスを持たないゼロクロス検
出が行なわれて検出時間に遅れの生じることのないゼロ
クロス検出回路が実現される。
たM準電圧は、入力信号が次にゼロクロスする時には、
フィードバック回路の時定数C2・(R1+R2に)に
よりピロレベルまで減衰される(第2図(d))。した
がって出力特性にヒステリシスを持たないゼロクロス検
出が行なわれて検出時間に遅れの生じることのないゼロ
クロス検出回路が実現される。
ノイズに対する出力の再反転防止の強さは、ゼロクロス
検出直後の第2図■の波高により規定されるものであり
、この波高値は、2個の抵抗RINR2’による分圧比
を適宜に選択することにより決定される。
検出直後の第2図■の波高により規定されるものであり
、この波高値は、2個の抵抗RINR2’による分圧比
を適宜に選択することにより決定される。
次いで、第3図にはこの発明の他の実施例を示す。
この実施例は、高域ノイズ成分のフィルタを構成する抵
抗R1およびコンデンサC1からなる回路における抵抗
R1の部分に、さらにコンデンサC3を並列接続して、
フィルタの?&域除去帯域を狭くしたものである。
抗R1およびコンデンサC1からなる回路における抵抗
R1の部分に、さらにコンデンサC3を並列接続して、
フィルタの?&域除去帯域を狭くしたものである。
このように、入力信号の周波数帯域およびこれに含まれ
るノイズの周波数帯域によっては、これに応じてフィル
タの構成を変形し、高域ノイズ除去帯域を適宜に設定す
ることによりノイズ成分を適切に除去することができる
。
るノイズの周波数帯域によっては、これに応じてフィル
タの構成を変形し、高域ノイズ除去帯域を適宜に設定す
ることによりノイズ成分を適切に除去することができる
。
[発明の効果]
以上説明したように、この発明によれば、前段側のオペ
アンプに備えられたフィルタにより入力信号中の高域ノ
イズ成分が除去されるとともに、後段側のコンパレータ
ではゼロクロスの検出後にその出力電圧が基準電圧の端
子に直ちにフィードバックされてM準電圧が所定レベル
まで上昇するので、出力の再反転が確実に防止され、耐
ノイズ耐性が顕箸に高められる。また、オペアンプから
は入力信号と同相の信号が取出されて、これが被比較信
号としてコンパレータに入力され、コンパレータではそ
の被比較信号がゼロクロスする時には基準電圧がゼロレ
ベルとなるので、入力信号とコンパレータからの出力信
号との間には位相ずれが発生せず検出時間に遅れの生じ
ることがないという利点がある。
アンプに備えられたフィルタにより入力信号中の高域ノ
イズ成分が除去されるとともに、後段側のコンパレータ
ではゼロクロスの検出後にその出力電圧が基準電圧の端
子に直ちにフィードバックされてM準電圧が所定レベル
まで上昇するので、出力の再反転が確実に防止され、耐
ノイズ耐性が顕箸に高められる。また、オペアンプから
は入力信号と同相の信号が取出されて、これが被比較信
号としてコンパレータに入力され、コンパレータではそ
の被比較信号がゼロクロスする時には基準電圧がゼロレ
ベルとなるので、入力信号とコンパレータからの出力信
号との間には位相ずれが発生せず検出時間に遅れの生じ
ることがないという利点がある。
第1図はこの発明に係るゼロクロス検出回路の一実施例
を示す回路図、第2図は同上一実施例の作用を説明する
ためのタイミングチャート、第3図はこの発明の他の実
施例を示寸回路図、第4図は従来のゼロクロス検出回路
の回路図、第5図は同上従来例の作用を説明するための
タイミングチャー1〜である。 1:第1のオペアンプ、 2:コンパレータを構成する第2のオペアンプ、3:入
力端子、 4:出力端子、’R1、R2、R
3:抵抗、 C+ 、C3:抵抗R1とともにフィルタを構成するコ
ンデンサ、 C2:抵抗R2、R3とともにフィードバック回路を構
成するコンデンサ。
を示す回路図、第2図は同上一実施例の作用を説明する
ためのタイミングチャート、第3図はこの発明の他の実
施例を示寸回路図、第4図は従来のゼロクロス検出回路
の回路図、第5図は同上従来例の作用を説明するための
タイミングチャー1〜である。 1:第1のオペアンプ、 2:コンパレータを構成する第2のオペアンプ、3:入
力端子、 4:出力端子、’R1、R2、R
3:抵抗、 C+ 、C3:抵抗R1とともにフィルタを構成するコ
ンデンサ、 C2:抵抗R2、R3とともにフィードバック回路を構
成するコンデンサ。
Claims (3)
- (1)入力信号中の高域ノイズ成分を除去するフィルタ
を備えるとともに当該入力信号と同相の信号を出力する
オペアンプと、該オペアンプの出力信号を被比較信号と
して入力するとともに出力端子と基準電圧の端子との間
に前記被比較信号がゼロクロスする時には基準電圧をゼ
ロレベルとする時定数を有するフィードバック回路が設
けられたコンパレータとを有することを特徴とするゼロ
クロス検出回路。 - (2)前記フィルタは前記オペアンプの出力端子と反転
入力端子との間に接続された抵抗と、前記反転入力端子
と接地との間に接続されたコンデンサとで構成され、前
記入力信号と同相の信号は前記反転入力端子から取出さ
れるものであることを特徴とする特許請求の範囲第1項
に記載のゼロクロス検出回路。 - (3)前記フィードバック回路は、前記コンパレータの
出力端子と前記基準電圧の端子との間に当該出力端子側
から順次接続されたコンデンサおよび抵抗と、前記基準
電圧の端子と接地との間に接続された他の抵抗とで構成
されたものであることを特徴とする特許請求の範囲第1
項または第2項に記載のゼロクロス検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62071885A JPS63240121A (ja) | 1987-03-27 | 1987-03-27 | ゼロクロス検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62071885A JPS63240121A (ja) | 1987-03-27 | 1987-03-27 | ゼロクロス検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63240121A true JPS63240121A (ja) | 1988-10-05 |
Family
ID=13473430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62071885A Pending JPS63240121A (ja) | 1987-03-27 | 1987-03-27 | ゼロクロス検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63240121A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4138294A1 (en) * | 2016-04-15 | 2023-02-22 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
-
1987
- 1987-03-27 JP JP62071885A patent/JPS63240121A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4138294A1 (en) * | 2016-04-15 | 2023-02-22 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940704082A (ko) | 스위칭 증폭기 | |
US5498985A (en) | Dual comparator trigger circuit for glitch capture | |
JPS63240121A (ja) | ゼロクロス検出回路 | |
CN216210570U (zh) | 一种低温漂的有效值转换电路 | |
US3909717A (en) | Circuit for enhancing resolution in tachometer signals | |
JPS6221429B2 (ja) | ||
EP0105369B1 (en) | Combined phase detector and low pass filter | |
JP3482031B2 (ja) | Fsk復調回路 | |
JPS60241301A (ja) | デジタル信号用デジタルfm検波装置 | |
JPH05191161A (ja) | 赤外線受信プリアンプリファイア | |
JPS58142620A (ja) | 波形整形回路 | |
JPH0240993B2 (ja) | Koryuchokuryubunrikenshutsusochi | |
JPH0221720A (ja) | 波形整形回路 | |
JPH0583037A (ja) | Fm復調回路 | |
CN114726454A (zh) | 一种用于无线充电通讯的嗅探电路 | |
SU723757A1 (ru) | Усилитель посто нного тока | |
SU1403347A1 (ru) | Интегратор | |
SU886196A1 (ru) | Амплитудный детектор | |
JPS6244757B2 (ja) | ||
JPS6250905B2 (ja) | ||
JPH06284049A (ja) | 電路を用いたデータ伝送装置 | |
JPS5912844Y2 (ja) | Fs信号復調装置 | |
GB2226200A (en) | FM discriminator | |
JPH0434850B2 (ja) | ||
JPS6324346B2 (ja) |