JPS63232433A - Manufacture of semiconductor element - Google Patents

Abstract

PURPOSE:To inhibit the dispersion of the size of a pattern, and to make the characteristics of a semiconductor element uniform by equalizing the position of the housing of a semiconductor wafer in a cassette to the one before exposure before development of the semiconductor wafer is conducted. CONSTITUTION:A large number of semiconductor wafers 2 housed in the vertical direction in a cassette 1 are exposed with a photoresist in succession to an upper section from a lower section. These semiconductor wafers 3 are stored into a cassette 11 separate from the cassette 1 to the lower section from the upper section in order of exposure, and the semiconductor wafers 3 are housed into a cassette 4 to the upper section from the lower section in order of exposure by an aligner. The positions of the housing of the semiconductor wafers 3 in the cassette 4 are varied so as to be equalized to the positions of the housing of the wafers in the cassette 1 at that time. That is, the positions of the housing of the wafers in the cassette 4 are changed to those before exposure before the semiconductor wafers 3 are developed and treated. The semiconductor wafers 3 in the cassette 4 are developed successively to the upper section from the lower section. Accordingly, the semiconductor wafers can be developed and treated in the same order as order through which exposure treatment is executed, thus making the characteristics of a semiconductor element uniform.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば高集積度の半導体素子を製造する場合
に用いて好適な半導体素子の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device suitable for use, for example, in manufacturing a highly integrated semiconductor device.

〔従来の技術〕[Conventional technology]

従来、この種半導体素子の製造方法は第２図（ａ）およ
び（ｂ）に示すように露光工程と現像工程を備えており
、これを同図に基づいて概略説明すると、カセッ）１内
に上下方向に多数収納された未露光の半導体ウェハ２を
下方から上方へ順次フォトレジスト露光し、次いでこれ
ら半導体ウェハ３を露光した順に上方から下方へ前記カ
セット１と別のカセット４内に収納し、しかる後このカ
セット４内の半導体ウェハ３を下方から上方へ順次現像
する。なお、これら半導体ウェハ５はカセット６内に現
像した順に上方から下方へ収納される。ここで、符号７
および８で示すものは露光装置本体と現像装置本体であ
る。また、ａおよびｂはカセソ）１内の最上部と最下部
に収納された半導体ウェハ、ＡおよびＢは各カセットと
半導体ウェハの移動する方向を示す。Conventionally, the manufacturing method of this type of semiconductor device includes an exposure step and a development step as shown in FIGS. 2(a) and 2(b). A large number of unexposed semiconductor wafers 2 stored in the vertical direction are sequentially exposed to photoresist from bottom to top, and then these semiconductor wafers 3 are stored in the cassette 1 and another cassette 4 from top to bottom in the order in which they were exposed, Thereafter, the semiconductor wafers 3 in this cassette 4 are sequentially developed from the bottom to the top. Note that these semiconductor wafers 5 are stored in the cassette 6 in the order in which they were developed from top to bottom. Here, code 7
and 8 are an exposure device main body and a developing device main body. Further, a and b indicate the semiconductor wafers stored at the top and bottom of the cassette 1, and A and B indicate the directions in which each cassette and the semiconductor wafer move.

ところで、近年の例えばＩＭビットダイナミックＲＡＭ
に代表される高集積度の半導体素子の製造方法において
は、最小パターン幅が１μｍ程度の微細な寸法に設定す
る必要があり、またこのパターン幅を制御することがき
わめて重要な要素となっている。通常、０．１μｍ程度
の寸法のばらつきが半導体素子の特性に大きな影響を与
えるため、露光から現像までの時間をカセット内で均一
に保つ必要が生じている。By the way, in recent years, for example, IM bit dynamic RAM
In the manufacturing method of highly integrated semiconductor devices, as typified by the above, it is necessary to set the minimum pattern width to a minute dimension of about 1 μm, and controlling this pattern width is an extremely important element. . Normally, dimensional variations of about 0.1 μm have a large effect on the characteristics of semiconductor elements, so it is necessary to keep the time from exposure to development uniform within the cassette.

因に、第３図から露光から現像までの時間が例えば１時
間も異なると、パターン幅に０．１μｍ以上の寸法差を
生じることが理解できよう。Incidentally, it can be understood from FIG. 3 that if the time from exposure to development differs by, for example, one hour, a dimensional difference of 0.1 μm or more will occur in the pattern width.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところが、この種半導体素子の製造方法においては、露
光処理がカセットｌ内の半導体ウェハ２を下方から上方
へ露光し、現像処理がカセット４内の半導体ウェハ３を
同じく下方から上方へ順次現像することにより行われる
ものであるため、最初に露光された半導体ウェハ３（ｂ
）が最後に、また最後に露光された半導体ウェハ３（ａ
）が最初に現像されることになり、露光から現像までの
時間がカセット内の半導体ウェハ間で異なっていた。こ
の結果、半導体ウェハのパターン寸法にばらつきが生じ
、半導体素子の特性が不均一になるという問題があった
。However, in this type of semiconductor device manufacturing method, the exposure process exposes the semiconductor wafers 2 in the cassette l from below to the top, and the development process sequentially develops the semiconductor wafers 3 in the cassette 4 from the bottom to the top. Since the exposure is carried out by
) was the last exposed semiconductor wafer 3 (a
) were to be developed first, and the time from exposure to development varied among the semiconductor wafers in the cassette. As a result, there is a problem in that the pattern dimensions of the semiconductor wafer vary, and the characteristics of the semiconductor elements become non-uniform.

本発明はこのような事情に鑑みなされたもので、パター
ン寸法のばらつきを抑制することができ、もって半導体
素子の特性を均一にすることができる半導体素子の製造
方法を提供するものである。The present invention has been made in view of these circumstances, and provides a method for manufacturing a semiconductor device that can suppress variations in pattern dimensions and thereby make the characteristics of the semiconductor device uniform.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に係る半導体素子の製造方法は、半導体ウェハの
現像処理を施す以前にカセット内のウェハ収納位置を露
光前のウェハ収納位置と同一にするものである。In the method for manufacturing a semiconductor device according to the present invention, before the semiconductor wafer is subjected to development processing, the wafer storage position in the cassette is made the same as the wafer storage position before exposure.

〔作　用〕[For production]

本発明においては、半導体ウェハの現像処理を露光処理
を施す順序と同一の順序で施すことができる。In the present invention, the semiconductor wafer can be developed in the same order as the exposure process.

〔実施例〕〔Example〕

第１図（ａ）および山）は本発明に係る半導体素子の製
造方法を説明するための概略図で、同図において第２図
（ａｌおよび（ｂ）と同一の部材については同一の符号
を付し、詳細な説明は省略する。以下、その手順につい
て説明する。FIG. 1(a) and crest) are schematic diagrams for explaining the method of manufacturing a semiconductor device according to the present invention, and in the same figure, the same members as in FIG. The detailed explanation will be omitted.The procedure will be explained below.

先ず、カセット１内に上下方向に収納された多数の半導
体ウェハ２を下方から上方へ順次フォトレジスト露光す
る。次いで、これら半導体ウェハ３を露光した順に上方
から下方へ前記カセット１と別のカセットｌｌ内に収納
し、これら半導体ウェハ３を整列装置（図示せず）によ
って露光した順に下方から上方へカセット４内に収納す
る。このとき、カセット４内の半導体ウェハ３の収納位
置をカセット１内のウェハ収納位置と同一になるように
変更する。すなわち、半導体ウェハ３の現像処理を施す
以前にカセット４内のウェハ収納位置を露光前のウェハ
収納位置に変更する。しかる後、カセット４内の半導体
ウェハ３を下方から上方へ順次現像する。First, a large number of semiconductor wafers 2 stored vertically in a cassette 1 are sequentially exposed to photoresist from the bottom to the top. Next, these semiconductor wafers 3 are stored in the cassette 1 and another cassette ll in the order in which they were exposed, from top to bottom, and these semiconductor wafers 3 are stored in the cassette 4 in the order in which they were exposed, from bottom to top, by an alignment device (not shown). Store it in. At this time, the storage position of the semiconductor wafer 3 in the cassette 4 is changed to be the same as the wafer storage position in the cassette 1. That is, before developing the semiconductor wafer 3, the wafer storage position in the cassette 4 is changed to the wafer storage position before exposure. Thereafter, the semiconductor wafers 3 in the cassette 4 are sequentially developed from the bottom to the top.

このようにして、半導体素子を製造することができる。In this way, semiconductor devices can be manufactured.

したがって、本発明による半導体素子の製造方法におい
ては、半導体ウェハ３の現像処理を露光処理と同一の順
序で施すことができるから、露光から現像までの時間を
カセット内の半導体ウェハ間で全て同一にすることがで
きる。すなわち、最初に露光された半導体ウェハ３　（
ｂ）が最初に、また最後に露光された半導体ウェハ３（
ａ）が最後に現像されるのである。Therefore, in the method for manufacturing a semiconductor device according to the present invention, since the development process of the semiconductor wafer 3 can be performed in the same order as the exposure process, the time from exposure to development is the same for all the semiconductor wafers in the cassette. can do. That is, the first exposed semiconductor wafer 3 (
b) is the first and last exposed semiconductor wafer 3 (
A) is developed last.

なお、本実施例においては、露光済の半導体ウェハ３を
一旦カセット１１内に収納する例を示したが、本発明は
これに限定されるものではなく、露光済の半導体ウェハ
３をカセット４内に下から上へ直接収納してもよい。す
なわち要するに、半導体ウェハ３の現像処理を露光処理
を施す順序と同一の順序で施すものであればよいのであ
る。Although this embodiment shows an example in which the exposed semiconductor wafer 3 is temporarily stored in the cassette 11, the present invention is not limited to this, and the exposed semiconductor wafer 3 is stored in the cassette 4. It may be stored directly from the bottom to the top. That is, in short, it is only necessary to perform the development process on the semiconductor wafer 3 in the same order as the exposure process.

また、本実施例においては、露光工程でカセット１１を
使用する場合を示したが、本発明は現像工程で使用して
もよいことは勿論である。Further, in this embodiment, the case where the cassette 11 is used in the exposure process is shown, but it goes without saying that the present invention may be used in the development process.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、半導体ウェハの現
像処理を施す以前にカセット内のウェハ収納位置を露光
前のウェハ収納位置と同一にするので、半導体ウェハの
現像処理を露光処理を施す順序と同一の順序で施すこと
ができる。したがって、露光から現像までの時間をカセ
ット内の半導体ウェハ間で全て同一にすることができる
から、パターン寸法のばらつきを抑制することができ、
半導体素子の特性を均一にすることができる。As explained above, according to the present invention, the wafer storage position in the cassette is made the same as the wafer storage position before exposure before the semiconductor wafer is subjected to the development process, so that the semiconductor wafer development process is performed in the order in which the exposure process is performed. can be applied in the same order. Therefore, since the time from exposure to development can be made the same for all semiconductor wafers in the cassette, variations in pattern dimensions can be suppressed.
The characteristics of the semiconductor element can be made uniform.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（ａｌおよび（ｂ）は本発明に係る半導体素子の
製造方法を説明するための概略図、第２図（ａ）および
（ｂ）は従来の半導体素子の製造方法を説明するための
概略図、第３図は露光から現像までの時間とレジストパ
ターン幅の関係を示す図である。 １・・・・カセット、２・・・・露光前の半導体ウェハ
、３・・・・露光済の半導体ウェハ、４・・・・カセッ
ト、５・・・・現像済の半導体ウェハ、６，１１・・・
・カセット。 代　　理　　人　　大　岩　増　雄 第２図 （ｂ） 第３図 ｏ　１２３４５　ｓ　７　Ｂ　（ＵｒＦ’ｆｉ）＼ｉｔ
惟〕４εイ象叔゛のθｆトや一１手続１４．Ｅ□（１ハ
社） ２、発明の名称 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象 （１）　　明細書の発明の詳細な説明の欄（２）図面 ６、補正の内容 ＋１１　　明細書３頁５行の「因に、」の次に「ポジ型
レジストを用いた場合、」を挿入する。 （２）第３図を添付図面の通り補正する。 以　　　上 第３図 ０１２３４５６７Ｂ（降ＰＰ）FIGS. 1(al) and (b) are schematic diagrams for explaining the method of manufacturing a semiconductor device according to the present invention, and FIGS. 2(a) and (b) are schematic diagrams for explaining the conventional method of manufacturing a semiconductor device. The schematic diagram and FIG. 3 are diagrams showing the relationship between the time from exposure to development and the resist pattern width. 1... Cassette, 2... Semiconductor wafer before exposure, 3... Exposed semiconductor wafers, 4... cassettes, 5... developed semiconductor wafers, 6, 11...
·cassette. Agent Masuo Oiwa Figure 2 (b) Figure 3 o 12345 s 7 B (UrF'fi)\it
11 Procedure 14. E□ (Company 1) 2. Name of the invention 3. Relationship with the case of the person making the amendment Patent applicant address 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Shiki, Representative of Mitsubishi Electric Corporation Moriya 4, agent address: 2-2-3-5 Marunouchi, Chiyoda-ku, Tokyo
, Subject of amendment (1) Detailed explanation column of the invention in the specification (2) Drawing 6, Contents of amendment + 11 On page 3 of the specification, line 5, after ``Consideringly,'' it says ``When a positive resist is used. ," is inserted. (2) Figure 3 will be corrected as shown in the attached drawings. Above Figure 3 01234567B (Delivery PP)

Claims (1)

【特許請求の範囲】[Claims] カセット内に上下方向に収納された多数の半導体ウェハ
を下方から上方へ順次露光し、次いでこれら半導体ウェ
ハを前記カセットと別のカセット内に収納し、しかる後
このカセット内の半導体ウェハを下方から上方へ順次現
像する半導体素子の製造方法であって、前記半導体ウェ
ハの現像処理を施す以前にカセット内のウェハ収納位置
を露光前のウェハ収納位置と同一にすることを特徴とす
る半導体素子の製造方法。A large number of semiconductor wafers stored vertically in a cassette are sequentially exposed from below to above, then these semiconductor wafers are stored in a cassette different from the above cassette, and then the semiconductor wafers in this cassette are exposed from below to above. A method for manufacturing a semiconductor device in which the semiconductor wafer is sequentially developed, the method comprising: before performing the development process on the semiconductor wafer, the wafer storage position in the cassette is made the same as the wafer storage position before exposure. .