JPS6322759B2 - - Google Patents

Info

Publication number
JPS6322759B2
JPS6322759B2 JP57091582A JP9158282A JPS6322759B2 JP S6322759 B2 JPS6322759 B2 JP S6322759B2 JP 57091582 A JP57091582 A JP 57091582A JP 9158282 A JP9158282 A JP 9158282A JP S6322759 B2 JPS6322759 B2 JP S6322759B2
Authority
JP
Japan
Prior art keywords
clamp
signal
circuits
circuit
clamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57091582A
Other languages
English (en)
Other versions
JPS58207782A (ja
Inventor
Hiroyuki Nagai
Toyohiro Iwao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57091582A priority Critical patent/JPS58207782A/ja
Publication of JPS58207782A publication Critical patent/JPS58207782A/ja
Publication of JPS6322759B2 publication Critical patent/JPS6322759B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/72Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン受像機に用いてR,
G,Bの3原色信号の直流再生を行なうような場
合に用いることのできる信号クランプ装置に関
し、IC化する場合にピン数を削減することので
きるものを提供しようとするものである。
第1図に示すように、テレビ受像機においては
映像入力端子1に複合映像信号を入力し、映像増
幅回路2、カラー信号処理回路3及び映像出力回
路4を介してブラウン管(CRT)5に映像を映
出するようになされているが、これに外部付加機
器として、ビデオテープレコーダやパーソナルコ
ンピユータなどを接続する場合、入力端子1にそ
のモニタ表示用の信号を入力して利用している。
しかしパーソナルコンピユータの出力データを
CRT5上に表示しようとしても、再現出来る画
質はテレビ映像信号の特殊性から回路2,3で制
限されるために、本来望まれる画質に至つていな
い。
そこで、パーソナルコンピユータの映像出力信
号としては複合映像信号と原色信号(R,G,
B)の両方が準備されているのが一般的であるの
で、そのR,G,B信号を用いてCRT5を駆動
する方法が考えられている。そのような機能を持
つ一構成例を第2図に示す。
これは、従来のテレビ用の回路2,3の出力
と、外部から入力端子6に印加されるR,G,B
信号とを切換える手段(機構的又は電気的)を持
つ切換回路7を設け、その切換回路7により、テ
レビ信号か又は外部R,G,B信号かを選択する
ようにしている。
具体例として特開昭57−62680号公報に記載の
ものがある。この回路構成の要部は、複数の入力
端子と、上記複数の入力端子から入力した複数の
2値の信号(デジタル信号)のレベル・振幅等の
信号処理をする複数の信号変換回路と、上記複数
の信号変換回路の出力信号をクランプする複数の
クランプ回路で構成されている。
しかし、上記構成では、 (1) アナログ信号入力対応が不可である(入力信
号としてアナログ信号は何ら考慮していない)。
(2) 上記複数のクランプ回路以降に信号レベル
(振幅・直流電圧等)を可変する信号処理回路
を設け、ブラウン管に画像表示した場合、各ク
ランプ回路間にクランプレベルのばらつきが生
じることにより、各信号レベル間に差が生じて
輝度・色相等の再現が本来再現しようとする輝
度・色相と異なる。
という問題点があり、上記問題点を改良するもの
として、第3図のような構成案を我々は提案し
た。
このものは、複数のアナログ信号の入力端子
と、それらの入力端子に加えられた複数のアナロ
グ信号をクランプする複数の第1のクランプ回路
と、上記複数の第1のクランプ回路の出力信号を
入力し、上記複数のアナログ信号をクランプ・増
幅等の信号処理する第2のクランプ回路を含む複
数のアンプ回路と、上記複数のアンプ回路毎に出
力信号と内部基準電圧を水平同期信号期間に比較
検出し、出力信号を上記アンプ回路に供給する複
数のペデスタルクランプ回路と複数のクランプフ
イルタ用コンデンサを設け、各アナログ信号毎に
直流レベルの安定化を図つたものである。
以下、第3図を用いて説明すると、外部付加機
器からのアナログ信号のR,G,B原色信号
RTX,GTX,BTXがそれぞれコンデンサーにより直
流カツトされて端子8,10,12に入力され
る。この原色信号RTX,GTX,BTXの直流再生をす
るために3組のクランプ回路が設けられており、
それらは、それぞれクランプ入力回路14,1
5,16、アンプ回路17,19,21、ペデス
タルクランプ回路18,20,22、クランプフ
イルター端子9,11,13を介してコンデンサ
ー42,43,44に接続されている。クランプ
パルス入力端子30からのクランプパルスはパル
ス成型回路23を介して上記各回路に供給され
る。R,G,B入力信号をクランプするために、
上記回路は〔14,17,18〕,〔15,19,
20〕,〔16,21,22〕として3組同様の回
路構成にしており、クランプ用フイルタも3個
別々に設けている〔クランプフイルタ端子9,1
1,13の電圧は、近似の電圧である〕。アンプ
回路17,19,21は端子32から加えられる
外部制御信号により共通に制御されて、利得を変
化することが出来、外部供給映像のコントラスト
調整が可能になされている。また、一つのクラン
プ回路(第3図では原色信号GTX用の回路)を基
準にして直流レベルを若干変化させて回路のバラ
ツキを吸収するために、端子31,33に直流レ
ベル調整素子を接続して外部より直流レベルを調
整し、CRT5でのホワイトバランスの調整を行
うことが出来るようにしている。
直流再生されたそれぞれの原色信号はブランキ
ング回路24,25,26を経て、信号切換回路
27,28,29に入力される。信号切換回路2
7,28,29の夫々には、従来のテレビ受像用
の回路2,3の出力側から入力端子39,40,
41にテレビ復調原色信号RTV,GTV,BTV信号が
供給されており、切換信号入力端子35に加えら
れる切換信号のレベル(1V又は0V)により外部
信号RTX,GTX,BTXとテレビ信号RTV,GTV,BTV
とのが切換えられいずれかが、出力端子38,3
7,36に出力される。それらの出力信号が出力
端子36,37,38から映像出力回路4を経て
CRT5に加えられて、これを駆動する。
以上のような第3図に示す回路の場合、前後2
段にクランプ回路を有しているため、上記した従
来例の欠点を解決することはできるものの、外部
から供給される原色信号RTX,GTX,BTXをクラン
プするための回路は、入力信号の数に応じて必要
になり、クランプ用のフイルタも同数だけ必要と
なる。このため、ICで構成する場合には端子ピ
ン数が増加するという大きい欠点がある。
本発明は、このような従来の欠点を改善し、外
部からの複数の入力信号を同時に処理してクラン
プする場合でも、クランプ用のフイルタは1個だ
け用いればよく、従つて、ICのピン端子数の削
減を図ることのできる装置を提供することを目的
とするものである。
以下、本発明の一実施例のブロツク図を第4図
に示し、その具体回路例を第5図に示して説明す
る。なお、第3図と同様の部分については同一符
号を付して説明する。この実施例の装置において
は、1つの外部原色信号(たとえば原色信号
GTX)についてのみ、クランプ入力回路15、ア
ンプ回路19およびペデスタルクランプ回路45
によりクランプ回路を構成する。すなわち、クラ
ンプ用電圧の検出ループを原色信号GTXについて
のみ設けて、そのクランプ用フイルターの両端に
得られたクランプ用電圧を他の検出ループを構成
していない原色信号RTX,BTXをも含むRTX,GTX
BTXの3系統の制御用アンプ回路17,19,2
1の電源を各々制御するため回路の電流源用のバ
イアス電圧として並列に供給するようにしてい
る。このようにするとクランプ用フイルターのた
めのコンデンサー43をIC外に付加するピン端
子11は1個のみでよく、最少端数で実現でき
る。
第5図の具体回路図においては、原色信号GTX
の処理系統におけるアンプ回路はトランジスタ
Q40〜Q47で構成され、その出力信号の直流電圧
変化に相当するトランジスタQ45のエミツター電
圧がトランジスタQ4〜Q9で構成されるクランプ
用フイルターの端子電圧を一方から制御すると同
時にトランジスタQ0〜Q3で構成されるペデスタ
ルクランプ回路45の出力も同時にクランプ用フ
イルタの端子電圧を制御する。クランプ用フイル
タの電圧(トランジスタQ7のコレクタ電圧、す
なわち端子11の電圧)は、原色信号RTX,GTX
BTXの別々の3系統の電源コントロール用のトラ
ンジスタQ12,Q14,Q17を制御する電流源のトラ
ンジスタQ12,Q15,Q18の共通のベースバイアス
として加える。クランプパルス、ブランキングパ
ルス及び原色信号GTXのアンプ用のトランジスタ
Q45のコレクタ電圧に依存するクランプ用フイル
ターの電圧は、先のトランジスタQ12,Q14,Q17
のエミツタ電圧を同時に制御し、夫々、トランジ
スタQ29,Q30,Q31,Q40,Q41,Q42,Q52,Q53
Q55の電源電圧を変化させることにより、次段へ
の直流電圧レベルすなわちトランジスタQ34
Q46,Q57のエミツタ電圧を一定のペデスタル電
圧に固定することが出来る。
なお、トランジスタQ19,Q20,Q21及びQ22
Q23,Q24で構成する差動アンプのトランジスタ
Q20,Q22のコレクタを前記の電源コントロール
のトランジスタQ12(RTX)、Q17(BTX)のベース回
路に接続して、トランジスタQ19及びQ23のベー
ス回路を直流コントロールすることにより、出力
端子38,36の電位を出力端子37の電位に合
せてCRT上でのホワイトバランスを調整するこ
とが可能である。電流源のトランジスタQ21
Q24のエミツタ抵抗の抵抗値を基準となるトラン
ジスタQ16のエミツタ抵抗の抵抗値の1/2にして、
赤系統と青系統の直流レベルの調整を、基準の緑
系統に対して任意な方向(V〓)に調整出来る。
以上のように本発明によれば、複数の入力端子
に加えられた複数のアナログ信号をクランプする
第1のクランプ回路と、第1のクランプ回路から
出力される複数のアナログ信号をクランプ・増幅
等する第2のクランプ回路を含む複数のアンプ回
路と、複数のアンプ回路の任意の一出力信号と内
部基準電圧とを水平同期信号の期間に比較検出
し、その出力信号を複数のアンプ回路に供給する
ペデスタルクランプ回路およびクランプフイルタ
用コンデンサを設け、このペデスタルクランプ回
路で発生するフイルタ電圧をクランプ用電圧とし
て並列に第2のクランプ回路に供給するようにし
たことにより、各信号間のクランプレベルのばら
つきを小さくすることができ、安定度の高いクラ
ンプ作用が行えるとともに、IC化する場合にピ
ン端子数を削減することが出来、回路も大幅に簡
易化出来て、コストダウンを図ることができ、そ
の効果は大きい。
【図面の簡単な説明】
第1図は一般的なテレビジヨン受像機のブロツ
ク図、第2図は外部RGB信号入力切換可能機能
を有するテレビジヨン受像機のブロツク図、第3
図は我々が本発明に先だつて提案した信号クラン
プ装置を有するテレビジヨン受像機のブロツク
図、第4図は本発明の一実施例における信号クラ
ンプ装置を有するテレビジヨン受像機のブロツク
図、第5図はその具体回路図である。 8,10,12……外部原色信号の入力端子、
11……クランプ用フイルタの端子、14,1
5,16……クランプ入力回路、17,19,2
1……アンプ回路、23……クランプパルスの入
力端子、24,25……ブランキング回路、43
……コンデンサー、45……ペデスタルクランプ
回路。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のアナログ信号の入力端子と、それらの
    入力端子に加えられた複数のアナログ信号をクラ
    ンプする複数の第1のクランプ回路と、上記複数
    の第1のクランプ回路の出力信号を入力し、上記
    複数のアナログ信号をクランプ・増幅等の信号処
    理する第2のクランプ回路を含む複数のアンプ回
    路と、上記複数のアンプ回路の任意の一出力信号
    と内部基準電圧とを水平同期信号の期間に比較検
    出し出力信号を上記複数のアンプ回路に供給する
    ペデスタルクランプ回路とクランプフイルタ用コ
    ンデンサを設け、上記複数の第2のクランプ回路
    のためのクランプ用電圧を上記ペデスタルクラン
    プ回路で発生する電圧をフイルタ電圧とし、その
    クランプ用電圧を並列に上記複数の第2のクラン
    プ回路に供給するようにしたことを特徴とする信
    号クランプ装置。
JP57091582A 1982-05-28 1982-05-28 信号クランプ装置 Granted JPS58207782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57091582A JPS58207782A (ja) 1982-05-28 1982-05-28 信号クランプ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57091582A JPS58207782A (ja) 1982-05-28 1982-05-28 信号クランプ装置

Publications (2)

Publication Number Publication Date
JPS58207782A JPS58207782A (ja) 1983-12-03
JPS6322759B2 true JPS6322759B2 (ja) 1988-05-13

Family

ID=14030534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57091582A Granted JPS58207782A (ja) 1982-05-28 1982-05-28 信号クランプ装置

Country Status (1)

Country Link
JP (1) JPS58207782A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762680A (en) * 1980-10-03 1982-04-15 Nippon Telegr & Teleph Corp <Ntt> Display controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762680A (en) * 1980-10-03 1982-04-15 Nippon Telegr & Teleph Corp <Ntt> Display controller

Also Published As

Publication number Publication date
JPS58207782A (ja) 1983-12-03

Similar Documents

Publication Publication Date Title
JPS6247034B2 (ja)
US4549214A (en) Video signal DC restoration circuit
JPS60206292A (ja) ビデオ信号処理装置
US3996609A (en) Amplifier suitable for use as a color kinescope driver
EP0041554B1 (en) Automatic peak beam current leveler system
US4354202A (en) Television receiver on-screen alphanumeric display
US4757373A (en) Amplifier circuit operative with an adaptive signal compression
EP0074081B1 (en) Signal processing unit
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
EP0173539A2 (en) Digital video signal processor with analog level control
US4884140A (en) Vignetting compensating circuit for a video camera
US6967691B2 (en) Color difference signal processing
US20020044223A1 (en) Color component signal interface circuit
US3663745A (en) Compensated television matrix amplifiers
EP0331256A2 (en) Automatic hue corrector apparatus
JPS6322759B2 (ja)
US5333019A (en) Method of adjusting white balance of CRT display, apparatus for same, and television receiver
JPH0211067A (ja) ビデオ信号処理システム
US3949165A (en) Noise immune clamp circuit
JP3035929B2 (ja) テレビジョンカメラの映像信号出力回路
JP3271089B2 (ja) テレビジョン装置
JPS6336715B2 (ja)
JPH0334275B2 (ja)
CA1056496A (en) Noise immune clamp circuit
US5361101A (en) Preamplifier for multimedia display