JPS6322699B2 - - Google Patents
Info
- Publication number
- JPS6322699B2 JPS6322699B2 JP20734981A JP20734981A JPS6322699B2 JP S6322699 B2 JPS6322699 B2 JP S6322699B2 JP 20734981 A JP20734981 A JP 20734981A JP 20734981 A JP20734981 A JP 20734981A JP S6322699 B2 JPS6322699 B2 JP S6322699B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- buffer amplifier
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は複数チヤンネルのアナログ信号が同一
の信号路に時系列的に伝送される装置の受信側
で、複数チヤンネルを個別に分離してそのアナロ
グ信号を再生する装置に関する。特に、遠隔測定
装置あるいは自動制御装置の信号伝送装置として
適する装置に関するものである。
の信号路に時系列的に伝送される装置の受信側
で、複数チヤンネルを個別に分離してそのアナロ
グ信号を再生する装置に関する。特に、遠隔測定
装置あるいは自動制御装置の信号伝送装置として
適する装置に関するものである。
第１図は従来例装置の構成図であつて、入力端
子Viにはアナログ信号が時系列的に到来する。こ
れは例えば遠隔測定装置の測定結果であつて、一
対のケーブルに各別の情報が順次伝送されてく
る。入力端子Viはバツフア増幅器B0を介して、
デマルチプレクサDMXの入力Ｉに与えられる。
デマルチプレクサDMXは、アナログ信号に同期
して上記各別の情報を順次出力O0，O1，…Ooに
分配する。
子Viにはアナログ信号が時系列的に到来する。こ
れは例えば遠隔測定装置の測定結果であつて、一
対のケーブルに各別の情報が順次伝送されてく
る。入力端子Viはバツフア増幅器B0を介して、
デマルチプレクサDMXの入力Ｉに与えられる。
デマルチプレクサDMXは、アナログ信号に同期
して上記各別の情報を順次出力O0，O1，…Ooに
分配する。
このデマルチプレクサDMXの各出力O0〜Ooに
は、入力にそれぞれコンデンサC0〜Coを含む保
持増幅器A0〜Aoが配置され、上記出力O0〜Ooに
与えられたアナログ信号は、この保持増幅器A0
〜Aoでそれぞれ次に新しいアナログ信号が与え
られるまで、その信号の値を保持して、各出力
V00〜V0oに送出する。
は、入力にそれぞれコンデンサC0〜Coを含む保
持増幅器A0〜Aoが配置され、上記出力O0〜Ooに
与えられたアナログ信号は、この保持増幅器A0
〜Aoでそれぞれ次に新しいアナログ信号が与え
られるまで、その信号の値を保持して、各出力
V00〜V0oに送出する。
このような装置では、バツフア増幅器B0およ
び保持増幅器A0〜Aoにオフセツト電圧があると、
再生されたアナログ信号の誤差になる。またこの
オフセツト電圧は温度により変動するため、誤差
が温度により変化することになる。
び保持増幅器A0〜Aoにオフセツト電圧があると、
再生されたアナログ信号の誤差になる。またこの
オフセツト電圧は温度により変動するため、誤差
が温度により変化することになる。
従来装置では、その装置に必要な精度に応じ
て、オフセツト電圧の小さい高級な演算増幅器を
使用している。このため装置は高価になる。ま
た、オフセツト電圧も補償するために特別な回路
を設ける技術も知られているが、その調整工数は
大きく、温度に追従するものはかなり複雑にな
る。
て、オフセツト電圧の小さい高級な演算増幅器を
使用している。このため装置は高価になる。ま
た、オフセツト電圧も補償するために特別な回路
を設ける技術も知られているが、その調整工数は
大きく、温度に追従するものはかなり複雑にな
る。
本発明は保持増幅器のオフセツト電圧が出力信
号に誤差として現れないアナログ信号再生装置を
提供することを目的とする。特に、数の多い保持
増幅器について個別の回路を設けることなく簡単
な回路でオフセツト電圧による誤差を除くことが
できる装置を提供することを目的とする。
号に誤差として現れないアナログ信号再生装置を
提供することを目的とする。特に、数の多い保持
増幅器について個別の回路を設けることなく簡単
な回路でオフセツト電圧による誤差を除くことが
できる装置を提供することを目的とする。
本発明は、装置を簡単化し経済化するととも
に、調整工数の小さい装置を提供することを目的
とする。
に、調整工数の小さい装置を提供することを目的
とする。
本発明は、バツフア増幅器の出力が保持増幅器
の入力に与えられている時間に同期して、その保
持増幅器の出力を上記バツフア増幅器の入力に負
帰還結合させる手段を備えたことを特徴とする。
の入力に与えられている時間に同期して、その保
持増幅器の出力を上記バツフア増幅器の入力に負
帰還結合させる手段を備えたことを特徴とする。
第２図は本発明実施例装置の構成図である。時
系列的にアナログ信号が到来する入力端子Viの信
号は、バツフア増幅器B0を介して、デマルチプ
レクサDMXの入力Ｉに与えられ、上記アナログ
信号に同期して、そのｎ個の出力O0〜Ooに順次
分配接続される。この各出力O0〜Ooは、入力に
それぞれコンデンサC0〜Coを含む保持増幅器A0
〜Aoに与えられる。この保持増幅器A0〜Aoの出
力は、各出力端子V00〜V0oに導かれる。
系列的にアナログ信号が到来する入力端子Viの信
号は、バツフア増幅器B0を介して、デマルチプ
レクサDMXの入力Ｉに与えられ、上記アナログ
信号に同期して、そのｎ個の出力O0〜Ooに順次
分配接続される。この各出力O0〜Ooは、入力に
それぞれコンデンサC0〜Coを含む保持増幅器A0
〜Aoに与えられる。この保持増幅器A0〜Aoの出
力は、各出力端子V00〜V0oに導かれる。
ここで本発明の特徴とするところは、この保持
増幅器A0〜Aoの出力を、マルチプレクサMUX
を介してバツフア増幅器B0の入力へ負帰還結合
するところにある。このマルチプレクサMUXは
ｎ個の入力I0〜Ioが、前記デマルチプレクサ
DMXと共通の制御信号CONTにより制御され同
期して動作するように構成される。すなわちデマ
ルチプレクサDMXが、その入力Ｉを出力O0，
O1，O2，……Ooに順に掃引接続するに同期して、
マルチプレクサMUXは、その入力I0，I1，I2，…
…Ioを１個の出力Ｏに掃引接続する。デマルチプ
レクサDMXの入力Ｉとｍ番目の出力Onとが接続
されている時間には、マルチプレクサMUXのｍ
番目の入力Inと出力Ｏとが接続される。実施例で
はデマルチプレクサDMXとマルチプレクサ
MUXに、双方向性の同一規格の回路が用いられ
た。
増幅器A0〜Aoの出力を、マルチプレクサMUX
を介してバツフア増幅器B0の入力へ負帰還結合
するところにある。このマルチプレクサMUXは
ｎ個の入力I0〜Ioが、前記デマルチプレクサ
DMXと共通の制御信号CONTにより制御され同
期して動作するように構成される。すなわちデマ
ルチプレクサDMXが、その入力Ｉを出力O0，
O1，O2，……Ooに順に掃引接続するに同期して、
マルチプレクサMUXは、その入力I0，I1，I2，…
…Ioを１個の出力Ｏに掃引接続する。デマルチプ
レクサDMXの入力Ｉとｍ番目の出力Onとが接続
されている時間には、マルチプレクサMUXのｍ
番目の入力Inと出力Ｏとが接続される。実施例で
はデマルチプレクサDMXとマルチプレクサ
MUXに、双方向性の同一規格の回路が用いられ
た。
このような装置の動作を説明すると、上記装置
の１個のチヤンネルについての等価回路は第３図
のようになる。この第３図では、デマルチプレク
サDMXが開閉スイツチS1として表わされ、マル
チプレクサMUXが同S2として表わされ、これが
同期して開閉する。両スイツチS1，S2が閉じたと
きには、増幅器B0およびA0がともに十分に利得
があるとすれば、出力電圧V0は入力電圧Viに等
しくなるように、バツフア増幅器B0の出力電圧
VpBが出力される。
の１個のチヤンネルについての等価回路は第３図
のようになる。この第３図では、デマルチプレク
サDMXが開閉スイツチS1として表わされ、マル
チプレクサMUXが同S2として表わされ、これが
同期して開閉する。両スイツチS1，S2が閉じたと
きには、増幅器B0およびA0がともに十分に利得
があるとすれば、出力電圧V0は入力電圧Viに等
しくなるように、バツフア増幅器B0の出力電圧
VpBが出力される。
このとき、出力V0と入力Viとの差は、バツフ
ア増幅器B0のオフセツト電圧EBである。したが
つてバツフア増幅器B0の利得をKBとすると、バ
ツフア増幅器B0の出力電圧VpBは VpB＝KB（Vi＋EB−V0） …(1) と表わすことができる。また、保持増幅器A0に
ついて、そのオフセツト電圧をEA、利得をKAと
すると、 V0＝KA（VpB＋EA−V0） …(2) と表わせる。(1)式を(2)式に代入してVpBを消去す
ると、 V0＝KAKB（Vi＋EB＋EA／KB）／KAKB（１＋１＋KA／KA
KB）…(3) となるので、 KA≫１、KB≫１ とすれば、(3)式は V0≒Vi＋EB …(4) となる。(4)式には保持増幅器A0のオフセツト電
圧EAを一切含まない。すなわち、両増幅器B0，
A0の利得が十分に大きいときには、保持増幅器
A0については、そのオフセツト電圧を考慮しな
くてもよいことになる。
ア増幅器B0のオフセツト電圧EBである。したが
つてバツフア増幅器B0の利得をKBとすると、バ
ツフア増幅器B0の出力電圧VpBは VpB＝KB（Vi＋EB−V0） …(1) と表わすことができる。また、保持増幅器A0に
ついて、そのオフセツト電圧をEA、利得をKAと
すると、 V0＝KA（VpB＋EA−V0） …(2) と表わせる。(1)式を(2)式に代入してVpBを消去す
ると、 V0＝KAKB（Vi＋EB＋EA／KB）／KAKB（１＋１＋KA／KA
KB）…(3) となるので、 KA≫１、KB≫１ とすれば、(3)式は V0≒Vi＋EB …(4) となる。(4)式には保持増幅器A0のオフセツト電
圧EAを一切含まない。すなわち、両増幅器B0，
A0の利得が十分に大きいときには、保持増幅器
A0については、そのオフセツト電圧を考慮しな
くてもよいことになる。
第２図に戻つて、保持増幅器A0はその数がｎ
個であり、この増幅器は安価な演算増幅器を用い
てよく、温度によつてオフセツト電圧が変化して
も、出力にはその影響は現われない。したがつて
バツフア増幅器B0のみについて、オフセツト電
圧の小さい増幅器を用い、あるいはオフセツト補
償回路を用いれば十分であり、その数は１個のみ
でよいことになる。
個であり、この増幅器は安価な演算増幅器を用い
てよく、温度によつてオフセツト電圧が変化して
も、出力にはその影響は現われない。したがつて
バツフア増幅器B0のみについて、オフセツト電
圧の小さい増幅器を用い、あるいはオフセツト補
償回路を用いれば十分であり、その数は１個のみ
でよいことになる。
第４図は本発明の第二実施例の要部構成図であ
る。この図は第２図の上半分を表わした図で、こ
の第二実施例の特徴は、バツフア増幅器B0の出
力と反転入力との間に、開閉スイツチSWを挿入
したところにある。他の構成は第２図と同様であ
る。
る。この図は第２図の上半分を表わした図で、こ
の第二実施例の特徴は、バツフア増幅器B0の出
力と反転入力との間に、開閉スイツチSWを挿入
したところにある。他の構成は第２図と同様であ
る。
この開閉スイツチSWは、入力Viの値が変化す
る過渡期に、実用的には時系列に与えられる入力
アナログ信号のチヤンネル変化点で閉じるように
構成される。
る過渡期に、実用的には時系列に与えられる入力
アナログ信号のチヤンネル変化点で閉じるように
構成される。
現実のマルチプレクサMUX、デマルチプレク
サDMXのスイツチ切換特性は理想的ではなく、
スイツチを切換える瞬間に全スイツチがオフにな
る期間がある。この期間においてバツフア増幅器
B0は、負帰還がかからず、そのためバツフア増
幅器B0の出力電圧VpBはバツフア増幅器B0の電源
電圧で決まる最大値（飽和電圧）まで過渡的に変
化する。マルチプレクサMUX、デマルチプレク
サDMXのスイツチがオンとなつた時から出力電
圧VpBは飽和電圧から(1)式で定まる電圧まで変化
する。出力電圧VpBの変化速度は有限のため、出
力電圧VpBの変化幅が大きい程、そのマルチプレ
クサMUX、デマルチプレクサDMXの切替周期
を大きくしなければならない。また、一般に出力
電圧VpBが飽和電圧に達すると、出力電圧VpBの
変化速度はそうでない場合に比べて小さくなる。
このため、切換え周期が長くなると、コンデンサ
C0〜Coの値を大きくしなければならず不経済と
なる。
サDMXのスイツチ切換特性は理想的ではなく、
スイツチを切換える瞬間に全スイツチがオフにな
る期間がある。この期間においてバツフア増幅器
B0は、負帰還がかからず、そのためバツフア増
幅器B0の出力電圧VpBはバツフア増幅器B0の電源
電圧で決まる最大値（飽和電圧）まで過渡的に変
化する。マルチプレクサMUX、デマルチプレク
サDMXのスイツチがオンとなつた時から出力電
圧VpBは飽和電圧から(1)式で定まる電圧まで変化
する。出力電圧VpBの変化速度は有限のため、出
力電圧VpBの変化幅が大きい程、そのマルチプレ
クサMUX、デマルチプレクサDMXの切替周期
を大きくしなければならない。また、一般に出力
電圧VpBが飽和電圧に達すると、出力電圧VpBの
変化速度はそうでない場合に比べて小さくなる。
このため、切換え周期が長くなると、コンデンサ
C0〜Coの値を大きくしなければならず不経済と
なる。
ここで、マルチプレクサMUX、デマルチプレ
クサDMXの切換え時に出力電圧VpBが飽和電圧
まで変化しないように全スイツチがオフの期間に
も負帰還をかけておけば出力電圧VpBは下記の(5)
式のように入力Viとバツフア増幅器B0のオフセ
ツト電圧電圧EBの和のみとなる。
クサDMXの切換え時に出力電圧VpBが飽和電圧
まで変化しないように全スイツチがオフの期間に
も負帰還をかけておけば出力電圧VpBは下記の(5)
式のように入力Viとバツフア増幅器B0のオフセ
ツト電圧電圧EBの和のみとなる。
VpB＝Vi＋EB …(5)
したがつて、出力電圧VpBの変化幅は入力Viの
変化幅程度となり、出力電圧VpBが飽和電圧に達
していないため、出力電圧VpBの変化速度を速く
することができる。第４図に示したスイツチSW
は、マルチプレクサMUX、デマルチプレクサ
DMXのスイツチ切換えの時間のみオンとして全
スイツチがオフの期間にも、負帰還がかかるよう
にした。
変化幅程度となり、出力電圧VpBが飽和電圧に達
していないため、出力電圧VpBの変化速度を速く
することができる。第４図に示したスイツチSW
は、マルチプレクサMUX、デマルチプレクサ
DMXのスイツチ切換えの時間のみオンとして全
スイツチがオフの期間にも、負帰還がかかるよう
にした。
このようにすることにより、過渡時の信号変化
に対してスインング量が小さくなるので、全体の
負帰還系の応答が早くなる作用がある。
に対してスインング量が小さくなるので、全体の
負帰還系の応答が早くなる作用がある。
第４図に示す開閉スイツチSWに代えて、適当
な値の抵抗器あるいはコンデンサを挿入すること
によつても同様の作用があり、追従特性がよくな
る効果がある。
な値の抵抗器あるいはコンデンサを挿入すること
によつても同様の作用があり、追従特性がよくな
る効果がある。
上記例はいずれもアナログ信号を電圧信号とし
たが、電流信号でも同様に本発明を実施すること
ができる。
たが、電流信号でも同様に本発明を実施すること
ができる。
以上説明したように、本発明によれば保持増幅
器の入力回路は、掃引に同期してその都度負帰還
系に含まれることになるので、そのオフセツト電
圧は出力に誤差として現われない。したがつて、
装置は簡単化されかつ経済化される。オフセツト
電圧の調整は１個のバツフア増幅器についてのみ
行えばよく、その工数は小さくなる。
器の入力回路は、掃引に同期してその都度負帰還
系に含まれることになるので、そのオフセツト電
圧は出力に誤差として現われない。したがつて、
装置は簡単化されかつ経済化される。オフセツト
電圧の調整は１個のバツフア増幅器についてのみ
行えばよく、その工数は小さくなる。
第１図は従来例装置の構成図。第２図は本発明
実施例装置の構成図。第３図は動作原理を説明す
るための等価回路図。第４図は本発明第二実施例
装置の要部構成図。 B0…バツフア増幅器、DMX…デマルチプレク
サ、A0〜Ao…保持増幅器、MUX…マルチプレ
クサ。
実施例装置の構成図。第３図は動作原理を説明す
るための等価回路図。第４図は本発明第二実施例
装置の要部構成図。 B0…バツフア増幅器、DMX…デマルチプレク
サ、A0〜Ao…保持増幅器、MUX…マルチプレ
クサ。
Claims (1)
- 【特許請求の範囲】 １ 複数のアナログ信号が時系列的に与えられる
バツフア増幅器B0と、 このバツフア増幅器の出力を入力としこの入力
の信号を上記アナログ信号に同期して複数個の出
力に順次分配するデマルチプレクサDMXと、 このデマルチプレクサの複数個の出力にそれぞ
れ接続された保持増幅器A0〜Aoと を備えた時分割アナログ信号再生装置において、 上記保持増幅器の入力に上記バツフア増幅器の
出力が与えられている時間に同期してその保持増
幅器の出力を上記バツフア増幅器の入力に負帰還
結合させる手段 を備えたことを特徴とする時分割アナログ信号再
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734981A JPS58107736A (ja) | 1981-12-21 | 1981-12-21 | 時分割アナログ信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734981A JPS58107736A (ja) | 1981-12-21 | 1981-12-21 | 時分割アナログ信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107736A JPS58107736A (ja) | 1983-06-27 |
| JPS6322699B2 true JPS6322699B2 (ja) | 1988-05-12 |
Family
ID=16538260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20734981A Granted JPS58107736A (ja) | 1981-12-21 | 1981-12-21 | 時分割アナログ信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107736A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183623A (ja) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | サンプルホールド回路 |
-
1981
- 1981-12-21 JP JP20734981A patent/JPS58107736A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107736A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364027A (en) | Calibration apparatus for analog-to-digital converter | |
| US4282515A (en) | Analog to digital encoding system with an encoder structure incorporating instrumentation amplifier, sample and hold, offset correction and gain correction functions | |
| WO1998045798A1 (en) | Current-to-voltage integrator for adc | |
| JPH01198823A (ja) | 入力回路 | |
| US4352070A (en) | Sample-and-hold unit | |
| JPS62122685A (ja) | 模型飛行機等無線遠隔操縦装置におけるトリム制御装置 | |
| US3940678A (en) | Multi-input switching means | |
| JPS6322699B2 (ja) | ||
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| CA2244718A1 (en) | Current mode analog signal multiplexor | |
| US4591855A (en) | Apparatus for controlling a plurality of current sources | |
| US6608583B1 (en) | Analog signal input circuit in analog signal processing apparatus | |
| EP0393996B1 (en) | Charge coupled devices | |
| US3885220A (en) | Buffered multiplexer with differential amplifier | |
| JPS5482157A (en) | Electronic switch circuit | |
| JPS5912719Y2 (ja) | 入力切換回路 | |
| JPH0315372B2 (ja) | ||
| GB2215931A (en) | Amplifying devices | |
| JP3547420B2 (ja) | 計測システム用マルチチャンネル信号切換装置 | |
| JPH0429259B2 (ja) | ||
| SU1096766A1 (ru) | Устройство резервировани источников аналоговых сигналов | |
| SU995371A1 (ru) | Матричный формирователь видеосигнала | |
| SU932614A1 (ru) | Многоканальный переключатель напр жений | |
| JPS6275326A (ja) | 熱電対入力装置 | |
| SU954804A1 (ru) | Тензометрическое устройство с автоматической установкой нул |