JPS632168A - Disk motor control circuit - Google Patents

Abstract

PURPOSE:To prevent abnormal rotation of a disk motor by providing an EFM presence detecting circuit detecting the presence of an EFM signal, a gate circuit, an intermittent acceleration circuit and a counter. CONSTITUTION:If the EFM signal is lost due to any fault, a detection signal representing loss of EFM signal is generated from an EFM signal presence detection circuit 15 and controls a gate circuit 10 to interrupt a signal from a phase servo and a rough servo and a disk motor is coasted slowly in a decelerated speed. When the detection signal representing loss of EFM signal is generated, intermittent acceleration circuits 12, 17 to drive the motor forward at a prescribed interval thereby driving the disk motor which may be at halt. While a rough servo generating an acceleration signal is selected, if the decelerated signal is generated still after a prescribed time based on a counter 32, it is judged that a faulty state in which the disk motor is not decelerated is present, to inhibit the deceleration signal.

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＣＤ（コンパクトディスク）再生装置のディス
クモータ制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a disc motor control circuit for a CD (compact disc) playback device.

（ロ）従来の技術 ＣＤ再生装置では、ディスクの回転は、線速度が一定と
なるようにディスクモータを制御している。そのために
、ディスクから取り出されたＥＦＭ信号に基いてＰＬＬ
回路で作成された同期信号を分周回路で分周し、その結
果得られた分周出力と、水晶発振回路で作成された基準
クロックパルスを分周して得られた分周出力との位′相
差を検出し、その位相差がなくなるようにディスクモー
タにサーボをかけている。しかし、ＰＬＬ回路に於いて
、ＦＥＭ信号から作成きれた同期信号をＦＥＭ信号と同
期きせる範囲が±５％程度しかないため、この精度まで
線速度を合わせ込む必要がある。これをラフサーボと呼
んでいる。(b) Conventional technology In a CD playback device, a disk motor is controlled so that the linear velocity of the rotation of the disk is constant. For this purpose, the PLL
The frequency of the synchronization signal created by the circuit is divided by the frequency divider circuit, and the resulting frequency division output is compared with the frequency division output obtained by dividing the reference clock pulse created by the crystal oscillation circuit. 'The phase difference is detected and the servo is applied to the disk motor to eliminate the phase difference. However, in the PLL circuit, the range in which the synchronization signal created from the FEM signal can be synchronized with the FEM signal is only about ±5%, so it is necessary to adjust the linear velocity to this accuracy. This is called rough servo.

そこで、従来はディスクの回転が安定状態にあるか非安
定状態にあるかを検出し、非安定状態にある場合には位
相制御から直接制御に切換えて、早急に安定状態に近づ
けるようにしたものがある。また、回転速度が早いかあ
るいは遅いかを示す情報を得るために、ＥＦＭ信号の最
長周期（１１ビット連続期間）を検出し、この最長周期
が基準クロックパルスで作成きれた基準周期より長い場
合には回転速度が遅いと判別し、短い場合には回転速度
が早いと判別している。Therefore, conventional methods detect whether the disk rotation is in a stable or unstable state, and if it is in an unstable state, switch from phase control to direct control to quickly bring it closer to a stable state. There is. In addition, in order to obtain information indicating whether the rotation speed is fast or slow, the longest period (11 bits continuous period) of the EFM signal is detected, and if this longest period is longer than the reference period created by the reference clock pulse, It is determined that the rotation speed is slow, and if it is short, it is determined that the rotation speed is fast.

上述のディスクモータ制御回路については、特開昭６０
−８５４６５号公報に詳細に記載されている。Regarding the above-mentioned disk motor control circuit, Japanese Patent Application Laid-Open No. 1983
It is described in detail in Japanese Patent No.-85465.

（ハ）発明が解決しようとする問題点 しかしながら、従来の如＜ＥＦＭ信号の最長周期を検出
している回路に於いては、例えば、トラックジャンプあ
るいはキズ等によりＥＦＭ信号にドロップアウトが発生
すると、検出された最長周期が基準周期より長くなり、
正常な回転をしているにも拘わらず回転速度が遅いと判
別され、回転速度が速くなる方向に制御されてしまう。(c) Problems to be Solved by the Invention However, in the conventional circuit that detects the longest period of the EFM signal, if a dropout occurs in the EFM signal due to, for example, a track jump or scratch, The longest period detected is longer than the reference period,
Even though it is rotating normally, it is determined that the rotation speed is slow, and the rotation speed is controlled to become faster.

また、何らかの支障によりＥＦＭ信号が無くなった場合
にもラフサーボは回転速度が遅いと判別するため正方向
の高速回転に落ち入る危険性がある。Furthermore, even if the EFM signal disappears due to some kind of trouble, the rough servo determines that the rotation speed is slow, so there is a risk that the rotation speed will drop to high speed in the forward direction.

−方、外部要因によりディスクモータが停止あるいは停
止に近い状態になったとき（例えば、異物によりディス
クが強制的に止められたとき）、ディスクからの信号が
無くなるため、ＥＦＭ信号を抽出するスライス回路の入
力がそのスライスレベル近傍でふらつき、ＥＦＭ信号の
出力ラインに高周波成分が発生する。これにより最長周
期が基準周期より短いと判別されその結果、ラフサーボ
はディスクモータを減速する方向に作用することになり
、ディスクモータが高速逆回転に落ちいる危険性もあっ
た。- On the other hand, when the disk motor stops or comes to a near-stop state due to external factors (for example, when the disk is forcibly stopped by a foreign object), the signal from the disk disappears, so the slice circuit extracts the EFM signal. The input of the signal fluctuates near the slice level, and a high frequency component is generated in the output line of the EFM signal. As a result, the longest period is determined to be shorter than the reference period, and as a result, the rough servo acts to decelerate the disk motor, and there is a risk that the disk motor will rotate at high speed in the opposite direction.

（ニ）問題点を解決するだめの手段 本発明は、上述した点に鑑みて為されたものであり、Ｅ
ＦＭ信号の有無を検出するＥＦＭ有無検出回路と、該検
出回路からのＥＦＭ信号無しの検出信号により位相サー
ボ及びラフサーボを禁止するゲート回路とＥＦＭ信号無
しの検出信号発生時に所定の間隔でディスクモータの加
速信号を出力する間欠加速回路と、ラフサーボの選択時
にラフサーボが減速信号を発生している状態で計数を行
い所定数の計数時に減速信号を禁止するカウンタとを備
えることにより、ディスクモータの正方向高速回転ある
いは逆方向高速回転に落ち入ることを防止するものであ
る。(d) Means for solving the problems The present invention has been made in view of the above points, and
An EFM presence/absence detection circuit that detects the presence or absence of an FM signal, a gate circuit that prohibits phase servo and rough servo based on a detection signal of no EFM signal from the detection circuit, and a gate circuit that disables the disc motor at predetermined intervals when a detection signal of no EFM signal is generated. By providing an intermittent acceleration circuit that outputs an acceleration signal, and a counter that performs counting while the rough servo is generating a deceleration signal when the rough servo is selected, and prohibits the deceleration signal when a predetermined number of counts is reached, the disk motor can be controlled in the forward direction. This prevents the motor from falling into high-speed rotation or high-speed rotation in the reverse direction.

（ネ）作用 上述の手段によれば、トラックジャンプあるいはキズ等
によってＥＦＭ信号にドロップアウトが発生したり、ま
た、何らかの支障によりＥＦＭ信号が無くなった場合、
ＥＦＭ信号有無検出回路からＥＦＭ信号無しの検出信号
が発生し、該信号によりゲート回路が制御きれ、位相サ
ーボ及びラフサーボからの信号が遮断される。これによ
りディスクモータは自由回転を行いゆっくりと減速方向
に向う。また、ＥＦＭ信号無しの検出信号が発生してい
るとき、間欠加速回路によって所定の間隔で正回転方向
に加速することにより、停止しているかもしれないディ
スクモータを駆動する。更に、加速信号を発生している
ラフサーボが選択きれている状態では、カウンタに基い
た所定期間経過後も依然減速信号が発生しているとすれ
ば、ディスクモータの減速が実施されていない異常状態
であると判断し、減速信号を禁止する。これらの作用に
より、ディスクモータの異常回転が防止される。(f) Effect According to the above-mentioned means, if a dropout occurs in the EFM signal due to a track jump or scratch, or if the EFM signal disappears due to some kind of trouble,
A detection signal indicating the absence of an EFM signal is generated from the EFM signal presence/absence detection circuit, and the gate circuit is completely controlled by this signal, and signals from the phase servo and rough servo are cut off. As a result, the disk motor rotates freely and slowly moves toward deceleration. Further, when a detection signal without an EFM signal is generated, the intermittent acceleration circuit accelerates the disk motor in the forward rotation direction at predetermined intervals to drive the disk motor, which may be stopped. Furthermore, if the rough servo that is generating the acceleration signal is fully selected, and the deceleration signal is still being generated after a predetermined period based on the counter, it is an abnormal state where the disc motor is not decelerating. , and prohibits the deceleration signal. These actions prevent the disk motor from rotating abnormally.

（へ）実施例 第１図は本発明の実施例を示す回路図である。(f) Example FIG. 1 is a circuit diagram showing an embodiment of the present invention.

位相サーボ回路は、分周回路（１）及び（２）と位相比
較回路（３）とから構成きれる。分周回路（１）は、Ｅ
ＦＭ信号に基いてＰＬＬ回路（図示せず）で作成きれた
同期パルスＰＬＣＫ（４，３２ＭＨｚ）を５８８個（１
フレ一ム分）分周する回路であり、また、分周回路（２
）は、水晶発振回路（図示せず）で作成きれたクロック
パルス＃ａｕ（４，３２ＭＨ２）を同様に５８８分周す
る回路であり、各分周回路（１）及び（２）の分周出力
の位相差が位相比較回路（３）に於いて検出され、分周
回路（１）の出力の位相が、遅れている場合には加速信
号ＰＨ（＋）Ｈ”を出力し、進んでいる場合には減速信
号ＰＨ（−）“ＨＩｔを出力し、略−致している場合に
は共にＬ　１１とする。The phase servo circuit is composed of frequency divider circuits (1) and (2) and a phase comparator circuit (3). The frequency dividing circuit (1) is E
Based on the FM signal, 588 (1
This is a circuit that divides the frequency (one frame), and also divides the frequency (2 frames).
) is a circuit that similarly divides the clock pulse #au (4,32MH2) created by a crystal oscillation circuit (not shown) by 588, and the divided outputs of each frequency dividing circuit (1) and (2) The phase difference between the two is detected in the phase comparator circuit (3), and if the phase of the output of the frequency divider circuit (1) is delayed, an acceleration signal PH(+)H" is output, and if it is ahead, an acceleration signal PH(+)H" is output. When the deceleration signal PH(-) "HIt" is output, and when they are approximately equal to each other, both are set to L11.

一方、ラフサーボ回路は、シフトレジスタ（４〉、デコ
ーダ（５）、ホールド回路（６）、ボトム優先回路（７
）及び制御信号発生回路（８）から構成きれている。シ
フトレジスタ（４）は、水晶発振回路で作成された８、
６４ＭＨ２の基準クロックパルスφ、に従ってＥＦＭ信
号を順次入力する。シフトレジスタ（４）に順次入力き
れるＥＦＭ信号のデータパターンは、デコーダ（５）に
於いて、ＥＦＭ信号の最短周期が２．ＯＴ、２．５Ｔ、
３．ＯＴ、及び、３．５Ｔのいずれであるか判別きれる
。ここで、Ｔは基準クロックパルスφ。に基いたＥＦＭ
信号の１ビット分の周期である。デコーダ（５）の判別
出力２．ＯＴ、２．５Ｔ、３．ＯＴ、３．５Ｔは、ホー
ルド回路（６）に於いて各々記憶保持され、ボトム優先
回路（７）に印加される。このホールド回路（６）は、
基準クロックパルスφ□に基いて作成された１フレーム
を周期とする７、３５ＫＨｚのクロックパルスφＦＬＭ
を３２フレ一ム分計数するフレームカウンタ（９）から
、３２フレームに１回出力されるパルス１／３２ＦＬに
よってクリアされる。即ち、３２フレ一ム間の最短周期
のデコード結果がホールド回路（６）に保持きれる。ボ
トム優先回路（７）は、フレームカウンタ（９）からパ
ルス１／３２ＦＬと異なるタイミングで３２フレーム毎
に出力されるパルスＥＮＡにより、ホールド回路（６）
からの信号を受け、最も短い周期の信号を制御信号発生
回路（８）に出力する。制御信号発生回路（８）は、ボ
トム優先回路（７〉の出力が３．５Ｔのとき加速信号Ｒ
Ｏ（＋）を“Ｈ１１とし、その後出力が２．５Ｔとなっ
たとき加速信号ＲＯ（＋）を“Ｌ”とする、−方、出力
が２．０Ｔとき減速信号ＲＯ（−）を′Ｈ”とし、その
後出力が３．ＯＴとなったとき減速信号ＲＯ（−）を“
Ｌ　Ｉｔとする。On the other hand, the rough servo circuit includes a shift register (4), a decoder (5), a hold circuit (6), and a bottom priority circuit (7).
) and a control signal generating circuit (8). The shift register (4) is 8, made with a crystal oscillator circuit.
EFM signals are sequentially input in accordance with the reference clock pulse φ of 64MH2. The data pattern of the EFM signal that can be sequentially input to the shift register (4) is determined by the decoder (5) when the shortest period of the EFM signal is 2. OT, 2.5T,
3. It can be clearly determined whether it is OT or 3.5T. Here, T is the reference clock pulse φ. EFM based on
This is the period of one bit of the signal. Decoder (5) discrimination output 2. OT, 2.5T, 3. OT and 3.5T are each stored and held in a hold circuit (6) and applied to a bottom priority circuit (7). This hold circuit (6) is
A clock pulse φFLM of 7.35 KHz with a period of one frame created based on the reference clock pulse φ□
The frame counter (9) counts 32 frames, and is cleared by pulse 1/32FL, which is output once every 32 frames. That is, the decoding result of the shortest period between 32 frames can be held in the hold circuit (6). The bottom priority circuit (7) uses the pulse ENA output from the frame counter (9) every 32 frames at a timing different from pulse 1/32FL to the hold circuit (6).
It receives a signal from the control signal generating circuit (8) and outputs the signal with the shortest period to the control signal generating circuit (8). The control signal generation circuit (8) generates an acceleration signal R when the output of the bottom priority circuit (7>) is 3.5T.
O(+) is set to "H11", and then when the output becomes 2.5T, the acceleration signal RO(+) is set to "L". On the other hand, when the output is 2.0T, the deceleration signal RO(-) is set to 'H' ”, then the output is 3. When it becomes OT, the deceleration signal RO (-) is
Let it be L It.

上述の位相サーボ回路の制御信号ＰＨ（＋）及びＰＨ（
−）とラフサーボ回路の制御信号ＲＯ（＋）及びＲＯ（
−）は、共に選択回路（１０）に印加され、切換信号Ｓ
ＥＬによっていずれか一方が制御信号ＣＬＶ（＋）及び
ＣＬＶ（−）としてディスクモータの駆動回路に送出き
れる。この切換信号ＳＥＬは、ディスクモータの回転状
態を検出するカウンタ（１１）及び（１２）によって作
成される。カウンタ（１１）は、パルス１／３２ＦＬに
よってリセットきれ、ＥＦＭ信号のフレーム同期信号と
基準クロ・ツクパルス≠８１．から作られる標準フレー
ム同期信号とが一致する毎に出力されるパルス５ＹＥＱ
を８個計数したとき、その出力でＯＲゲート（１３）を
介してカウンタ（１２）をリセットする。また、カウン
タ（１２）はパルス１／３２ＦＬを３２個計数したとき
切換信号ＳＥＬを“Ｈ”とするカウンタであり、カウン
タ（１１〉の出力でリセットされる他に、制御信号ＲＯ
（＋）あるいはＲＯ（−）のいずれか−方が“Ｈ”とな
っているときＮＯＲゲート（１４）の出力でリセットさ
れる。即ち、ディスクが位相サーボ回路の制御範囲内で
回転していれば、カウンタ（１１）が３２フレーム毎に
リセットされる間にパルス５ＹＥＱは必ず８個以上発生
するため、カウンタ（１１）からの出力が発生し、また
、制御信号Ｒ０（＋）及びＲＯ（−）も共に“Ｌ”であ
るためＮＯＲゲート（１４）の出力は′Ｈ″となる。従
って、カウンタ（１２）はリセットきれ、切換信号ＳＥ
Ｌが“Ｌ”となるため、選択回路（１０〉は制御信号Ｐ
Ｈ（＋＞及びＰＨ（−）を選択出力する。−方、位相サ
ーボ回路の制御範囲外でディスクモータが回転している
ときは、制御信号ＲＯ（＋）あるいはＲＯ（−）のいず
れか−方が“ＨＩｔとなり、更に、３２フレ一ム間にパ
ルス５ＹＥＱは８個に達しなくなるためカウンタ（１２
）のリセットが解除される。この状態の３２フレームが
３２回連続するとカウンタ（１２）からの切換信号ＳＥ
Ｌが“Ｈ″となるため、選択回路（１０）はラフサーボ
回路の制御信号ＲＯ（＋）及びＲＯ（−）を選択出力す
る。The control signals PH(+) and PH( of the above-mentioned phase servo circuit
-) and rough servo circuit control signals RO(+) and RO(
-) are both applied to the selection circuit (10), and the switching signal S
Depending on the EL, one of the control signals CLV(+) and CLV(-) can be sent to the disk motor drive circuit. This switching signal SEL is created by counters (11) and (12) that detect the rotational state of the disk motor. The counter (11) can be reset by the pulse 1/32FL, and the frame synchronization signal of the EFM signal and the reference clock pulse≠81. Pulse 5YEQ is output every time the standard frame synchronization signal generated from
When eight are counted, the counter (12) is reset by the output via the OR gate (13). The counter (12) is a counter that sets the switching signal SEL to "H" when it counts 32 pulses 1/32FL, and in addition to being reset by the output of the counter (11), the control signal RO
When either (+) or RO (-) is at "H", it is reset by the output of the NOR gate (14). That is, if the disk is rotating within the control range of the phase servo circuit, eight or more pulses 5YEQ will always be generated while the counter (11) is reset every 32 frames, so the output from the counter (11) will be occurs, and since the control signals R0 (+) and RO (-) are both "L", the output of the NOR gate (14) becomes 'H'. Therefore, the counter (12) is reset and the switching is completed. Signal SE
Since L becomes "L", the selection circuit (10> is the control signal P
H (+> and PH (-)) are selectively output. On the other hand, when the disk motor is rotating outside the control range of the phase servo circuit, either control signal RO (+) or RO (-) is output. Since the number of pulses 5YEQ does not reach 8 during 32 frames, the counter (12
) is reset. When 32 frames in this state continue 32 times, the switching signal SE from the counter (12)
Since L becomes "H", the selection circuit (10) selectively outputs the control signals RO(+) and RO(-) for the rough servo circuit.

また、ＥＦＭ信号有無検出回路（１５）は、ＥＦＭ信号
を入力し、そのＥＦＭ信号の立ち上がりあるいは立ち下
がりがパルスφアの周期内に発生しなかったとき“ＥＦ
Ｍ信号無し”として検出出力ＮＯＥを“Ｌ　１１とする
。この検出出力ＮＯＥは、ＯＲゲート（１６）を介して
カウンタ（１７〉のリセット入力Ｒに印加きれると共に
、Ｒ−Ｓ　Ｆ　Ｆ（１Ｂ＞のリセット人力Ｒ及びＮＯＲ
ゲート（１９）に印加される。Ｒ−３ＦＦ（１８）の出
力可は、切換信号ＳＥＬとその反転信号ＳＥＬが印加さ
れたＡＮＤゲート（２０バ２１）に印加されると共にイ
ンバータ（２２）を介してＮＡＮＤゲート（２３）に印
加される。−方カウンタ（１７）はカウンタ（１２）と
共に間欠加速回路を形成するものであり、カウンタ（１
２）の４ビツト出力とカウンタ（１７）の２ビツト出力
がＮＡＮＤゲート（２４）に印加され、ＮＡＮＤゲート
（２４）の出力ＩＴＶはＮＯＲゲート（１９）に印加さ
れると共にインバータ（２５）を介してＮＡＮＤゲート
（２３）に印加される。このＮＡＮＤゲート（２４）の
出力ＩＴＶは、カウンタ（１２）（１７）が３２フレー
ム×２５６を計数する間に８フレ一ム間、即ち、約１秒
間に１回１７．４ｍｓの間“Ｌ”となる。Further, the EFM signal presence/absence detection circuit (15) inputs the EFM signal, and when the rise or fall of the EFM signal does not occur within the period of the pulse φa, the EFM signal
Assuming that there is no M signal, the detection output NOE is set to "L 11." This detection output NOE is applied to the reset input R of the counter (17>) via the OR gate (16), and is also applied to the reset input R of R-S F F (1B>) and NOR
applied to the gate (19). The output enable of the R-3FF (18) is applied to the AND gate (20 bar 21) to which the switching signal SEL and its inverted signal SEL are applied, and is also applied to the NAND gate (23) via the inverter (22). Ru. The counter (17) forms an intermittent acceleration circuit together with the counter (12), and the counter (17) forms an intermittent acceleration circuit together with the counter (12).
The 4-bit output of 2) and the 2-bit output of the counter (17) are applied to the NAND gate (24), and the output ITV of the NAND gate (24) is applied to the NOR gate (19) and is also applied via the inverter (25). is applied to the NAND gate (23). The output ITV of this NAND gate (24) is "L" for 8 frames while the counters (12) and (17) count 32 frames x 256, that is, for 17.4 ms approximately once every second. becomes.

ここで、第２図を参照して、ＥＦＭ信号無しと検出され
た場合の動作と間欠加速動作について説明する。ディス
クモータが位相サーボの制御範囲で回転しているときに
は、ＥＦＭ信号有無検出回路（１５）の検出出力ＮＯＥ
は“Ｈ”であり、切換信号ＳＥＬは“Ｌ　Ｉｊであるた
め、選択回路（１０）のＮＡＮＤゲート（２６）及び（
２７）カラＮｏＲケート（２８）及び（２９）を介して
制御信号ＣＬＶ（＋）及びＣＬＶ（−）に位相比較回路
（３）の制御信号ＰＨ（＋）及びＰＨ（−）が現われる
。今、何らかの異常でディスクモータの回転が停止ある
いは停止に近い状態となったとすると、その前の回転速
度が低下した状態で制御信号ＲＯ（＋）が“Ｈ”となり
、カウンタ（１１）及び（１２）の作用により切換信号
ＳＥＬが′Ｈ”となるため、制御信号ＣＬＶ（＋）及び
ＣＬＶ（−）にはラフサーボ回路からの制御信号ＲＯ（
＋）“Ｈ”及びＲＯ（−）“Ｌ”がＮＡＮＤゲート（３
０）とＮＯＲゲート（２８）及びＮＡＮＤゲー）　（３
１）とＮＯＲゲート（２９）を介して現われる。その後
、ＥＦＭ信号が検出されなくなると検出出力ＮＯＥが“
Ｌ”となり、カウンタ（１７）の計数が開始される。そ
して、ＮＡＮＤゲート（２４〉の出力ＩＴＶが′Ｌ”と
なると、Ｒ−３ＦＦ（１８）がセットされ、出力Ｑが“
Ｏ”となるため、ＡＮＤゲート（２０）（２１）に於い
て切換信号ＳＥＬ及びＳＥＬが遮断され、ＮＡＮＤゲー
ト（２６）（２７）（３０）（３１）に於いて制御信号
Ｐ　Ｈ’（＋　）及びＰＨ（−）と制御信号ＲＯ（＋）
及びＲＯ（−）が遮断される。このとき、ＮＡＮＤゲー
ト（２３）ニハ、出力ＩＴＶ反転信号ＩＴＶ＝′Ｈ″及
びＲ−Ｓ　Ｆ　Ｆ（１８）の出力Ｑの反転信号Ｑ＝“Ｈ
Ｉｔが印加されるため、制御信号ＣＬＶ（＋）は′Ｈ゛
′となり、加速信号となる。即ち、約１秒間に１７．４
ｍｓの間隔で出力ＩＴＶが“Ｌ”となるたびに、制御信
号ＣＬＶ（＋）が“Ｈ”となり間欠加速が為される。こ
の間欠加速により、停止あるいは停止に近い状態にあっ
たディスクモータが正方向に回転を開始し、ＥＦＭ信号
が発生すると、検出出力ＮＯＥが“Ｈ”となるため、Ｒ
−３Ｆ　Ｆ　（１８）及びカウンタ（１７）はリセット
され、切換信号ＳＥＬにより制御信号ＲＯ（＋）“Ｈｏ
”及びＲＯ（−）“Ｌ　Ｉｊが制御信号ＣＬＶ（＋）及
びＣＬＶ（−）として出力され、ラフサーボの状態とな
る。Here, with reference to FIG. 2, the operation when no EFM signal is detected and the intermittent acceleration operation will be described. When the disk motor is rotating within the control range of the phase servo, the detection output NOE of the EFM signal presence detection circuit (15)
is "H" and the switching signal SEL is "L Ij", so the NAND gate (26) and (
27) The control signals PH(+) and PH(-) of the phase comparator circuit (3) appear in the control signals CLV(+) and CLV(-) via the empty NoR gates (28) and (29). Now, suppose that the rotation of the disk motor has stopped or is close to stopping due to some abnormality, and the control signal RO(+) becomes "H" while the previous rotational speed has decreased, and the counters (11) and (12) ), the switching signal SEL becomes 'H', so the control signals CLV(+) and CLV(-) are supplied with the control signal RO() from the rough servo circuit.
+) “H” and RO (-) “L” are NAND gates (3
0) and NOR gate (28) and NAND gate) (3
1) and a NOR gate (29). After that, when the EFM signal is no longer detected, the detection output NOE becomes “
When the output ITV of the NAND gate (24) becomes 'L', the R-3FF (18) is set and the output Q becomes 'L'.
Therefore, the switching signals SEL and SEL are cut off at the AND gates (20) and (21), and the control signal P H'(+ ) and PH(-) and control signal RO(+)
and RO(-) are blocked. At this time, the output ITV inverted signal ITV='H'' of the NAND gate (23) and the inverted signal Q of the output Q of R-S F F (18)=``H''
Since It is applied, the control signal CLV(+) becomes 'H' and becomes an acceleration signal. That is, 17.4 per second
Every time the output ITV becomes "L" at an interval of ms, the control signal CLV(+) becomes "H" and intermittent acceleration is performed. Due to this intermittent acceleration, the disk motor, which has been stopped or nearly stopped, starts rotating in the forward direction, and when the EFM signal is generated, the detection output NOE becomes "H", so the R
-3F F (18) and the counter (17) are reset, and the control signal RO (+) “Ho” is reset by the switching signal SEL.
" and RO(-)"L Ij are output as control signals CLV(+) and CLV(-), resulting in a rough servo state.

更に、ディスクモータの回転が正常に近づき位相サーボ
の制御範囲になると切換信号ＳＥＬがＬ”となって、制
御信号ＰＨ（＋）及びＰＨ（−）が制御信号ＣＬＶ（＋
）及びＣＬＶ（−）として出力される。このようにして
、ディスクモータが停止あるいは停止に近い状態になっ
た場合に対応できる。Furthermore, when the rotation of the disk motor approaches normal and reaches the control range of the phase servo, the switching signal SEL becomes L'', and the control signals PH(+) and PH(-) change to the control signal CLV(+
) and CLV(-). In this way, it is possible to cope with the case where the disk motor is stopped or almost stopped.

更に、第１図の回路に於いては、高速逆回転を肪止する
ためのカウンタ（３２）が設けられている。Furthermore, the circuit shown in FIG. 1 is provided with a counter (32) for stopping high-speed reverse rotation.

このカウンタ（３２）は、８ビツトから成り、８ビツト
目の出力がインバータ（３３）を介して入力ＣＬに設け
られたＡＮＤゲート（３４）に印加きれる。ＡＮＤゲー
ト（３４）には、更に、制御信号ＲＯ（−）、切換信号
ＳＥＬ及びパルス１／３２　Ｆ　Ｌが印加されている。This counter (32) consists of 8 bits, and the output of the 8th bit is applied to an AND gate (34) provided at the input CL via an inverter (33). A control signal RO(-), a switching signal SEL, and a pulse 1/32 FL are further applied to the AND gate (34).

また、カウンタ（３２）のリセット入力Ｒには、切換信
号ＳＥＬと制御信号ＰＨ（＋）が印加されたＡＮＤゲー
ト（３５）の出力及び制御信号ＲＯ（＋）がＯＲゲート
（３６）を介して印加される。即ち、カウンタ（３２）
は、制御信号ＲＯ（−）が“Ｈ′′の減速信号となり、
且つ、切換信号ＳＥＬがＨ”でラフサーボ回路が選択き
れているときにパルス１／３２　ＦＬを計数し、その計
数値が″１２８”となったとき信号ＤＥＳにより減速信
号が制御信号ＣＬＶ（−）に現われるのを禁止しまた制
御信号ＲＯ（＋　）が“Ｈ”となグたとき、及び、位相
サーボ回路が選択され制御信号ＰＨ（＋）が・Ｈ”とな
ったときリセットされるものである。Further, the reset input R of the counter (32) is supplied with the output of the AND gate (35) to which the switching signal SEL and the control signal PH (+) are applied, and the control signal RO (+) via the OR gate (36). applied. That is, the counter (32)
In this case, the control signal RO(-) becomes a deceleration signal of "H'',
In addition, when the switching signal SEL is "H" and the rough servo circuit is fully selected, pulses 1/32 FL are counted, and when the counted value reaches "128", the deceleration signal is changed to the control signal CLV (-) by the signal DES. It is reset when the control signal RO(+) becomes "H" and when the phase servo circuit is selected and the control signal PH(+) becomes "H". be.

そこで、第３図を参照して高速逆回転の防止動作につい
て説明する。何らかの支障によりディスクモータが停止
したとき、ＥＦＭ信号の入力に高周波成分が発生すると
、ラフサーボ回路のデコーダ（５）は最短周期が２．Ｏ
Ｔと判別するため制御信号ＲＯ（−）は“Ｈ”となり、
また、切換信号もＨ”となる。従って、ラフサーボ回路
が選択されてディスクモータには減速信号が印加される
ことになり、このままではディスクモータは逆方向に加
速されてしまう。このとき、カウンタ（３２）はパルス
１／３２ＦＬを計数し続け、１２８個計数したとき信号
ＤＥＳを“Ｌ″とする。信号ＤＥＳが・Ｌ”となること
により、ＮＡＮＤゲート（２６）（３０）に於いて制御
信号ＲＯ（−）及び制御信号ＰＨ（−）が遮断されるた
め、制御信号ＣＬＶ（−）は“Ｌ　ＩＩとなり、減速動
作が解除され逆方向への回転駆動が禁止される。そして
、ディスクモータが正方向に回転し、制御信号ＲＯ（＋
）が“Ｈｌｊとなるか、あるいは、正常回転になって切
換信号ＳＥＬが“Ｌ　＋ｔとなり制御信号ＰＨ（＋）が
“Ｈ”となったとき、カウンタ（３２〉がリセットされ
る。−方正常回転をしているときに制御信号ＲＯ（−）
が“ＨＩＩとなり、且つ、切換信号ＳＥＬが“Ｈ”とな
った場合には、同様にカウンタ（３２）の計数が実行さ
れるが、信号ＤＥＳが出力きれるまでの１２８×３２フ
レームの間には、制御信号ＲＯ（＋）が“Ｈ”となるか
、あるいは、切換信号ＳＥＬが“Ｌ”となり制御信号Ｐ
Ｈ（＋）が“ＨＩＩとなるため、カウンタ（３２）はリ
セットきれ信号ＤＥＳが発生することはない。このよう
な動作によりディスクモータの逆方向加速が防止される
のである。Therefore, the operation for preventing high-speed reverse rotation will be explained with reference to FIG. When the disk motor stops due to some kind of trouble and a high frequency component occurs in the input of the EFM signal, the decoder (5) of the rough servo circuit will change the shortest cycle to 2. O
The control signal RO(-) becomes “H” to determine that the
In addition, the switching signal also becomes "H". Therefore, the rough servo circuit is selected and a deceleration signal is applied to the disc motor. If this continues, the disc motor will be accelerated in the opposite direction. At this time, the counter ( 32) continues to count 1/32 pulses FL, and when 128 pulses are counted, sets the signal DES to "L". As the signal DES becomes "L", the control signal is activated at the NAND gates (26) and (30). Since RO(-) and control signal PH(-) are cut off, control signal CLV(-) becomes "L II", deceleration operation is canceled and rotational drive in the opposite direction is prohibited. It rotates in the positive direction and the control signal RO (+
) becomes "Hlj", or when the rotation becomes normal and the switching signal SEL becomes "L +t" and the control signal PH (+) becomes "H", the counter (32> is reset. Control signal RO (-) when rotating
When becomes "HII" and the switching signal SEL becomes "H", the counter (32) similarly performs counting, but during the 128 x 32 frames until the signal DES is outputted, , the control signal RO(+) becomes "H" or the switching signal SEL becomes "L" and the control signal P
Since H(+) becomes "HII", the counter (32) does not generate the reset completion signal DES. Such an operation prevents the disk motor from accelerating in the reverse direction.

（ト）発明の効果 上述の如く本発明によれば、ディスクモータの異常回転
が防止できるものであり、異常に対して自動的に安定な
ＣＬＶサーボを実現できる。また、ディスクモータ制御
回路を集積回路化した場合、従来は異常検出をマイクロ
コンピュータによって検出し集積回路に指令を与えてい
たが、本発明によれば、集積回路自身で行うため、マイ
クロコンピュータの負担が軽減する利点を有している。(G) Effects of the Invention As described above, according to the present invention, abnormal rotation of the disk motor can be prevented, and a CLV servo that is automatically stable against abnormalities can be realized. Furthermore, when the disk motor control circuit is integrated, conventionally a microcomputer detects an abnormality and gives commands to the integrated circuit, but according to the present invention, the integrated circuit itself performs the abnormality detection, so the burden is on the microcomputer. It has the advantage of reducing

【図面の簡単な説明】 第１図は本発明の実施例を示す回路図、第２図及び第３
図は第１図に示された実施例の動作を示すタイミング図
である。 （１）（２）・・・分周回路、　（３）・・・位相比較
回路、（４）・・・シフトレジスタ、（５）・・・デコ
ーダ、（６）・・・ホールド回路、　（７）・・・ボト
ム優先回路、　（８）・・・制御信号発生回路、　（１
０）・・・選択回路、　（９）・・・フレームカウンタ
、　（１１）（１２）（１７）（３２）・・・カウンタ
、　（１５）・・・ＥＦＭ信号有無検出回路。[Brief Description of the Drawings] Figure 1 is a circuit diagram showing an embodiment of the present invention, Figures 2 and 3 are circuit diagrams showing an embodiment of the present invention.
FIG. 1 is a timing diagram showing the operation of the embodiment shown in FIG. (1) (2)... Frequency divider circuit, (3)... Phase comparison circuit, (4)... Shift register, (5)... Decoder, (6)... Hold circuit, ( 7)...Bottom priority circuit, (8)...Control signal generation circuit, (1
0)... Selection circuit, (9)... Frame counter, (11) (12) (17) (32)... Counter, (15)... EFM signal presence detection circuit.

Claims (1)

【特許請求の範囲】[Claims] １、ＥＦＭ信号に基いて作成された同期信号の分周出力
と基準クロックパルスの分周出力との位相比較によりデ
ィスクモータの回転制御を行う位相サーボと、前記ＥＦ
Ｍ信号の所定周期と基準周期の比較によりディスクモー
タの回転制御を行うラフサーボとを選択するディスクモ
ータ制御回路に於いて、前記ＥＦＭ信号の有無を検出す
るＥＦＭ有無検出回路と、該検出回路からのＥＦＭ信号
無しの検出信号により前記位相サーボ及びラフサーボを
禁止するゲート回路と、前記ＥＦＭ信号無しの検出信号
発生時に所定の間隔でディスクモータの加速信号を出力
する間欠加速回路と、前記ラフサーボの選択時にラフサ
ーボが減速信号を発生している状態で計数を行い、所定
数の計数時に前記減速信号を禁止するカウンタとを備え
、ディスクモータの回転を保護することを特徴とするデ
ィスクモータ制御回路。1. A phase servo that controls the rotation of the disk motor by comparing the phase of the frequency-divided output of the synchronization signal created based on the EFM signal and the frequency-divided output of the reference clock pulse, and the EF
A disk motor control circuit that selects a rough servo for controlling the rotation of a disk motor by comparing a predetermined cycle of the M signal with a reference cycle includes an EFM presence/absence detection circuit that detects the presence or absence of the EFM signal; a gate circuit that inhibits the phase servo and rough servo based on a detection signal without an EFM signal; an intermittent acceleration circuit that outputs an acceleration signal for the disk motor at predetermined intervals when the detection signal without an EFM signal is generated; and when the rough servo is selected. A disk motor control circuit comprising: a counter that performs counting while a rough servo is generating a deceleration signal, and inhibits the deceleration signal when a predetermined number of counts is reached, to protect rotation of the disk motor.