JPS63215080A - 不揮発性半導体メモリ及びその製造方法 - Google Patents
不揮発性半導体メモリ及びその製造方法Info
- Publication number
- JPS63215080A JPS63215080A JP62047731A JP4773187A JPS63215080A JP S63215080 A JPS63215080 A JP S63215080A JP 62047731 A JP62047731 A JP 62047731A JP 4773187 A JP4773187 A JP 4773187A JP S63215080 A JPS63215080 A JP S63215080A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- forming
- mobile ions
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 3
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000009545 invasion Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は不揮発性半導体メモリ及びその製造方法く関す
るもので、特にＥＰＲＯＭ （Ｅｒａｓａｂｌｅ ＰＲ
ＯＭ）やＥＢＰＲＯＭ （Ｆｆｌｅｃｔｒｉｃａｌ Ｅ
ｒａｓａｂｌｅ ＰＲＯＭ）といったデバイスに用いら
れるものである。また他のデバイス例えばＤＲＡＭ （
Ｄｙｎａｍｉｃ ＲＡＭ） 、 ８ＲＡＭ（８ｔａｔｉ
ｃ几ＡＭ）等においても、可動イオンの影響を極力排除
したい場合に用いることができる。
るもので、特にＥＰＲＯＭ （Ｅｒａｓａｂｌｅ ＰＲ
ＯＭ）やＥＢＰＲＯＭ （Ｆｆｌｅｃｔｒｉｃａｌ Ｅ
ｒａｓａｂｌｅ ＰＲＯＭ）といったデバイスに用いら
れるものである。また他のデバイス例えばＤＲＡＭ （
Ｄｙｎａｍｉｃ ＲＡＭ） 、 ８ＲＡＭ（８ｔａｔｉ
ｃ几ＡＭ）等においても、可動イオンの影響を極力排除
したい場合に用いることができる。
（従来の技術）
一般に不揮発性メモリにおいては、デバイス中にＮｔｘ
＋等の可動イオンが存在すると、電荷保持特性の劣化や
セルトランジスタのスレッショルド電圧の不安定性を招
く。特に最近では、不揮発性メモリが様々な分野で使用
されるようになってきておシ、比較的温度の高い環境下
でも使用される場合がアシ、デバイス中の可動イオン量
は非常に小さく抑制する必要がある。従来技術では、一
般にウェハプロセス中にウェハに付着したＮａ は、ゲ
ッタ工程を通すことで不動化する。例えば後酸化膜を形
成後、その上部にＰＳＧ膜を堆積し高温処理を加えると
、付着していたＮａ がＰＳＧ膜中に取シ込まれて不動
化される。またこのＰＳＧ膜は外部からのＮａ＋の侵入
を防ぐ。
＋等の可動イオンが存在すると、電荷保持特性の劣化や
セルトランジスタのスレッショルド電圧の不安定性を招
く。特に最近では、不揮発性メモリが様々な分野で使用
されるようになってきておシ、比較的温度の高い環境下
でも使用される場合がアシ、デバイス中の可動イオン量
は非常に小さく抑制する必要がある。従来技術では、一
般にウェハプロセス中にウェハに付着したＮａ は、ゲ
ッタ工程を通すことで不動化する。例えば後酸化膜を形
成後、その上部にＰＳＧ膜を堆積し高温処理を加えると
、付着していたＮａ がＰＳＧ膜中に取シ込まれて不動
化される。またこのＰＳＧ膜は外部からのＮａ＋の侵入
を防ぐ。
（発明が解決しようとする問題点）
しかしこの方法の場合、コンタクトホールからの可動イ
オンの侵入は防止できない。つ″！シ高高温ゲタ工程後
コンタクトホールを開口するが、第６図に示すようにＮ
ａ＋が侵入するおそれがある。
オンの侵入は防止できない。つ″！シ高高温ゲタ工程後
コンタクトホールを開口するが、第６図に示すようにＮ
ａ＋が侵入するおそれがある。
第６図中１は半導体基板、２はメモリセル部、３はフロ
ーティングゲー）、４はコントロールケート、５は後酸
化膜、６はＰＳＧ膜、７はコンタクトホールである。し
かして後酸化膜５は、Ｎａ 等に対して全くバリアと
はならない。コンタクト開口後の後処理やＡｔ等の金４
配線層形成工程で可動イオンが侵入するおそれがちシ、
かつその後高温工程が入らないため、可動イオンをゲッ
タリングできない。
ーティングゲー）、４はコントロールケート、５は後酸
化膜、６はＰＳＧ膜、７はコンタクトホールである。し
かして後酸化膜５は、Ｎａ 等に対して全くバリアと
はならない。コンタクト開口後の後処理やＡｔ等の金４
配線層形成工程で可動イオンが侵入するおそれがちシ、
かつその後高温工程が入らないため、可動イオンをゲッ
タリングできない。
本発明は上記実情に鑑みてなされたもので、コンタクト
ホールからの可動イオンの侵入を防止し、高信頼性を有
する不運発注半導体メモリ及びその製造方法を提供する
ものである。
ホールからの可動イオンの侵入を防止し、高信頼性を有
する不運発注半導体メモリ及びその製造方法を提供する
ものである。
［発明の構成］
（問題点を解決するための手段と作用）本発明は、半導
体基板に形成された不揮発性半導体メモリセルと、この
メモリセルを覆う１間絶ｆｊ＆膜と、この絶縁膜に設け
られたコンタクトホールと、このコンタクトホールを通
る金属配線層と、この層と前記コンタクトホールの内壁
との間に設けられ５ｉ０２膜より正の可動イオンを通し
にぐい層とを具備したことを第１の特徴とする。また半
導体基板に不揮発性半導体メモリセルを形成する工程と
、前記メモリセルを覆う眉間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールの内壁にＳｉｏ□膜より正の可動
イオンを通しにくい層を形成する工程と、前記コンタク
トホールを通る金属配線層を形成する工程と、前記可動
イオンを通しにくい層を形成後、前記金属配線層を形成
する前に７００℃以上の高温にする工程とを具備したこ
とを第２の特徴と−する。即ち本発明は、コンタクトホ
ールからの可動イオン（ＳｔＯ□膜よりも正の可動イオ
ン）の侵入を防止するため、コンタクトホールの側壁（
内壁）部に、可動イオンを通過させにくい膜を形成する
もので、コンタクトホール開口後、特に金属配線層形成
時に侵入してくる可動イオンをプロ、りするものである
。また可動イオンを通過させにくい膜を形成後、１度７
００℃以上の高温工程を通すと、コンタクトホール開口
後、可動イオンを通過させにくい膜を形成するまでに侵
入した可動イオンを層間絶縁Ｊ［（例えばＰＳＧ膜）中
にゲッタリングでき、更に効果が大きくなる。上記可動
イオンをプロ、りする膜としては、例えばＳｔ、Ｎ４膜
がある。
体基板に形成された不揮発性半導体メモリセルと、この
メモリセルを覆う１間絶ｆｊ＆膜と、この絶縁膜に設け
られたコンタクトホールと、このコンタクトホールを通
る金属配線層と、この層と前記コンタクトホールの内壁
との間に設けられ５ｉ０２膜より正の可動イオンを通し
にぐい層とを具備したことを第１の特徴とする。また半
導体基板に不揮発性半導体メモリセルを形成する工程と
、前記メモリセルを覆う眉間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールの内壁にＳｉｏ□膜より正の可動
イオンを通しにくい層を形成する工程と、前記コンタク
トホールを通る金属配線層を形成する工程と、前記可動
イオンを通しにくい層を形成後、前記金属配線層を形成
する前に７００℃以上の高温にする工程とを具備したこ
とを第２の特徴と−する。即ち本発明は、コンタクトホ
ールからの可動イオン（ＳｔＯ□膜よりも正の可動イオ
ン）の侵入を防止するため、コンタクトホールの側壁（
内壁）部に、可動イオンを通過させにくい膜を形成する
もので、コンタクトホール開口後、特に金属配線層形成
時に侵入してくる可動イオンをプロ、りするものである
。また可動イオンを通過させにくい膜を形成後、１度７
００℃以上の高温工程を通すと、コンタクトホール開口
後、可動イオンを通過させにくい膜を形成するまでに侵
入した可動イオンを層間絶縁Ｊ［（例えばＰＳＧ膜）中
にゲッタリングでき、更に効果が大きくなる。上記可動
イオンをプロ、りする膜としては、例えばＳｔ、Ｎ４膜
がある。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図ないし第５図は同実施例の工程図でおるが、これは第
６図の場合と対応させたので、対応個所には同一符号を
用いて説明を省略し、特徴とする点の説明を行なう。ま
ず後酸化膜５を６００Ｘ形成後、Ｐ８Ｇ膜６を約６００
０１堆積させる（第１図）。次に平坦化を兼ねて高温熱
処理を行ない、この時にデバイスプ゛ロセス中で取シ込
まれたＮａ 等の可動イオンはＰＳＧ膜６にゲッタリ
ングされる（第２図）。次にＰＳＧ膜６と後酸化膜５よ
りなる層間絶縁膜にフォトリノグラフィによりコンタク
トホール２を開口する（第３−）。次ＫＮａ＋の侵入を
阻止するため、Ｓ ｉ 、Ｎ４膜１ノを例えば５００Ｘ
堆積する。なおコンタクトへの再拡散が必要であれば％
５ｓ５Ｎ４膜堆積前にイオン注入を行っておくとよい。
図ないし第５図は同実施例の工程図でおるが、これは第
６図の場合と対応させたので、対応個所には同一符号を
用いて説明を省略し、特徴とする点の説明を行なう。ま
ず後酸化膜５を６００Ｘ形成後、Ｐ８Ｇ膜６を約６００
０１堆積させる（第１図）。次に平坦化を兼ねて高温熱
処理を行ない、この時にデバイスプ゛ロセス中で取シ込
まれたＮａ 等の可動イオンはＰＳＧ膜６にゲッタリ
ングされる（第２図）。次にＰＳＧ膜６と後酸化膜５よ
りなる層間絶縁膜にフォトリノグラフィによりコンタク
トホール２を開口する（第３−）。次ＫＮａ＋の侵入を
阻止するため、Ｓ ｉ 、Ｎ４膜１ノを例えば５００Ｘ
堆積する。なおコンタクトへの再拡散が必要であれば％
５ｓ５Ｎ４膜堆積前にイオン注入を行っておくとよい。
更にこれに９００℃、３０分−のアニールを加える。こ
の工程で、コンタクト開口後から８ ｉ ３Ｎ４膜１１
堆積時までに侵入した可動イオンが再びＰ８Ｇ膜６中へ
取シ込まれる（第４図）。
の工程で、コンタクト開口後から８ ｉ ３Ｎ４膜１１
堆積時までに侵入した可動イオンが再びＰ８Ｇ膜６中へ
取シ込まれる（第４図）。
次に几ＩＥ（几ａａｃｔｌｎｅ Ｊｏｎ Ｅｔｃｈｉｎ
ｇ）によりコンタクトホール みにＳ ｔ ５Ｎ４膜１１を残す。次にアルミニウム膜
１２を堆積しかつパターニングすると、コンタクトホー
ルと配線層が完成するものである（第５図）。
ｇ）によりコンタクトホール みにＳ ｔ ５Ｎ４膜１１を残す。次にアルミニウム膜
１２を堆積しかつパターニングすると、コンタクトホー
ルと配線層が完成するものである（第５図）。
上記実施例によれば、コンタクトホール開口後、特にＡ
ｔ１ｌＪ１２の形成時に侵入してくる可動イオンを５ｔ
３Ｎ４［７Ｊでプロ、りできる。ま念Ｓ ； ５Ｎ４膜
１）を形成後、１度７００℃以上の高温工程を通すと、
コンタクト開口後、Ｓ ｔ ５Ｎ、膜１ノを形成するま
でに侵入し九可動イオンをＰＳＧ膜６中にゲ。
ｔ１ｌＪ１２の形成時に侵入してくる可動イオンを５ｔ
３Ｎ４［７Ｊでプロ、りできる。ま念Ｓ ； ５Ｎ４膜
１）を形成後、１度７００℃以上の高温工程を通すと、
コンタクト開口後、Ｓ ｔ ５Ｎ、膜１ノを形成するま
でに侵入し九可動イオンをＰＳＧ膜６中にゲ。
タリングでき、更に効果が犬きくなるものである。
［発明の効果コ
以上説明した如く本発明によれば、本発明を用いて作成
した不揮発性メモリにおいては、ウェハ中の可動イオン
の量が、従来技術のものに比較して少なく、信頼性の高
いデバイスが得られるものである。
した不揮発性メモリにおいては、ウェハ中の可動イオン
の量が、従来技術のものに比較して少なく、信頼性の高
いデバイスが得られるものである。
第１図ないし第５図は本発明の一実施例を説明するため
の工程図、第６図は従来の不揮発性メモリの断面図であ
る。 １・・・半導体基板、２・・・メモリセル部、５・・・
後酸化膜、６・・・ＰＳＧ膜、７・・・コンタクトホー
ル、１）・・・Ｓ ｓ ５Ｎ４膜、１２・・・Ａｔ配線
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第５図 第６図
の工程図、第６図は従来の不揮発性メモリの断面図であ
る。 １・・・半導体基板、２・・・メモリセル部、５・・・
後酸化膜、６・・・ＰＳＧ膜、７・・・コンタクトホー
ル、１）・・・Ｓ ｓ ５Ｎ４膜、１２・・・Ａｔ配線
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第５図 第６図
Claims (2)
- （１）半導体基板に形成された不揮発性半導体メモリセ
ルと、このメモリセルを覆う層間絶縁膜と、この絶縁膜
に設けられたコンタクトホールと、このコンタクトホー
ルを通る金属配線層と、この層と前記コンタクトホール
の内壁との間に設けられＳｉＯ＿２膜より正の可動イオ
ンを通しにくい層とを具備したことを特徴とする不揮発
性半導体メモリ。 - （２）半導体基板に不揮発性半導体メモリセルを形成す
る工程と、前記メモリセルを覆う層間絶縁膜を形成する
工程と、前記層間絶縁膜にコンタクトホールを形成する
工程と、前記コンタクトホールの内壁にＳｉＯ＿２膜よ
り正の可動イオンを通しにくい層を形成する工程と、前
記コンタクトホールを通る金属配線層を形成する工程と
、前記可動イオンを通しにくい層を形成後、前記金属配
線層を形成する前に７００℃以上の高温にする工程とを
具備したことを特徴とする不揮発性半導体メモリの製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047731A JPS63215080A (ja) | 1987-03-04 | 1987-03-04 | 不揮発性半導体メモリ及びその製造方法 |
| DE88103309T DE3880860T2 (de) | 1987-03-04 | 1988-03-03 | Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. |
| EP88103309A EP0281140B1 (en) | 1987-03-04 | 1988-03-03 | Semiconductor memory device and method for manufacturing the same |
| KR1019880002226A KR910008988B1 (ko) | 1987-03-04 | 1988-03-04 | 반도체장치 및 그 제조방법 |
| US08/623,882 US5679590A (en) | 1987-03-04 | 1996-03-29 | Method for manufacturing contact hole for a nonvolatile semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047731A JPS63215080A (ja) | 1987-03-04 | 1987-03-04 | 不揮発性半導体メモリ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63215080A true JPS63215080A (ja) | 1988-09-07 |
| JPH0563029B2 JPH0563029B2 (ja) | 1993-09-09 |
Family
ID=12783485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62047731A Granted JPS63215080A (ja) | 1987-03-04 | 1987-03-04 | 不揮発性半導体メモリ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63215080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371626A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139486A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS59144174A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置 |
-
1987
- 1987-03-04 JP JP62047731A patent/JPS63215080A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139486A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS59144174A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371626A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563029B2 (ja) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894353A (en) | Method of fabricating passivated tunnel oxide | |
| KR910008988B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0374878A (ja) | 半導体装置の製造方法 | |
| JPS63215080A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| JP2672537B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JPH07245267A (ja) | 半導体装置の製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPS58121682A (ja) | 二重ゲ−ト半導体素子の製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS5870567A (ja) | 半導体装置の製造方法 | |
| KR20050039339A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH03227069A (ja) | 半導体記憶装置の製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| JP2000077544A (ja) | 半導体素子及びその製造方法 | |
| JPH0370170A (ja) | 半導体素子の形成方法 | |
| JPS61191025A (ja) | 半導体装置の製造方法 | |
| JPH10125807A (ja) | ゲート酸化膜の形成方法及び半導体記憶装置の製造方法 | |
| JPS60213045A (ja) | 半導体装置の製造方法 | |
| KR19990005997A (ko) | 반도체 소자의 제조방법 | |
| JPH025411A (ja) | 半導体装置の製造方法 | |
| JPH03270130A (ja) | 半導体素子の製造方法 | |
| JP2003023149A (ja) | 半導体装置およびその製造方法 | |
| JPH05335265A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |