JPS63213200A - マスクromの変更方式 - Google Patents

マスクromの変更方式

Info

Publication number
JPS63213200A
JPS63213200A JP62045780A JP4578087A JPS63213200A JP S63213200 A JPS63213200 A JP S63213200A JP 62045780 A JP62045780 A JP 62045780A JP 4578087 A JP4578087 A JP 4578087A JP S63213200 A JPS63213200 A JP S63213200A
Authority
JP
Japan
Prior art keywords
data
mask rom
address
change information
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62045780A
Other languages
English (en)
Inventor
Kenkichi Kubo
久保 健吉
Nobuhiro Okamura
岡村 信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62045780A priority Critical patent/JPS63213200A/ja
Publication of JPS63213200A publication Critical patent/JPS63213200A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 (i)第1発明 (ii)第2発明 作用 (i)第1発明 (ii)第2発明 実施例 ■、実施例と第1図との対応関係 (i)第1発明 (ii )第2発明 ■、実施例の構成および動作 (i)第1実施例 (11)第2実施例 ■、実施例のまとめ (i)第1実施例 (ii )第2実施例 ■0発明の変形態様 発明の効果 〔概 要〕 マスクROMの変更方式であって、マスクROMのデー
タを変更する必要が生じた場合、PROMに変更情報を
格納しておき、反転手段でFROMの変更情報に応じて
マスクROMのデータを反転、あるいは選択手段でFR
OMに格納された変更情報の選択を行なうことにより、
マスクROMのデータの変更が可能となり、マスクRO
Mを有効に使用することができる。
〔産業上の利用分野〕
本発明は、マスクROMの変更方式に関し、特に、プロ
グラマブルROMに変更情報を格納しておいて、マスク
ROMから読み出したデータを変更するようにしたマス
クROMの変更方式に関するものである。
〔従来の技術〕
一般に、電源を切ってもデータの保存が可能な記憶素子
としては、マスクROMJPFROMがある。
FROMは、書き込みあるいは書き換え可能であるので
、使用現場に近いところで情報を入力できる利点がある
が容量は比較的小さい。尚、本明細書において、FRO
Mというときは、本来の書き込み可能なメモリに加え、
EPROM、BEPROM等の書き換え可能なメモリも
含むものとする。
一方、マスクROMは、工場での製造時に記憶情報を固
定するもので、容量が大きく、漢字などの文字パターン
の記憶などに使用される。
〔発明が解決しようとする問題点〕
ところで、上述したマスクROMは書き換えが不可能で
あるので、記憶情報に誤りがあったり、後に一部の仕様
が変わったりして記憶情報を変更したいときは、マスク
ROM全体を作りなおさなければならず、変更箇所が一
部であってもマスクROM全体が無駄になってしまうと
いう問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、マスクROMのデータを変更して、マスクROM
を有効に使用するようにしたマスクROMの変更方式を
提供することを目的としている。
〔問題点を解決するための手段〕
」±と筆上倉貝 第1図(a)は、第1発明によるマスクROMの変更方
式の原理ブロック図である。
図において、マスクROMI 11は、アドレス信号1
10に応答して該当するアドレスのデータを出力する。
FROMI 31は、マスクROMI 11の変更情報
を格納する。
変更情報指定手段121は、アドレス信号110が導入
され、マスクROMI 11の変更箇所を指定するアド
レス信号110に応答して、PR○M131に格納され
た変更情報を読み出すためのアドレスを指定する。
反転手段141は、マスクROMI 11から出力され
るデータとFROMI 31からの変更情報が導入され
、データの反転を行なう。
従って、全体として、FROMI 31の変更情報を基
に、マスクROMI 11のデータを反転するように構
成されている。
一〇i)$2λ皿 第1図(b)は、第2発明によるマスクROMの変更方
式の原理ブロック図である。
図において、マスクROMI 11は、アドレス信号1
10に応答して該当するアドレスのデータを出力する。
FROMI 31は、マスクROM111の変更情報を
格納する。
変更情報指定手段121は、アドレス信号110が導入
され、マスクROMI 11の変更箇所を指定するアド
レス信号110に応答して、FROM131に格納され
た変更情報を読み出すためのアドレスを指定する。
選択手段151は、マスクROMI 11からのデータ
とFROMI 31からの変更情報が導入され、一方の
データを選択する。
従って、全体として、マスクROMI 11のデータ変
更領域に対して、FROMI 31の変更情報を選択す
るように構成されている。
〔作 用〕
ユニと員上光里 マスクROMI 11は、アドレス信号110でアドレ
スを指定してデータを出力する。
変更情報指定手段121は、マスクROMl11の変更
箇所を指定するアドレス信号110が導入されたときに
、FROMI 31に格納された変更情報を読み出すた
めのアドレスを指定する。FROM131は、変更情報
指定手段121によってアドレスを指定されると、該当
アドレスの変更情報を出力する。
反転手段141では、FROMI 31からの変更情報
に基づいて、マスクROMI 11から出力されるデー
タを反転する。
本発明にあっては、FROMI 31の変更データに応
じてマスクROMIIIのデータを反転することにより
、データ変更が可能となり、マスクROMを有効に使用
することができる。
−Ω1)i2衾里 マスクROMI 11は、アドレス信号110でアドレ
スを指定してデータを出力する。
変更情報指定手段121は、マスクROMl11の変更
箇所を指定するアドレス信号110が導入されたときに
、FROMI 31に格納された変更情報を読み出すた
めのアドレスを指定する。PROMI 31は、変更情
報指定手段121によってアドレスを指定されると、該
当アドレスの変更情報を出力する。
反転手段141では、マスクROMI 11からのデー
タとFROMI 31からの変更情報が導入されたとき
に、FROMI 31からの変更情報を選択する。
本発明にあっては、マスクROMI i iのデータ変
更領域に対して、FROMI 31の変更情報を選択す
ることにより、データ変更が可能となり、マスクROM
を有効に使用することができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、第1発明の一実施例におけるマスクROMの
変更方式の構成を示す。第3図は実施例におけるマスク
ROMの変更データ説明図である。
第4図は第1発明の一実施例におけるFROMのデータ
説明図である。第5図は第2発明の一実施例におけるマ
スクROMの変更方式の構成を示す。
■、 施Jと第1゛との対応関係 ここで、本発明の実施例と第1図との対応関係を示して
おく。
−り」」」L光ユ マスクROMI 11は、マスクROM211に相当す
る。
変更情報指定手段121は、デコーダ221に相当する
FROMI 31は、PROM231に相当する。
反転手段141は、エクスクル−シブオア(以後E−O
Rとする)ゲート241,242.  ・・・、248
に相当する。
アドレス信号110は、マスクROM211及びデコー
ダ221に導入されるアドレスデータに相当する。
]」ユ38λ吸 マスクROMI 11は、マスクROM211に相当す
る。
変更情報指定手段121は、デコーダ221に相当する
PROM131は、PROM231に相当する。
選択手段151は、セレクタ251に相当する。
アドレス信号110は、マスクROM211及びデコー
ダ221に導入されるアドレスデータに相当する。
■、 方何の  および動作 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
−Qユ]lK族斑 第2図において、例えば、マスクROM211は16ビ
ツトのアドレスデータによってアドレスを指定して8ビ
ツトデータを出力する。また、PROM231は8ビツ
トのアドレスデータによってアドレスを指定して、8ビ
ツトデータを出力するものとする。
マスクROM211及びデコーダ221には、16ビツ
トのアドレスデータが入力される。マスクROM211
から出力される8ビツトの各ビットデータは8個のE−
ORゲート241,242゜・・・、248の1方の入
力端に入力される。
デコーダ221は、8ビツトデータをPROM231に
供給し、PROM231から出力される8ビツトの各ビ
ットデータは8個のE−ORゲー)241,242. 
 ・・・、248の他方の入力端に入力される。
E−ORゲート241〜248は、2つの入力に対して
排他的論理和を求めて出力する。
いま、マスクROM211のアドレス″AOOO”から
“A004”に格納されたデータを変更する場合を考え
る。マスクROM211の変更前後のデータは第3図に
示したものとする。マスクROM211のアドレス″A
OOO″から“A004”のデータ領域に、PROM2
31のアドレス“00”から“04”のデータ領域を対
応させ、マスクROM211のデータ変更に関する情報
を格納しであるものとする(第4図参照)。
また、デコーダ221は、アドレスデータ“Aooo”
〜“AOO4”が入力されたときに、“00”〜“04
″を出力するものを用いる。
マスクROM211にアドレスデータ″AOOO”が入
力されると、8亥当するビットデータ“1100010
1”が出力される。最下位ビットを第1ビツト、最上位
ビットを第8ビツトとすると、第1ビツトデータ“1”
がE−ORゲート241の一方の入力端に、第2ビツト
データ“o″がE−ORゲート242の一方の入力端に
、以下同様に第3ビツトデータから第8ビツトデータが
E−ORゲート248までの一方の入力端に入力される
マスクROM211へのアドレスデータ“Aooo”は
デコーダ221にも入力される。デコーダ221ではア
ドレスデータ“AOOO″が入力されると”oo”を出
力して、PROM231(7)アドレス“00”に格納
された変更情報の読み出しを行なう。
PROM231のアドレス″00″には、変更情報とし
てビットデータ“01110000”が格納されており
、第1ビツトデータ“0”がE−ORゲート241の他
方の入力端に、第2ビツトデータ“0″がE−ORゲー
ト242の他方の入力端に、以下同様に第3ビツトデー
タから第8ビツトデータがE−ORゲート248までの
他方の入力端に入力される。
E−ORゲート241は、2つの入力“1”と“0”の
排他的論理和をとって“1”を出力する。
E−ORゲート242は、2つの入力“O”と“0”の
排他的論理和をとって“0”を出力する。
以下同様に、2つの入力の排他的論理和をとって、各ビ
ットデータ″1”、“0″、1”、”1″2′0”、“
1”が出力される。
以上のように、マスクROMZ 11のアドレス“Ao
oo”に格納されたビットデータ“11000101”
とPROM231のアドレス″00″に格納された変更
情報“01110000”の排他的論理和をとって、第
3図に示す変更後のデータ“10110101”を得る
以下同様にして、マスクROM211のアドレス“A0
01″のビットデータ″10110011”とPROM
231のアドレス“01”の変更情報“0000111
1”の排他的論理和をとって、変更後のデータ“101
11100”を得る。
マスクROM211のアドレス“AOO2”のビットデ
ータ’00101111”とPROM231のアドレス
“02″の変更情報“11010100”の排他的論理
和をとって、変更後のデータ“11111011”を得
る。
マスクROM211のアドレス“AO03″のビットデ
ータ“10100001″とPROM231のアドレス
“03”の変更情報″1ooii000”の排他的論理
和をとって、変更後のデータ“00111001”を得
る。
マスクROM211のアドレス″AOO4”のビットデ
ータ”10101100″とPROM231のアドレス
”04”の変更情報“11011001”の排他的論理
和をとって、変更後のデータ“01110101″を得
る。
尚、マスクROM211のアドレス″AOOO″から“
AOO4”以外のデータを変更する必要のないときは、
PROM231のアドレス″00″からアドレス“04
”以外のビットデータを全て0″にしておけばよい。
」ユニ」Lに良友桝 第5図において、マスクROM211.デコーダ22L
 PROM231の接続関係は、第2図に示した第1実
施例と同じものとする。
マスクROM211から出力される8ビツトデータは、
セレクタ251の入力1に入力される。
PROM231から出力される8ビツトデータは、セレ
クタ251の入力2に入力される。また、デコーダ22
1から出力されるセレクト信号261はセレクタ251
に入力され、そのセレクト信号261によって入力1か
らのデータと入力2からのデータのどちらか一方を選択
して出力する。
いま、マスクROM211の変更前後のデータとしては
、上述した第1実施例と同様に、第3図に示したデータ
を考える。
PROM231(7)7ドレス”00”から“04”に
は、第3図の変更後データをそのまま格納しておく。
マスクROM211にアドレスデータ″AOOO”が入
力されると、該当するビットデータ“11000101
”が出力され、セレクタ251の入力1に入力される。
マスクROM211のアドレスデータ”AOOO”はデ
コーダ221にも入力され、それに応じて“00″を出
力してPROM231のアドレス“OO”に格納された
変更情報の読み出しを行なう。
PROM231のアドレス″00″には、変更後データ
の“10110101”が格納されているので、そのデ
ータをセレクタ251の入力2に入力する。
デコーダ221からはセレクト信号261が出力され、
セレクタ251に入力される。セレクタ251では、デ
コーダ221からのセレクト信号261を受は取ったと
きに、入力2のデータ(“10110101”)を選択
して出力する。
以下同様にして、マスクROM211のアドレス“AO
O1″に対しては、マスクROM2]、1からのデータ
“10110011”がセレクタ25工の入力1に、P
ROM231からのアドレス″01”のデータ“101
11100”がセレクタ251の入力2に入力される。
セレクタ251は、入力2から入力されたデータ“10
111100”を出力する。
マスクROM211のアドレス“AOO2”に対しては
、マスクR’0M211からのデータ60010111
1”がセレクタ251の入力1に、PROM231から
のアドレス″02″のデータ’11111011”がセ
レクタ2510入力2に入力される。セレクタ251は
、入力2から入力されたデータ”11111011″を
出力する。
マスクROM211のアドレス”AOO3”に対しては
、マスクROM211からのデータ″1oiooooi
”がセレクタ251の入力1に、PROM231からの
アドレス″03”のデータ“00111001”がセレ
クタ2510入力2に人力される。セレクタ251は、
入力2から入力されたデータ“00111001”を出
力する。
マスクROM211のアドレス″AOO4”に対しては
、マスクROM211からのデータ“10101100
”がセレクタ2510入力1に、PROM231からの
アドレス″04”のデータ“01110101″がセレ
クタ2510入力2に入力される。セレクタ251は、
入力2から入力されたデータ“01110101”を出
力する。
尚、マスクROM211のアドレス“AOOO”から“
AO04″以外のデータがデコーダ221に入力された
ときは、デコーダ221からセレクタ251にセレクト
信号261を出力しないようにする。セレクタ251で
は、セレクト信号261の入力があったときに、マスク
ROM211から入力されたデータを選択する。
PROM231に変更情報のビットデータを格納してお
き、その変更情報を基にしてE−ORゲート241〜2
48によってマスクROM211のビットデータの反転
を行ない、マスクROM211のデータ変更ができる。
従って、マスクROM211を有効に使用することがで
きる。
−0口」配り乱作桝 PROM231に変更後に得たいデータを格納しておき
、マスクROM211のデータを変更したいときは、P
ROM231に格納されたデータをセレクタ251によ
って選択することにより、マスクROM211のデータ
変更ができる。従って、マスクROM211を有効に使
用することができる。
■、   B の ・ ノ、電袈 なお、上述した本発明の実施例にあっては、マスクRO
M211の連続したアドレス領域のデータを変更する場
合を考えたが、離れたアドレス領域にあるデータを変更
する場合は、デコーダ221とPROM231を並列接
続すればよい。
また、「I、実施例と第1図との対応関係」において、
第1図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、PROMに変更情報
を格納しておき、反転手段でPROMの変更情報に応じ
てマスクROMのデータを反転、あるいは選択手段でP
ROMに格納された変更情報の選択を行なうことにより
、マスクROMのデータの変更が可能となるので、実用
的には極めて有用である。
【図面の簡単な説明】
第1図は第1発明及び第2発明のマスクROMの変更方
式の原理ブロック図、 第2図は第1発明の一実施例によるマスクROMの変更
方式の構成ブロック図、 第3図は実施例におけるマスクROMの変更データ説明
図、 第4図は第1発明の一実施例におけるFROMデータ説
明図、 第5図は第2発明の一実施例によるマスクROMの変更
方式の構成ブロック図である。 図において、 110はアドレス信号、 111はマスクROM。 121は変更情報指定手段、 131はPROM。 141は反転手段、 151は選択手段、 211はマスクROM。 221はデコーダ、 231はPROM。 241.242.  ・・・、248はエクスクル−シ
ブオアゲート、 251はセレクタ、 261はセレクト信号である。 (a) (b) 本脣8門の厘埋フパロ\、グ図 第1図 引モB8め一史慌幼のホ随図 第2図 宇塵合1η77ワR○Mの一夕詫朗霞 第3図 第1層!日目の吏1ぢQ子ブ1偽PR○M 7=夕is
月図第4@

Claims (2)

    【特許請求の範囲】
  1. (1)アドレス信号(110)に応答して該当するアド
    レスのデータを出力するマスクROM(111)と、 マスクROM(111)の変更情報を格納するPROM
    (131)と、 アドレス信号(110)が導入され、マスクROM(1
    11)の変更箇所を指定するアドレス信号(110)に
    応答して、PROM(131)に格納された変更情報を
    読み出すためのアドレスを指定する変更情報指定手段(
    121)と、 マスクROM(111)から出力されるデータとPRO
    M(131)からの変更情報が導入され、前記データの
    反転を行なう反転手段(141)と、を備え、PROM
    (131)の変更情報を基にして、マスクROM(11
    1)のデータを反転するように構成したことを特徴とす
    るマスクROMの変更方式。
  2. (2)アドレス信号(110)に応答して該当するアド
    レスのデータを出力するマスクROM(111)と、 マスクROM(111)の変更情報を格納するPROM
    (131)と、 アドレス信号(110)が導入され、マスクROM(1
    11)の変更箇所を指定するアドレス信号(110)に
    応答して、PROM(131)に格納された変更情報を
    読み出すためのアドレスを指定する変更情報指定手段(
    121)と、 マスクROM(111)からのデータとPROM(13
    1)からのデータが導入され、一方のデータを選択する
    選択手段(151)と、 を備え、マスクROM(111)のデータ変更領域に対
    して、PROM(131)のデータを選択するように構
    成したことを特徴とするマスクROMの変更方式。
JP62045780A 1987-02-28 1987-02-28 マスクromの変更方式 Pending JPS63213200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62045780A JPS63213200A (ja) 1987-02-28 1987-02-28 マスクromの変更方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62045780A JPS63213200A (ja) 1987-02-28 1987-02-28 マスクromの変更方式

Publications (1)

Publication Number Publication Date
JPS63213200A true JPS63213200A (ja) 1988-09-06

Family

ID=12728803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62045780A Pending JPS63213200A (ja) 1987-02-28 1987-02-28 マスクromの変更方式

Country Status (1)

Country Link
JP (1) JPS63213200A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104098A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
JPH04206099A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体集積回路装置
US7239563B2 (en) 2002-12-10 2007-07-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device for outputting data read from a read only storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104098A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
JPH04206099A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体集積回路装置
US7239563B2 (en) 2002-12-10 2007-07-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device for outputting data read from a read only storage device
US7489571B2 (en) 2002-12-10 2009-02-10 Panasonic Corporation Semiconductor device for switching a defective memory cell bit of data to replacement data on the output data line

Similar Documents

Publication Publication Date Title
JPS58175003A (ja) 数値制御指令方式
JPH0248931B2 (ja)
JPS63213200A (ja) マスクromの変更方式
JPS6148174B2 (ja)
JP3597548B2 (ja) ディジタルシグナルプロセッサ
JPS63308783A (ja) 記憶装置
JPS586970B2 (ja) Romアドレスのシ−ケンス制御方式
JPS6041133A (ja) 制御プログラム修正方式
JPH0353321A (ja) 情報処理装置
JPH01316849A (ja) キャッシュメモリ装置
JPS59128644A (ja) シ−ケンス制御回路
JPS6158042A (ja) マイクロプログラム制御方式
JPS6388657A (ja) メモリ装置
JPH04195895A (ja) Icメモリ
JPS63317857A (ja) メモリアクセス回路
JPS63195749A (ja) リ−ドオンリ−メモリの選択信号制御方式
JPH026096B2 (ja)
JPS6226549A (ja) メモリ回路
JPH0784889A (ja) メモリ装置のエラー検出訂正回路の試験方式
JPH05127979A (ja) メモリアドレス空間拡張装置
JPS6220192A (ja) スタツク制御装置
JPS63279319A (ja) デ−タ変換方式
JPS61233834A (ja) マイクロプログラム処理装置
JPH04182987A (ja) レジスタ回路
JPH06139069A (ja) マイクロプロセッサの内部レジスタ