JPS6321261B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、コンピユータの大容量記憶システム
（Mass Storage System）に適用されるテープ状
記録媒体の再生装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape-shaped recording medium playback device applied to a mass storage system of a computer.

磁気テープ記憶装置は、固定ヘツド方式と回転
ヘツド方式との２つのものに大別される。回転ヘ
ツド方式は、固定ヘツド方式と比べて、書込み又
は読出しヘツドが少なくてすみ、したがつてアン
プの数も少なくてすみ、またトラツキングは、テ
ープの送り方向にテープをずらすことにより簡単
に調整でき、したがつてトラツクピツチを小さく
することができ、更に回転ヘツドが常時定速で回
転しているので、非常に安定したタイムベースが
得られ、したがつて線記録密度を上げることがで
きるという利点を備えている。既に提案されてい
る回転ヘツド方式の磁気テープ記憶装置の一例を
第１図、第２図及び第３図を参照して説明する。
第１図において、１はドラムを示し、ドラム１の
周囲の全周に及ぶ巻付角でもつて磁気テープ２が
斜めにめぐらされ、磁気テープ２を静止させた状
態で、回転ヘツド３によりデータの書込み又は読
出しを行なう構成とされている。回転ヘツド３
は、モータ４によつて回転されるロータ５に設け
られ、第２図に示すようにその回転方向に対して
最も先行して位置する消去ギヤツプ６Ｅ、次に位
置する書込みギヤツプ６Ｗ、その後に位置する読
出しギヤツプ６Ｒを有する。 Magnetic tape storage devices are broadly classified into two types: fixed head type and rotating head type. Rotating head systems require fewer write or read heads and therefore fewer amplifiers than fixed head systems, and tracking can be easily adjusted by shifting the tape in the tape feed direction. Therefore, the track pitch can be reduced, and since the rotating head is always rotating at a constant speed, a very stable time base can be obtained, which has the advantage of increasing the linear recording density. We are prepared. An example of a rotating head type magnetic tape storage device that has already been proposed will be explained with reference to FIGS. 1, 2, and 3.
In FIG. 1, 1 indicates a drum, and a magnetic tape 2 is wound diagonally around the entire circumference of the drum 1. With the magnetic tape 2 stationary, a rotary head 3 records data. It is configured to perform writing or reading. Rotating head 3
are provided on the rotor 5 rotated by the motor 4, and as shown in FIG. It has a readout gap 6R.

磁気テープ２には、第３図に示すようにその上
下の縁に夫々沿う長手方向のサーボトラツク７
ａ，７ｂと下側のサーボトラツク７ｂの更に下に
位置するアドレストラツク８とがその出荷時から
予め記録されており、サーボトラツク７ａ，７ｂ
間の中央部分に斜めのデータトラツク９が回転ヘ
ツド３によつて形成される。磁気テープ２が静止
した状態で破線図示のように下側から上側に向か
つて横切る走査軌跡を回転ヘツド３が描く。磁気
テープ２は、間欠的に送られ、各停止位置におい
て対応するデータトラツク９が形成される。 The magnetic tape 2 has longitudinal servo tracks 7 along its upper and lower edges, respectively, as shown in FIG.
a, 7b and an address track 8 located further below the lower servo track 7b are recorded in advance from the time of shipment.
A diagonal data track 9 is formed by the rotary head 3 in the central part between them. With the magnetic tape 2 stationary, the rotary head 3 draws a scanning locus that traverses from the bottom to the top as shown by the broken line. The magnetic tape 2 is fed intermittently, and a corresponding data track 9 is formed at each stop position.

かかる磁気テープ記憶装置では、データトラツ
ク９からのデータの読出しは勿論のこと、サーボ
トラツク７ａ，７ｂからのトラツキング情報及び
アドレストラツク８からのアドレス情報の読出し
も回転ヘツド３によつて行なわれる。上下の縁に
沿つて２本のサーボトラツク７ａ，７ｂを設けて
いるのは、回転ヘツド３の走査軌跡の傾斜が正規
のものかどうかを検出（スキユー検出）するため
である。従来の装置では、アドレス情報を読出し
ギヤツプ６Ｒによつて読取り、サーボトラツク７
ａ，７ｂを書込みギヤツプ６Ｗによつて読取り、
その出力を判別することで磁気テープ２の停止位
置が所定のものであることを確認し、然る後にデ
ータの読出し、又は消去ギヤツプ６Ｅ及び書込み
ギヤツプ６Ｗによつてデータを書込むようにして
いる。 In such a magnetic tape storage device, the rotating head 3 not only reads data from the data track 9, but also reads tracking information from the servo tracks 7a, 7b and address information from the address track 8. The reason why two servo tracks 7a and 7b are provided along the upper and lower edges is to detect whether the inclination of the scanning locus of the rotary head 3 is normal (skew detection). In the conventional device, the address information is read by the read gap 6R, and the servo track 7
a, 7b are read by writing gap 6W,
By determining the output, it is confirmed that the stop position of the magnetic tape 2 is at a predetermined position, and then data is read out or data is written using the erase gap 6E and write gap 6W.

したがつて従来の磁気テープ２には、トラツキ
ング、スキユー及びアドレスの検出のために少な
くとも、３本の長手方向に延長するトラツク７
ａ，７ｂ，８を必要としていた。これらのトラツ
クとデータトラツクとの間には、各トラツク毎に
独立の再生信号を得る必要から、所定のガードバ
ンドを設けねばならず、トラツク幅も含めて磁気
テープの使用効率が悪くなり、データトラツクそ
のものの長さも短かくなる欠点があつた。 Therefore, the conventional magnetic tape 2 has at least three longitudinally extending tracks 7 for tracking, skew, and address detection.
I needed a, 7b, and 8. Since it is necessary to obtain an independent playback signal for each track, a predetermined guard band must be provided between these tracks and the data track, which reduces the efficiency of magnetic tape usage including the track width. The disadvantage was that the length of the track itself was shortened.

本発明は、かかる従来の欠点を除去することを
可能とするテープ状記録媒体の再生装置の提供を
目的とするものである。つまり、本発明に依れ
ば、トラツキング及びアドレスの検出のために
は、磁気テープの一方の側の縁に沿う長手方向の
トラツクを１本だけ設ければ良く、またスキユー
検出を行なう場合には、磁気テープの上下の縁に
夫々沿う２本の長手方向のトラツクを設ければ良
く、したがつて磁気テープの使用効率の向上を図
り、データトラツクの長さを長くできるように改
善できる。 An object of the present invention is to provide a tape-shaped recording medium playback device that makes it possible to eliminate such conventional drawbacks. In other words, according to the present invention, for tracking and address detection, only one longitudinal track along one side edge of the magnetic tape is required, and when performing skew detection, , it is sufficient to provide two longitudinal tracks along the upper and lower edges of the magnetic tape, thereby improving the efficiency of using the magnetic tape and increasing the length of the data track.

以下、本発明の好ましい一実施例について説明
する。第４図Ａに示すように、固定の下ドラム１
１と回転する上ドラム１２とが重ねられ、その周
面に略々180゜例えば184゜の巻付角で且つ傾斜して
磁気テープ１０（２点鎖線にて示す）がめぐらさ
れ、磁気テープ１０が矢印方向にステツプ送りさ
れる。上ドラム１２の底面には、第４図Ｂに示す
ように、きわめて近接した位置に消去ヘツド１３
Ｅ及び書込みヘツド１３Ｗが設けられる。この消
去ヘツド１３Ｅに対して180゜の角間隔の位置に読
出しヘツド１３Ｒが配設される。消去ヘツド１３
Ｅ及び書込みヘツド１３Ｗは、マルチギヤツプヘ
ツドの構成とされる。また、ヘツドの回転位相を
検出するために、略々180゜の角間隔でもつて２個
の磁性片１４ａ，１４ｂが取り付けられている。
この磁性片１４ａ，１４ｂの磁化方向が反対とさ
れ、固定の下ドラム１１に設けられる検出コイル
１５（第４図Ｂで破線で示す）の近くを磁性片１
４ａ，１４ｂが通過する時に発生する検出信号の
位相がこの両者で反対となるようにされる。 A preferred embodiment of the present invention will be described below. As shown in Figure 4A, the fixed lower drum 1
1 and a rotating upper drum 12 are stacked on top of each other, and a magnetic tape 10 (indicated by a two-dot chain line) is wound around its circumferential surface at a winding angle of approximately 180°, for example 184°, and at an angle. is stepped in the direction of the arrow. On the bottom of the upper drum 12, there is an erasing head 13 located very close to it, as shown in FIG. 4B.
E and a write head 13W are provided. A read head 13R is disposed at an angular interval of 180° from the erase head 13E. Erase head 13
E and write head 13W are configured as a multi-gap head. Further, in order to detect the rotational phase of the head, two magnetic pieces 14a and 14b are attached at an angular interval of approximately 180 degrees.
The magnetization directions of the magnetic pieces 14a and 14b are opposite, and the magnetic piece 1
The phases of the detection signals generated when 4a and 14b pass are made to be opposite to each other.

第５図はこの一実施例における磁気テープ１０
の記録パターンを示す。まず、磁気テープ１０の
下側の縁に沿う長手方向にアドレストラツク１６
が予め形成され、その上側の縁に沿う長手方向に
サーボトラツク１７が予め形成されている。磁気
テープ１０は、矢印で示す方向にステツプ的に送
られ、下側から上側にかう斜めの走査軌跡１８を
各ヘツド１３Ｅ，１３Ｗ，１３Ｒが描くことにな
る。アドレストラツク１６及びサーボトラツク１
７の夫々として、走査軌跡１８の延長方向と直交
するギヤツプをもつ固定ヘツド（図示せず）によ
り後述のような信号が記録され、アドレストラツ
ク１６の再生信号がアドレス検出のみならず、ト
ラツキング検出及びスキユー検出のためにも用い
られる。また、磁気テープ１０がステツプ送りさ
れることで生じる１送りピツチPxの間隔で位置
する幅狭の信号ギヤツプをアドレストラツク１６
及びサーボトラツク１７が有する。走査軌跡１８
の幅（ヘツド幅）とサーボトラツク１７の幅が
略々等しくされ、ヘツド幅の約２倍の幅をアドレ
ストラツク１６が有するようにされている。 FIG. 5 shows a magnetic tape 10 in this embodiment.
The recording pattern is shown below. First, the address track 16 is drawn in the longitudinal direction along the lower edge of the magnetic tape 10.
is preformed, and a servo track 17 is preformed in the longitudinal direction along its upper edge. The magnetic tape 10 is fed stepwise in the direction shown by the arrow, and each head 13E, 13W, 13R draws a diagonal scanning locus 18 from the bottom to the top. Address track 16 and servo track 1
7, signals as described below are recorded by a fixed head (not shown) having a gap perpendicular to the extending direction of the scanning locus 18, and the reproduction signal of the address track 16 is used not only for address detection but also for tracking detection and It is also used for skew detection. The address track 16 also uses narrow signal gaps located at intervals of one feed pitch Px that occur when the magnetic tape 10 is fed in steps.
and the servo track 17 has. Scanning trajectory 18
The width of the head (head width) and the width of the servo track 17 are approximately equal, so that the address track 16 has a width approximately twice the width of the head.

アドレストラツク１６及びサーボトラツク１７
によつて挾まれる磁気テープ１０の中央部分に斜
めのデータトラツク１９（その中間部の図示は省
略している）が形成される。データトラツク１９
の書込みは、書込みヘツド１３Ｗによりなされ、
その読出しは、読出しヘツド１３Ｒによりなさ
れ、トラツキングが正しいときでは、走査軌跡１
８とデータトラツク１９とが合致する。データト
ラツク１９には、プリアンプル信号、同期信号等
を含む所定の配列及び所定の変調方式のデータが
書込まれる。 Address track 16 and servo track 17
A diagonal data track 19 (the intermediate portion thereof is not shown) is formed in the central portion of the magnetic tape 10 which is sandwiched by the magnetic tape 10 . data track 19
is written by the write head 13W,
The readout is performed by the readout head 13R, and when the tracking is correct, the scanning trajectory 1
8 and data track 19 match. In the data track 19, data in a predetermined arrangement and a predetermined modulation method, including a preamble signal, a synchronization signal, etc., are written.

第６図Ａにも拡大して示すように、ｎ番地のデ
ータトラツク１９と対応するアドレス信号Anの
前後に信号ギヤツプをおいて（ｎ−１）番地のア
ドレス信号A_o-1及び（ｎ＋１）番地のアドレス
信号A_o+1が位置しており、正規の走査軌跡１８
を通るヘツドの走査によつて第６図Ｂに示すよう
に、これらのアドレス信号が順番に再生される。
本来のアドレス信号Anは、略々パルス状の包絡
線を示すものとなり、その前に徐々にレベルが上
昇する三角形の包絡線を有するアドレス信号
A_o+1が再生され、その後に徐々にレベルが減少
する三角形の包絡線を有するアドレス信号A_o-1
が再生される。これらの３個のアドレス信号
A_o-1，An，A_o+1の信号継続時間T_o+1，Tn，
T_o-1は、互いに等しいものとなる。また、サー
ボトラツク１７の再生信号は、中央の信号ギヤツ
プを挾んでS_o+1及びS_o-1が順次現れるものとな
り、トラツキングが正しい状態における夫々の信
号継続時間T_o+1，T_o-1も、第６図Ｃに示すよう
に互いに等しいものとなる。 As shown in an enlarged view in FIG. 6A, a signal gap is provided before and after the address signal An corresponding to the data track 19 at address n, and the address signals A _{o-1 and (n+1} ) at address (n-1) are output. The address signal A _o+1 of the address is located, and the normal scanning trajectory 18
These address signals are sequentially reproduced as shown in FIG. 6B by scanning the head through.
The original address signal An shows an approximately pulse-shaped envelope, and before that, the address signal has a triangular envelope whose level gradually increases.
A _o+1 is played, followed by an address signal A _o-1 with a triangular envelope whose level gradually decreases.
is played. These three address signals
A _o-1 , An, signal duration of A _o+1 T _o+1 , Tn,
T _o-1 will be equal to each other. Furthermore, in the reproduction signal of the servo track 17, S _o+1 and S _o-1 appear sequentially with a central signal gap in between, and the respective signal durations T _o+1 and T _o- when tracking is correct. ₁ are also equal to each other as shown in FIG. 6C.

ここで、第６図Ａにおいて破線の走査軌跡１
８′で示すように、トラツキングがずれている場
合には、アドレストラツク１６の再生信号及びサ
ーボトラツク１７の再生信号が上述とは異なつた
ものとなる。つまり、第６図Ａに示すように、走
査軌跡１８′の始めからアドレス信号A_o+1が再生
される迄の遅れが生じ、第６図Ｄに示すように、
アドレス信号A_o+1の信号継続時間T_o+1が他のア
ドレス信号An，A_o-1の信号継続時間Tn，T_o-1よ
り短かくなる。同様にサーボトラツク１７の再生
信号も第６図Ｅに示すように、S_o+1の信号継続時
間T_o+1がS_o-1の信号継続時間T_o-1より短かくな
る。また、トラツキングのずれの方向が第６図Ａ
とは、逆方向の場合には、信号継続時間の大小の
関係が逆となり、（T_o+1＜T_o-1（＝Tn））となる。
このように、アドレストラツク１６の再生出力の
うちのアドレス信号A_o+1及びA_o-1又はサーボト
ラツク１７の再生信号S_o+1及びS_o-1の各信号継続
時間T_o+1及びT_o-1の長さを検出し、両者を比較
すれば、トラツキング検出を行なうことができ、
また、磁気テープ１０の上下に位置する各トラツ
クからのトラツキング検出の結果を比較すること
によつてスキユー検出を行なうことができる。ま
た、アドレストラツク１６の再生信号のうちの中
央に位置するアドレス信号Anが本来のアドレス
情報として用いられる。 Here, in FIG. 6A, the scanning locus 1 indicated by the broken line
As shown at 8', if the tracking is out of alignment, the reproduced signal of the address track 16 and the reproduced signal of the servo track 17 will be different from those described above. That is, as shown in FIG. 6A, there is a delay from the beginning of the scanning trajectory 18' until the address signal A _o+1 is reproduced, and as shown in FIG. 6D,
The signal duration T _o+1 of the address signal A _o+1 is shorter than the signal duration Tn, T _o-1 of the other address signals An, A o _-1 . Similarly, as for the reproduction signal of the servo track 17, as shown in FIG. 6E, the signal duration T o _{+1 of S o+ 1} is shorter than the signal duration T _{o-1 of S o-1 .} Also, the direction of tracking deviation is shown in Figure 6A.
In the case of the opposite direction, the relationship in magnitude of the signal duration time is reversed, and becomes (T _{o +1} < T _{o -1} (=Tn)).
In this way, each signal duration T o+1 and address signals A _o+1 and A _o-1 of the reproduced output of the address track 16 or the reproduced signals S _o+1 and S _{o- 1} of the servo track 17 are Tracking detection can be performed by detecting the length of T _o-1 and comparing the two.
Furthermore, skew detection can be performed by comparing the results of tracking detection from each track located above and below the magnetic tape 10. Furthermore, the address signal An located at the center of the reproduced signals of the address track 16 is used as original address information.

この一実施例では、信号継続時間を所定周期の
パルスの個数を数えることで検出するようにして
いる。第７図Ａは、サーボトラツク１７の記録信
号波形を示し、ｄの周期（例えば250〔ｋHz〕の周
波数）で“１”“０”が交互に繰り返すパルス信
号が信号ギヤツプをおいて固定ヘツドに加えられ
る。アドレストラツクには、第７図Ｂに示すよう
にアドレス信号An，A_o-1等に応じてFMコーデ
イングされた信号が固定ヘツドによつて記録され
る。FMコーデイングは、“０”のデータの周期
に比して“１”のデータの周期を２倍とするコー
デイング方法であり、“１”の周期がサーボトラ
ツク１７に記録される信号の周期と等しくｄとさ
れている。例えば、（ｎ＝５）のときの000101の
アドレス信号AnがFMコーデイングで記録され、
（ｎ−１＝４）のときの000100のアドレス信号
A_o-1がFMコーデイングで記録される。このよう
に、番地が異なつた場合におけるアドレス信号に
おいても、ｄの周期のパルス信号のエツジを取り
出すと、その個数は一定の値（図示の例では６
個）となる。アドレストラツク１６の記録信号が
アドレスデータと無関係に含んでいる周期とサー
ボトラツク１７の記録信号の繰り返し周期とが等
しいか又はその一方が他方の整数倍の関係にある
ことは必要である。アドレストラツク１６及びサ
ーボトラツク１７の再生信号は、後述のように同
時に発生しないようにされており、両者の周期が
等しいか又は整数倍とされていることによつて、
各トラツクからの再生信号を処理するアルゴリズ
ムを同一のものとすることができ、回路構成の簡
略化を図ることができる。なお、この一実施例で
は、アドレストラツク１６及びサーボトラツク１
７における信号ギヤツプの期間を等しいものとし
ているが、その必要は、特にない。また、アドレ
スデータと無関係に所定の周期を抽出可能な変調
方法としては、FMコーデイング以外にPE
（Phase Encoding）変調等を用いることができ
る。 In this embodiment, the signal duration is detected by counting the number of pulses of a predetermined period. FIG. 7A shows the recording signal waveform of the servo track 17, in which a pulse signal in which "1" and "0" are alternately repeated at a period of d (for example, a frequency of 250 [kHz]) is sent to the fixed head with a signal gap. Added. On the address track, as shown in FIG. 7B, FM coded signals are recorded in accordance with address signals An, A _o-1 , etc. by a fixed head. FM coding is a coding method that doubles the period of “1” data compared to the period of “0” data, and the period of “1” is the period of the signal recorded on the servo track 17. is equal to d. For example, address signal An of 000101 when (n=5) is recorded with FM coding,
Address signal of 000100 when (n-1=4)
A _o-1 is recorded with FM coding. In this way, even in address signals where the addresses are different, if you extract the edges of the pulse signal with a period of d, the number of edges will be a constant value (6 in the example shown).
). It is necessary that the period included in the recording signal of the address track 16 regardless of the address data and the repetition period of the recording signal of the servo track 17 are equal, or one of them is an integral multiple of the other. The reproduction signals of the address track 16 and the servo track 17 are prevented from being generated simultaneously, as will be described later, and their periods are equal or an integral multiple.
The algorithm for processing the reproduced signals from each track can be the same, and the circuit configuration can be simplified. In this embodiment, the address track 16 and the servo track 1
Although the periods of the signal gaps in 7 are made equal, there is no particular need to do so. In addition to FM coding, PE
(Phase Encoding) modulation etc. can be used.

第７図では、説明の簡単のために少ないビツト
数としているが、実際には、アドレストラツク１
６として記録される信号の１単位は、第８図に示
す配列のものとされている。この１単位は、前後
に3dの信号ギヤツプを有し、最初の14dの期間に
全て“０”の補助ビツト（14ビツト）が位置し、
次の1dに“１”のスタートビツトが配され、そ
の後に20dの期間に番地ｎを表わす20ビツトのア
ドレスコードが位置し、最後の1dにアドレスコ
ードに対するパリテイビツトが挿入されている。
したがつて１単位で42dの長さとなる。図示せず
も、サーボトラツク１７として記録される記録信
号も、第８図と同様に前後の夫々に3dの信号ギ
ヤツプを含む42dの長さとされている。これらの
信号の１単位は、磁気テープ１０の送りピツチ
Pxに他ならない。この一実施例では、キヤプス
タンをパルスモータで回転させることによつて磁
気テープ１０をステツプ送りしており、上記のス
テツプモータに対して42個の駆動パルスを供給す
ることによつて磁気テープ１０がPx送られるよ
うにされている。つまり、アドレストラツク１６
及びサーボトラツク１７に記録される信号の単位
長（42d）と磁気テープの送りビツトPxのために
必要なパルスモータに対する駆動パルスの個数と
が等しくされている。この関連性は、前述のトラ
ツキング検出にもとづく、トラツキング補正を簡
単に行なうことができるという利点をもたらす。
トラツキング検出は、信号ギヤツプで区別される
信号継続時間T_o-1，T_o+1の等しくないことを、
周期ｄのパルスの個数でもつて検出する。後述す
るようにT_o-1の期間のパルスをカウンタの加算
入力とし、T_o+1の期間のパルスをその減算入力
とすれば、トラツキングが正しいときには、カウ
ンタの内容が零となり、トラツキングがずれてい
るときには、ずれの量と方向に応じた剰余がカウ
ンタに残る。この剰余に等しい個数のパルスをそ
のままキヤプスタン駆動用のステツプモータに供
給すれば、トラツキング補正をなしうる。 In Fig. 7, the number of bits is small for the sake of simplicity, but in reality, the number of bits in the address track is 1.
One unit of the signal recorded as 6 has the arrangement shown in FIG. This one unit has a signal gap of 3d before and after, and auxiliary bits (14 bits) that are all “0” are located in the first 14d period.
A start bit of "1" is placed in the next 1d, followed by a 20-bit address code representing address n in a period of 20d, and a parity bit for the address code is inserted in the last 1d.
Therefore, one unit has a length of 42d. Although not shown, the recording signal recorded as the servo track 17 also has a length of 42 d including a signal gap of 3 d at the front and rear, as in FIG. 8. One unit of these signals corresponds to the feed pitch of the magnetic tape 10.
None other than Px. In this embodiment, the magnetic tape 10 is fed in steps by rotating the capstan with a pulse motor, and the magnetic tape 10 is fed by supplying 42 driving pulses to the step motor. Px has been sent. In other words, address track 16
The unit length (42d) of the signal recorded on the servo track 17 is made equal to the number of drive pulses for the pulse motor required for the magnetic tape feed bit Px. This relationship has the advantage that tracking correction based on the tracking detection described above can be easily performed.
Tracking detection detects the unequal signal duration T _o-1 and T _o+1 separated by a signal gap.
The number of pulses with period d is also detected. As will be explained later, if the pulse of the period T _{o -1} is used as the addition input of the counter, and the pulse of the period T _{o +1} is used as the subtraction input, when the tracking is correct, the contents of the counter will be zero and the tracking will be incorrect. When this happens, a remainder corresponding to the amount and direction of the shift remains on the counter. Tracking correction can be accomplished by supplying the same number of pulses as this remainder to the step motor for driving the capstan.

第９図に磁気テープ１０をステツプ送りするた
めの機構部が詳細に示されている。下ドラム１１
がメカシヤーシ上に固定され、ドラムモータ２０
によつて回転される上ドラム１２がその上に配さ
れている。一方、２１はテープカセツトを示し、
図の位置に装填され、その後、ローデイング機構
により、磁気テープ１０がテープカセツト２１か
ら引き出され、ドラム１１，１２の周面に略々
180゜の巻付角でもつてめぐらされる。磁気テープ
１０は、キヤプスタン２２及びピンチローラ２３
によつて挾持され、ステツプモータの構成のキヤ
プスタンモータ２４によつてキヤプスタン２２が
回転され、矢印で示すフオーワード方向又はその
反対のリバース方向にステツプ送りされる。磁気
テープ１０を１ステツプ送るために、キヤプスタ
ン２４に対して42個の駆動パルスが供給される。
フオワード方向に磁気テープ１０が送られるとき
には、テープカセツト２１の一方のリールハブ２
５がテープ供給側となり、その他方のリールハブ
２６がテープ巻取側となる。このリールハブ２５
及び２６は、夫々直流モータの構成のリールモー
タ２７及び２８によつて回転させられる。 FIG. 9 shows the mechanism for step-feeding the magnetic tape 10 in detail. Lower drum 11
is fixed on the mechanical chassis, and the drum motor 20
An upper drum 12 is arranged thereon, which is rotated by. On the other hand, 21 indicates a tape cassette,
The magnetic tape 10 is loaded in the position shown in the figure, and then the magnetic tape 10 is pulled out from the tape cassette 21 by the loading mechanism and is approximately placed on the circumferential surface of the drums 11 and 12.
It can also be twisted with a wrapping angle of 180°. The magnetic tape 10 includes a capstan 22 and a pinch roller 23.
The capstan 22 is rotated by a capstan motor 24 having a step motor structure, and is step fed in the forward direction shown by the arrow or in the reverse direction. To advance the magnetic tape 10 one step, 42 drive pulses are supplied to the capstan 24.
When the magnetic tape 10 is fed in the forward direction, one reel hub 2 of the tape cassette 21
5 serves as the tape supply side, and the other reel hub 26 serves as the tape winding side. This reel hub 25
and 26 are rotated by reel motors 27 and 28, respectively, configured as DC motors.

テープカセツト２１から、引き出された磁気テ
ープ１０は、テープガイド２９，３０，３１，３
２，３３，３４，３５，３６，３７によつてその
走行経路が規定されている。これらのテープガイ
ドは、シヤーシあるいはローデイング用環状体３
８に設けられている。なお、実際には、ドラム１
１，１２の軸がメカシヤーシと直向する方向に対
してわずかに傾けられ、テープガイド２９〜３７
も傾いていて、磁気テープ１０がドラム１２の回
転面に対して斜めに巻き付けられている。 The magnetic tape 10 pulled out from the tape cassette 21 is guided through tape guides 29, 30, 31, 3.
The traveling route is defined by 2, 33, 34, 35, 36, and 37. These tape guides are attached to the chassis or loading ring 3.
It is set at 8. In addition, actually, drum 1
The axes 1 and 12 are slightly inclined with respect to the direction perpendicular to the mechanical chassis, and the tape guides 29 to 37
The magnetic tape 10 is wound obliquely to the rotating surface of the drum 12.

リールハブ２５とドラム１１，１２との間のテ
ープ走行路中に、テンシヨンレギユレータ３９が
設けられている。テンシヨンレギユレータ３９
は、軸４０を支点として回動自在のテンシヨンア
ーム４１と、その一端に設けられ磁気テープ１０
が接するローラ４２と、このローラ４２を磁気テ
ープ１０に圧接させる偏倚力を与えるためのコイ
ルスプリング４３とを備えている。このテンシヨ
ンアーム４１の位置を検出するために、その下面
に磁石４４が取り付けられ、磁石４４と対向して
固定部（例えばメカシヤーシ）に磁気センサ４５
が設けられている。また、リールハブ２６とピン
チローラ２３との間のテープ走行路中にも、テン
シヨンレギユレータ４６が設けられている。テン
シヨンレギユレータ４６は、軸４７を支点として
回動自在のテンシヨンアーム４８と磁気テープ１
０が摺接するピン４９とコイルスプリング５０と
を備え、テンシヨンアーム４８の位置を検出する
ための磁石５１及び磁気センサ５２が設けられて
いる。 A tension regulator 39 is provided in the tape running path between the reel hub 25 and the drums 11 and 12. Tension regulator 39
The tension arm 41 is rotatable about a shaft 40, and the magnetic tape 10 is attached to one end of the tension arm 41.
A coil spring 43 is provided for applying a biasing force to press the roller 42 against the magnetic tape 10. In order to detect the position of this tension arm 41, a magnet 44 is attached to its lower surface, and a magnetic sensor 45 is mounted on a fixed part (for example, a mechanical chassis) opposite to the magnet 44.
is provided. Further, a tension regulator 46 is also provided in the tape running path between the reel hub 26 and the pinch roller 23. The tension regulator 46 includes a tension arm 48 that is rotatable about a shaft 47 and a magnetic tape 1.
0 is provided with a pin 49 and a coil spring 50 in sliding contact, and a magnet 51 and a magnetic sensor 52 for detecting the position of the tension arm 48 are provided.

上述の機構部は、キヤプスタンモータ２４、リ
ールモータ２７，２８に対する駆動回路（図示せ
ず）に磁気センサ４５，５２の検出出力を供給す
ることによつて、キヤプスタンモータ２４によつ
て磁気テープ１０をステツプ送りすると共に、そ
の際に磁気テープ１０に過大なテンシヨンが加わ
ることを防止する考慮が払われている。つまり、
磁気テープ１０をステツプ送りする場合、テンシ
ヨンアーム４１，４８が瞬間的な動きに追従でき
ないので、磁気テープ１０に対して大きなテープ
テンシヨンが加わる、そこで、リールモータ２
７，２８の回転を制御することによつて過大なテ
ープテンシヨンが加わることが防止される。磁気
テープ１０がフオワード方向にステツプ送りされ
る場合には、キヤプスタン２２が加速され始める
時点で供給側のリールモータ２７に回転エネルギ
ーが与えられ、減速されるときにリールモータ２
７から回転エネルギーが吸収される。また、巻取
側のリールモータ２８は、逆にキヤプスタン２２
が加速されるときに回転エネルギーが吸収され、
減速されるときに回転エネルギーが与えられるよ
うに駆動される。このようにリールモータ２７，
２８を駆動することによつて、キヤプスタン２２
が加速されるときにリールハブ２５から磁気テー
プ１０をくり出すと共に、リールハブ２６に磁気
テープ１０を引き込み、キヤプスタン２２が減速
されるときにリールハブ２５に磁気テープ１０を
引き込むと共に、リールハブ２６から磁気テープ
１０をくり出すことができる。この動作は、テン
シヨンアーム４１，４８の位置を一定に保つこと
に他ならず、このために磁石４４，５１及び磁気
センサー４５，５２からなる位置検出器が設けら
れているのである。 The above-mentioned mechanism section is operated by the capstan motor 24 by supplying the detection outputs of the magnetic sensors 45 and 52 to drive circuits (not shown) for the capstan motor 24 and reel motors 27 and 28. While the magnetic tape 10 is fed in steps, consideration is given to preventing excessive tension from being applied to the magnetic tape 10 at that time. In other words,
When the magnetic tape 10 is fed in steps, the tension arms 41 and 48 cannot follow the instantaneous movements, so a large tape tension is applied to the magnetic tape 10. Therefore, the reel motor 2
By controlling the rotations of 7 and 28, excessive tape tension is prevented from being applied. When the magnetic tape 10 is step fed in the forward direction, rotational energy is given to the reel motor 27 on the supply side when the capstan 22 starts to accelerate, and when the capstan 22 starts to accelerate, the reel motor 2
Rotational energy is absorbed from 7. In addition, the reel motor 28 on the take-up side is connected to the capstan 22 on the contrary.
rotational energy is absorbed when is accelerated,
It is driven so that rotational energy is given to it when it is decelerated. In this way, the reel motor 27,
By driving 28, the capstan 22
When the capstan 22 is accelerated, the magnetic tape 10 is drawn out from the reel hub 25 and drawn into the reel hub 26. When the capstan 22 is decelerated, the magnetic tape 10 is drawn into the reel hub 25, and the magnetic tape 10 is pulled out from the reel hub 26. can be produced. This operation is nothing but keeping the positions of the tension arms 41, 48 constant, and for this purpose a position detector consisting of magnets 44, 51 and magnetic sensors 45, 52 is provided.

前述のように、本発明の一実施例では、上ドラ
ム１２と一体に回転する消去ヘツド１３Ｅ、書込
みヘツド１３Ｗ及び読出しヘツド１３Ｒを設けて
おり、これら回転ヘツドの回転位置を検出するた
めに磁性片１４ａ，１４ｂ及び検出コイル１５を
設けている。以下、これらの回転ヘツドと関連す
る電気回路について説明する。第１０図にその全
体のブロツク図が示される。各回転ヘツドと回路
との間には、回転トランス５３Ｅ，５３Ｒ，５３
Ｗが設けられている。書込みヘツド１３Ｗに対し
て書込みデータWRTDTが書込みゲートパルス
WRTENの期間だけアンプ５４及び回転トラン
ス５３Ｗを介して供給され、磁気テープ１０のデ
ータトラツク１９として記録される。読出しヘツ
ド１３Ｒの再生出力は、回転トランス５３Ｒ及び
アンプ５５を介して読取回路５６及びスイツチ回
路５７に供給され、読出しゲートパルス
READENの期間だけ読取回路５６から読出しデ
ータRDDTが取り出される。また、バイアス発
振器５８から発生する消去信号が消去ゲートパル
スERASENの期間だけアンプ５９とスイツチ回
路６０と回転トランス５３Ｅとを介して消去ヘツ
ド１３Ｅに供給される。これと共に、消去ヘツド
１３Ｅによつて再生された信号が回転トランス５
３Ｅとスイツチ回路６０とアンプ６１とを介して
スイツチ回路５７に供給される。スイツチ回路５
７からの出力がピーク検出回路６２に供給され、
再生信号の正及び負のピークと対応する読取パル
スRDTPが形成され、トラツキング、スキユー、
アドレス検出部６３に読取パルスRDTPが与え
られ、これからトラツキング、スキユーデータと
アドレスデータとが発生する。更に、検出コイル
１５の出力がアンプ６４に供給され、アンプ６１
からの検出信号PGが位相判別回路６５に供給さ
れ、磁性片１４ａ又は１４ｂが近接する毎に交互
に検出パルスPGa又はPGbが発生する。この検出
パルスPGa，PGbがタイミング信号発生器６６に
供給され、タイミング信号がゲートパルス発生器
６７及び検出部６３に与えられる。消去ゲートパ
ルスERASEN、読出ゲートパルスREADEN、
書込みゲートパルスWRTENがゲートパルス発
生器６７にて形成Ｒされる。 As mentioned above, one embodiment of the present invention is provided with an erasing head 13E, a writing head 13W, and a reading head 13R that rotate together with the upper drum 12, and magnetic pieces are used to detect the rotational positions of these rotating heads. 14a, 14b and a detection coil 15 are provided. The electrical circuits associated with these rotating heads will be described below. FIG. 10 shows the overall block diagram. Rotary transformers 53E, 53R, 53 are connected between each rotating head and the circuit.
W is provided. Write data WRTDT is write gate pulse for write head 13W
The signal is supplied through the amplifier 54 and the rotary transformer 53W only during the period WRTEN, and is recorded as the data track 19 on the magnetic tape 10. The reproduction output of the read head 13R is supplied to a read circuit 56 and a switch circuit 57 via a rotary transformer 53R and an amplifier 55, and a read gate pulse
Read data RDDT is taken out from the read circuit 56 only during the READEN period. Further, the erase signal generated from the bias oscillator 58 is supplied to the erase head 13E via the amplifier 59, the switch circuit 60, and the rotary transformer 53E only during the period of the erase gate pulse ERASEN. At the same time, the signal reproduced by the erase head 13E is transferred to the rotary transformer 5.
The signal is supplied to the switch circuit 57 via the switch circuit 3E, the switch circuit 60, and the amplifier 61. switch circuit 5
The output from 7 is supplied to the peak detection circuit 62,
A read pulse RDTP corresponding to the positive and negative peaks of the reproduced signal is formed to eliminate tracking, skew, and
A read pulse RDTP is applied to the address detection section 63, from which tracking, skew data, and address data are generated. Further, the output of the detection coil 15 is supplied to the amplifier 64, and the output of the detection coil 15 is supplied to the amplifier 61.
A detection signal PG is supplied to the phase discrimination circuit 65, and a detection pulse PGa or PGb is generated alternately each time the magnetic piece 14a or 14b approaches. The detection pulses PGa and PGb are supplied to a timing signal generator 66, and the timing signal is supplied to a gate pulse generator 67 and a detection section 63. Erase gate pulse ERASEN, read gate pulse READEN,
A write gate pulse WRTEN is generated by a gate pulse generator 67.

第１１図にタイミング信号発生器６６の一例を
示し、第１２図Ａに検出信号PGの波形を示す。
第４図の配置関係から分かるように、消去ヘツド
１３Ｅが磁気テープ１０を走査する直前に磁性片
１４ａが検出コイル１５の近傍を通過し、正から
負に反転する検出信号PGが発生し、位相判別回
路６５（第１０図参照）から第１２図Ｂに示す検
出パルスPGaが発生する。また、読出しヘツド１
３Ｒが磁気テープ１０を走査する直前に磁性片１
４ｂが検出コイル１５の近傍を通過し、負から正
に反転する検出信号PGが発生し、位相判別回路
６５から第１２図Ｃに示す検出パルスPGbが発生
する。第１１図において６８で示すRSフリツプ
フロツプのセツト入力及びリセツト入力として検
出パルスPGa及びPGbが供給され、これより第１
２図Ｄに示すように、ヘツドの１回転のうちで、
“１”の期間と“０”の期間とを等しく有するタ
イミングパルスPGSTが発生する。このタイミン
グパルスPGSTがＤフリツプフロツプ７２の入力
とされると共に、単安定マルチバイブレータ（以
下、単にモノマルチと略称する）６９，７０，７
１で遅延され、このモノマルチ７１の出力M₅が
フリツプフロツプ７２のクロツク入力とされ、第
１２図Ｅに示すスイツチングパルスDRMφが形
成される。また、検出パルスPGa及びPGbの立下
りでトリガーされるモノマルチ７３が設けられ、
第１２図Ｋに示す出力パルスM₁が発生する。更
にオアゲート７４によつてモノマルチ７０，７１
の出力M₄及びM₅のオア出力M₄₅が形成される。 FIG. 11 shows an example of the timing signal generator 66, and FIG. 12A shows the waveform of the detection signal PG.
As can be seen from the arrangement shown in FIG. 4, just before the erasing head 13E scans the magnetic tape 10, the magnetic piece 14a passes near the detection coil 15, and a detection signal PG that is reversed from positive to negative is generated, and the phase A detection pulse PGa shown in FIG. 12B is generated from the discrimination circuit 65 (see FIG. 10). Also, read head 1
Immediately before 3R scans the magnetic tape 10, the magnetic piece 1
4b passes near the detection coil 15, a detection signal PG inverted from negative to positive is generated, and a detection pulse PGb shown in FIG. 12C is generated from the phase discrimination circuit 65. Detection pulses PGa and PGb are supplied as set and reset inputs of the RS flip-flop shown at 68 in FIG.
As shown in Figure 2D, within one rotation of the head,
A timing pulse PGST having equal periods of "1" and "0" is generated. This timing pulse PGST is input to the D flip-flop 72, and monostable multivibrators (hereinafter simply referred to as monomulti) 69, 70, 7
The output _M5 of the monomulti 71 is input as a clock input to the flip-flop 72, and the switching pulse DRMφ shown in FIG. 12E is formed. Furthermore, a monomulti 73 is provided which is triggered by the falling edge of the detection pulses PGa and PGb.
An output pulse _M1 shown in FIG. 12K is generated. Furthermore, monomulti 70, 71 by or gate 74
The OR output M ₄₅ of the outputs M ₄ and M ₅ is formed.

第１２図Ｅに示すスイツチングパルスDRMφ
の“１”の期間T_Eは、消去ヘツド１３Ｅが磁気
テープ１０を摺接する期間を示し、その“０”の
期間T_Rは、読出しヘツド１３Ｒが磁気テープ１
０を摺接する期間を示す。消去ヘツド１３Ｅ及び
読出しヘツド１３Ｒの角間隔は、180゜とされてい
るので、期間T_E及びT_Rの合計がこれらのヘツド
の１回転であり、また消去ヘツド１３Ｅと書込み
ヘツド１３Ｗとがきわめて近接しているので、期
間T_Eと略々等しい期間、書込みヘツド１３Ｗが
磁気テープ１０を走査する。厳密には、磁気テー
プ１０の巻付角が180゜より僅に大きいので、各ヘ
ツドの摺接する期間が僅に重複する。このスイツ
チングパルスDRMφがスイツチ回路５７に供給
され、期間T_Eでは、消去ヘツド１３Ｅにより再
生され、回転トランス５３Ｅ、スイツチ回路６０
及びアンプ６１を介された信号をスイツチ回路５
７が選択し、期間T_Rでは、読出しヘツド１３Ｒ
により再生され、回転トランス５３Ｒ、アンプ５
５を介された信号をスイツチ回路５７が選択す
る。このスイツチ回路５７の出力に現れる再生信
号PBSIGを第１２図Ｇに示す。前述の検出パル
スPGa及びPGbでトリガーされるモノマルチ７３
の出力M₁は、再生信号PBSIGのうちでデータト
ラツク１９の再生出力が得られるべき期間で
“０”となる。 Switching pulse DRMφ shown in Figure 12E
The "1" period T _E indicates the period during which the erasing head 13E slides on the magnetic tape 10, and the "0" period T _R indicates the period during which the read head 13R slides on the magnetic tape 10.
0 indicates the period of sliding contact. Since the angular spacing between the erase head 13E and the read head 13R is 180 degrees, the sum of the periods T _E and T _R is one rotation of these heads, and the erase head 13E and the write head 13W are very close to each other. Therefore, the write head 13W scans the magnetic tape 10 for a period approximately equal to the period _TE . Strictly speaking, since the winding angle of the magnetic tape 10 is slightly larger than 180 degrees, the period during which each head is in sliding contact slightly overlaps. This switching pulse DRMφ is supplied to the switch circuit 57, and during the period _TE , it is regenerated by the erasing head 13E, and is transmitted to the rotary transformer 53E and the switch circuit 60.
and the signal passed through the amplifier 61 to the switch circuit 5
7 is selected, and in period T _R the read head 13R
The rotary transformer 53R, the amplifier 5
A switch circuit 57 selects the signal passed through 5. The reproduced signal PBSIG appearing at the output of this switch circuit 57 is shown in FIG. 12G. Monomulti 73 triggered by the aforementioned detection pulses PGa and PGb
The output _M1 becomes "0" during the period in which the reproduced output of the data track 19 is to be obtained in the reproduced signal PBSIG.

第１２図のタイムチヤートは、リードアフター
ライト動作時のものであつてアクセスサイクル
ACCにおいて隣接するデータトラツクから目的
とするデータトラツクまで磁気テープ１０が１ス
テツプ送られ、次の書込みサイクルWCCでもつ
て所定のデータが書き込まれ、更に次の読出しサ
イクルRCCでもつてこの書き込まれたデータが
読出され、書込みが正しくなされたかどうかがチ
エツクされる。もつとも、図示のタイムチヤート
は、目的とするトラツクに隣接するトラツクから
１ステツプ送つた状態において、後で詳述するア
ドレス検出、トラツキング検出及びスキユー検出
の結果が正しいことが確認された場合である。仮
に、これらの検出の結果が誤つている場合には、
書込みサイクルWCC及び読出しサイクルRCCと
ならず、トラツキング補正又はスキユー補正がな
される。第１２図Ｆは、磁気テープ１０が１ステ
ツプ送られる場合の速度の変化を示し、この第１
２図Ｆから理解されるように、アクセスサイクル
ACCのうちの前半の期間T_Eのやや後で目的とす
るトラツクまでのステツプ送りが完了するように
なされる。したがつてその後においては、アクセ
スサイクルACC中でも、第１２図Ｇに示すよう
に読出しヘツド１３Ｒで再生された信号を得るこ
とができる。この一実施例では、アクセスサイク
ルACCの終了間際に得られるサーボトラツク１
７の再生信号S_o+1，S_o-1を用いてトラツキング検
出を行ない、次のライトサイクルWCCの最初に
得られるアドレストラツク１６からのアドレス信
号Anからアドレス検出を行ない、アドレス信号
A_o+1，A_o-1を用いてスキユー検出のためのトラ
ツキング検出を行なうようにしている。その結
果、磁気テープ１０をステツプ送りしたときの状
態が良好であれば、回転ヘツドが２回転する間で
もつてリードアフターライト動作を行なうことが
できる。 The time chart in Figure 12 is for the read-after-write operation, and is for the access cycle.
In the ACC, the magnetic tape 10 is fed one step from the adjacent data track to the target data track, and in the next write cycle WCC, predetermined data is written, and furthermore, in the next read cycle RCC, this written data is transferred. It is read and checked to see if it was written correctly. However, the time chart shown is for the case where it has been confirmed that the results of address detection, tracking detection, and skew detection, which will be described in detail later, are correct in a state in which one step has been sent from a track adjacent to the target track. If the results of these detections are incorrect,
The write cycle WCC and the read cycle RCC are not performed, and tracking correction or skew correction is performed. FIG. 12F shows the change in speed when the magnetic tape 10 is fed one step;
As understood from Figure 2F, the access cycle
The step feed to the target track is completed slightly after the period _TE in the first half of ACC. Therefore, thereafter, even during the access cycle ACC, the signal reproduced by the read head 13R can be obtained as shown in FIG. 12G. In this embodiment, servo track 1 obtained near the end of access cycle ACC
Tracking detection is performed using the reproduced signals S _o+1 and S _o-1 of 7, and address detection is performed from the address signal An from the address track 16 obtained at the beginning of the next write cycle WCC.
Tracking detection for skew detection is performed using A _o+1 and A _o-1 . As a result, if the magnetic tape 10 is in good condition when step-feeding, the read-after-write operation can be performed even during two revolutions of the rotary head.

第１３図にゲートパルス発生器６７の一例の構
成を示す。アドレス検出、トラツキング検出、ス
キユー検出の結果が正しい場合には、対応する判
定信号ADDOK，TROK，SKOKが“１”とな
り、アンドゲート７５の出力も“１”となる。こ
の状態で外部のコントローラから供給される書込
み実行指令WRTEXが“１”で、タイミング信
号DRMφが“１”となると、アンドゲート７６
の出力も“１”となる。アンドゲート７６の出力
がＤフリツプフロツプ７７に供給される。モノマ
ルチ７３の出力₁（第１２図Ｋ参照）の立上り
がフリツプフロツプ７７のクロツク入力となり、
その出力に取り出されるゲートパルスERASEN
が第１２図Ｈに示すように“１”となり、またそ
の立上り及び立下りでトリガーされるモノマルチ
７８が設けられている。モノマルチ７８は、消去
ヘツド１３Ｅと書込みヘツド１３Ｗとの回転位相
の差に等しいτなるパルス幅の出力M₂を第１２
図Ｌに示すように発生する。フリツプフロツプ７
７は、第１２図Ｃに示すものを反転した検出パル
スによつてクリアされ、したがつて消去ゲー
トパルスERASENは、第１２図Ｈに示すものと
なる。このゲートパルスERASENが“１”の期
間で消去バイアス信号がスイツチ回路６０及び回
転トランス５３Ｅを介して消去ヘツド１３Ｅに供
給され、目的とするデータトラツク１９が消去さ
れる。ゲートパルスERASENの立下りでもモノ
マルチ７８がトリガーされ、ゲートパルス
ERASENとモノマルチ７８の出力M₂とがイクス
クルーシブオアゲート７９に供給され、その出力
に第１２図Ｉに示す書込みゲートパルス
WRTENが発生する。つまり、ゲートパルス
ERASENをτだけ遅延させたものがゲートパル
スWRTENとなり、このゲートパルスWRTEN
が“１”の期間、アンプ５４を介した書込みデー
タWRTDTが書込みヘツド１３Ｗによつて目的
とするデータトラツク１９として記録される。読
取回路５６に対する読出しゲートパルス
READENは、Ｄフリツプフロツプ８０から発生
する。このフリツプフロツプ８０の入力としてア
ンドゲート８１の出力が供給され、そのクロツク
入力としてモノマルチ７３の出力₁が供給され、
そのクリア入力として検出パルスが供給され
る。アンドゲート８１には、読出し実行指令
READEXとタイミングパルスとアンドゲ
ート７５の出力とが供給される。したがつて
（＝“１”）となるリードサイクルRCCにお
いて、第１２図Ｊに示すような読出しゲートパル
スREADENが発生し、検出パルスによつて
これが“０”となる。この読出しゲートパルス
READENが読取回路５６に供給されることで、
データトラツク１９から読出しヘツド１３Ｒで再
生されたデータRDDTが取り出される。 FIG. 13 shows the configuration of an example of the gate pulse generator 67. If the results of address detection, tracking detection, and skew detection are correct, the corresponding determination signals ADDOK, TROK, and SKOK become "1", and the output of the AND gate 75 also becomes "1". In this state, when the write execution command WRTEX supplied from the external controller is "1" and the timing signal DRMφ becomes "1", the AND gate 76
The output of is also "1". The output of AND gate 76 is supplied to D flip-flop 77. The rising edge of output ₁ of the monomulti 73 (see Fig. 12 K) becomes the clock input of the flip-flop 77,
Gate pulse ERASEN taken out to its output
becomes "1" as shown in FIG. The monomulti 78 outputs an output M ₂ having a pulse width τ equal to the difference in rotational phase between the erase head 13E and the write head 13W.
This occurs as shown in Figure L. flipflop 7
7 is cleared by a detection pulse that is the inverse of that shown in FIG. 12C, so the erase gate pulse ERASEN becomes that shown in FIG. 12H. While this gate pulse ERASEN is "1", an erase bias signal is supplied to the erase head 13E via the switch circuit 60 and the rotary transformer 53E, and the target data track 19 is erased. The monomulti 78 is triggered even at the falling edge of the gate pulse ERASEN, and the gate pulse
ERASEN and the output M ₂ of the monomulti 78 are fed to an exclusive OR gate 79, whose output receives the write gate pulse shown in FIG. 12I.
WRTEN occurs. In other words, the gate pulse
ERASEN delayed by τ becomes the gate pulse WRTEN, and this gate pulse WRTEN
During the period when is "1", the write data WRTDT via the amplifier 54 is recorded as the target data track 19 by the write head 13W. Read gate pulse for read circuit 56
READEN is generated from D flip-flop 80. The output of an AND gate 81 is supplied as an input to this flip-flop 80, and the output ₁ of a monomulti 73 is supplied as its clock input.
A detection pulse is supplied as its clear input. The AND gate 81 has a read execution command.
READEX, timing pulses and the output of AND gate 75 are supplied. Therefore, in the read cycle RCC (="1"), a read gate pulse READEN as shown in FIG. 12J is generated and becomes "0" by the detection pulse. This readout gate pulse
By supplying READEN to the reading circuit 56,
The data RDDT reproduced by the read head 13R is taken out from the data track 19.

第１４図は、消去ヘツド１３Ｅとスイツチ回路
６０との構成の具体的接続構成を示すもので、バ
イアス発振器５８の発振出力ERCLKがＴフリツ
プフロツプ８２のクロツク入力端に供給され、互
いに逆相の信号に変換されてからナンドゲート８
３Ａ，８３Ｂに供給される。フリツプフロツプ８
２は、（ERASEN＝“０”）の期間においてクリア
状態とされる。ナンドゲート８３Ａ，８３Ｂに消
去ゲートパルスERASENが供給され、ゲートパ
ルスERASENが“１”の期間でのみこれらの出
力に逆相の消去信号が現れる。ナンドゲート８３
Ａ，８３Ｂの両出力端が出力トランス８４のコイ
ルの両端に接続されると共に、抵抗とPNPトラ
ンジスタ８５Ａ，８５Ｂを通じて正の電源端子に
接続される。ナンドゲート８３Ａ，８３Ｂは、ド
ライブ能力を有するもので、アンプ５９を構成し
ている。トランジスタ８５Ａ，８５Ｂのベースに
ゲートパルスERASENがインバータ８６で反転
されて加えられるので、（ERASEN＝“１”）の期
間でトランジスタ８５Ａ，８５Ｂがオンしてナン
ドゲート８３Ａ，８３Ｂが動作し、（ERASEN＝
“０”）の期間でこれらがオフしてナンドゲート８
３Ａ，８３Ｂの出力端子がオープンとなる。この
ようにして（ERASEN＝“１”）の期間でのみ、
出力トランス８４及び回転トランス５３Ｅを介し
て消去ヘツド１３Ｅに消去バイアス信号を加える
ことができる。一例として消去バイアス信号の周
波数は、データの周波数の最大値である1.5〔Ｍ
Hz〕より十分大きい３〔ＭHz〕と選定される。 FIG. 14 shows a specific connection configuration between the erase head 13E and the switch circuit 60. The oscillation output ERCLK of the bias oscillator 58 is supplied to the clock input terminal of the T flip-flop 82, and the signals are in opposite phases to each other. Nand Gate 8 after conversion
3A and 83B. flip flop 8
2 is in the clear state during the period (ERASEN="0"). An erase gate pulse ERASEN is supplied to the NAND gates 83A and 83B, and erase signals of opposite phases appear at these outputs only during the period when the gate pulse ERASEN is "1". nand gate 83
Both output ends of A and 83B are connected to both ends of the coil of an output transformer 84, and are also connected to a positive power supply terminal through a resistor and PNP transistors 85A and 85B. The NAND gates 83A and 83B have driving capability and constitute the amplifier 59. Since the gate pulse ERASEN is inverted by the inverter 86 and applied to the bases of the transistors 85A and 85B, the transistors 85A and 85B are turned on during the period (ERASEN="1") and the NAND gates 83A and 83B operate, and (ERASEN="1") is applied.
These are turned off during the period “0”) and the NAND gate 8
The output terminals of 3A and 83B become open. In this way, only during the period (ERASEN="1"),
An erase bias signal can be applied to erase head 13E via output transformer 84 and rotary transformer 53E. As an example, the frequency of the erase bias signal is 1.5 [M
3 [MHz], which is sufficiently larger than [Hz].

また、出力トランス８４のコイルの両端が
FET８７Ａ，８７Ｂのドレイン・ソース間を
夫々通じてアンプ６１の入力端に接続される。ア
ンプ６１の出力がスイツチ回路５７に供給され
る。正及び負の電源端子にそのコレクタ及びエミ
ツタが接続されたPNPトランジスタ８８が設け
られ、インバータ８９で反転されたゲートパルス
ERASENがトランジスタ８８のベースに供給さ
れる。接地点及びトランジスタ８８のコレクタの
間に抵抗９０及びダイオード９１が挿入され、両
者の接続点がFET８７Ａ，８７Ｂのゲートに接
続される。したがつて（ERASEN＝“１”）の期
間では、トランジスタ８８がオン、ダイオード９
１がオフとなり、FET８７Ａ，８７Ｂのゲート
電圧が0Vとなり、FET８７Ａ，８７Ｂがオフと
なる。一方、（ERASEN＝“０”）の期間では、ト
ランジスタ８８がオフし、ダイオード９１がオン
し、FET８７Ａ，８７Ｂのゲートに負の電圧が
印加され、FET８７Ａ，８７Ｂがオンし、出力
トランス８４を介して消去ヘツド１３Ｅの再生出
力がアンプ６１に供給されることになる。 Also, both ends of the coil of the output transformer 84 are
It is connected to the input end of the amplifier 61 through the drains and sources of FETs 87A and 87B, respectively. The output of amplifier 61 is supplied to switch circuit 57. A PNP transistor 88 whose collector and emitter are connected to the positive and negative power supply terminals is provided, and the gate pulse is inverted by an inverter 89.
ERASEN is provided to the base of transistor 88. A resistor 90 and a diode 91 are inserted between the ground point and the collector of the transistor 88, and the connection point thereof is connected to the gates of the FETs 87A and 87B. Therefore, during the period (ERASEN="1"), the transistor 88 is on and the diode 9 is on.
1 is turned off, the gate voltage of FETs 87A and 87B becomes 0V, and FETs 87A and 87B are turned off. On the other hand, during the period (ERASEN="0"), the transistor 88 is turned off, the diode 91 is turned on, a negative voltage is applied to the gates of FETs 87A and 87B, FETs 87A and 87B are turned on, and the The reproduced output of the erase head 13E is then supplied to the amplifier 61.

第１０図におけるトラツキング、スキユー、ア
ドレス検出部６３は、第１５図に示すような構成
とされる。第１５図において、９２は、コントロ
ール信号発生器を示し、これには、ピーク検出回
路６２からの読取りパルスRDTPとタイミング
信号発生器６６からのタイミング信号とが与えら
れ、アドレス信号と対応する位相のタイミング信
号QADREを発生し、これをFM復調器９３及び
クロツクセレクタ９４に与える。また、コントロ
ール信号発生器９２で形成されたコントロール信
号QCNTDWをカウンタコントローラ９５に与え
る。読取りパルスRDTPがFM復調器９３に与え
られ、その復調出力QONEがシフトレジスタ９
６の入力とされる。クロツク形成回路９７によ
り、読取りパルスRDTPからクロツクDTCLKが
抽出され、このクロツクDTCLKがクロツクセレ
クタ９４、カウンタコントローラ９５に供給され
る。シフトレジスタ９６のクロツクパルスとして
クロツクセレクタ９４により選択されたDTCLK
又はADRCLKが供給される。クロツク
ADRCLKは、外部のコントローラ（図示せず）
から供給されるもので、シフトレジスタ９６から
のデータ取出用に用いられる。このシフトレジス
タ９６からアドレスデータが得られる。カウンタ
コントローラ９５によつてクロツクDTCLKがカ
ウンタ９８の加算又は減算の何れかの入力とされ
る。このカウンタ９８の内容がトラツキング、ス
キユーデータとして外部のコントローラに出力さ
れる。上記のコントロール信号発生器９２から
は、カウンタ９８に対してトラツキング、スキユ
ーデータが入力されたことを外部のコントローラ
に対して知らせるコントロール信号TSRDYが発
生し、一方、外部のコントローラからは、このデ
ータを取り込んだことを知らせるリターン信号
TSRTNがカウンタ９８に対して供給される。更
に、トラツキング、スキユーを検出する場合、ア
ドレストラツク１６或いはサーボトラツク１７か
ら全く信号が再生されないときの誤動作を防止す
るための判定信号ERNSGがコントロール信号発
生器９２で形成される。 The tracking, skew, and address detection section 63 in FIG. 10 has a configuration as shown in FIG. 15. In FIG. 15, reference numeral 92 indicates a control signal generator, which is supplied with the read pulse RDTP from the peak detection circuit 62 and the timing signal from the timing signal generator 66, and has a phase corresponding to the address signal. A timing signal QADRE is generated and applied to the FM demodulator 93 and clock selector 94. Further, the control signal QCNTDW generated by the control signal generator 92 is applied to the counter controller 95. The read pulse RDTP is given to the FM demodulator 93, and its demodulated output QONE is sent to the shift register 9.
6 input. A clock forming circuit 97 extracts a clock DTCLK from the read pulse RDTP, and supplies this clock DTCLK to a clock selector 94 and a counter controller 95. DTCLK selected by clock selector 94 as the clock pulse for shift register 96
Or ADRCLK is supplied. clock
ADRCLK is an external controller (not shown)
It is supplied from the shift register 96 and is used for taking out data from the shift register 96. Address data is obtained from this shift register 96. A counter controller 95 allows the clock DTCLK to be input to a counter 98 for either addition or subtraction. The contents of this counter 98 are output to an external controller as tracking and skew data. The control signal generator 92 generates a control signal TSRDY that informs the external controller that tracking and skew data have been input to the counter 98. A return signal indicating that the
TSRTN is provided to counter 98. Furthermore, when tracking or skew is detected, a control signal generator 92 generates a determination signal ERNSG to prevent malfunctions when no signal is reproduced from the address track 16 or servo track 17.

上述のトラツキング、スキユー、アドレス検出
部６３の構成について第１６図〜第２１図を参照
して詳述する。第１９図Ａは、第１２図Ｇと同様
にスイツチ回路５７の出力に現れる再生信号
PBSIGを示し、第１９図Ｂは、第１２図Ｄと同
様にタイミング信号発生器６６のフリツプフロツ
プ６８の出力に現れるタイミング信号PGSTを示
している。第１９図は、アクセスサイクルACC
の終了付近とライトサイクルWCCの開始付近と
を拡大して示す。第１１図に示すタイミング信号
発生器６６のモノマルチ６９の出力M₃、モノマ
ルチ７０の出力M₄、モノマルチ７１の出力M₅
は、第１９図Ｃ、同図Ｄ、同図Ｅに示すものとな
り、スイツチングパルスDRMφは、第１９図Ｆ
に示すものとなる。前述のように、タイミング信
号PGSTの立上りとデータトラツク１９からの再
生データ期間の終端とが一致しており、M₃は、
この再生データ期間とサーボトラツク１７の再生
信号との信号ブランクと一致したパルス幅のもの
であり、M₄は、サーボトラツク１７の再生信号
の区間と対応するウインド信号であり、M₅は、
アドレストラツク１６の再生信号の区間と対応す
るウインド信号である。 The configuration of the tracking, skew, and address detection section 63 described above will be described in detail with reference to FIGS. 16 to 21. FIG. 19A shows the reproduced signal appearing at the output of the switch circuit 57 similarly to FIG. 12G.
PBSIG, and FIG. 19B, like FIG. 12D, shows the timing signal PGST appearing at the output of flip-flop 68 of timing signal generator 66. Figure 19 shows the access cycle ACC
The figure shows an enlarged view of the vicinity of the end of WCC and the vicinity of the start of the light cycle WCC. The output M ₃ of the mono multi 69 of the timing signal generator 66 shown in FIG. 11, the output M ₄ of the mono multi 70, and the output M ₅ of the mono multi 71
are as shown in FIG. 19C, FIG. 19D, and FIG. 19E, and the switching pulse DRMφ is as shown in FIG. 19F.
It will be as shown below. As mentioned above, the rise of the timing signal PGST coincides with the end of the reproduced data period from the data track 19, and _M3 is
This reproduction data period has a pulse width that matches the signal blank of the reproduction signal of the servo track 17, _M4 is a window signal corresponding to the interval of the reproduction signal of the servo track 17, and _M5 is
This is a window signal corresponding to the section of the reproduced signal of the address track 16.

第１６図において、９９は、読取パルス
RDTPでトリガーされる再トリガー形のモノマ
ルチを示し、その時定数は、アドレス信号の記録
波形の“０”のパルス幅ｄより十分長く、信号ギ
ヤツプ長より短かく選定されており、その出力が
タイミング信号QDTARE（第１９図Ｇ）とされ
る。１００は、このタイミング信号QDTAREの
立下りをクロツク入力とするJKフリツプフロツ
プを示す。そのＫ入力は、“１”とされ、そのＪ
入力としてオアゲート１０１の出力が供給され
る。ナンドゲート１０２の出力が反転されてオア
ゲート１０１に供給され、オアゲート１０１から
（M₄・ERNSG＋QADRE）の出力が供給される。 In FIG. 16, 99 is the read pulse
This shows a re-trigger type monomulti that is triggered by RDTP, and its time constant is selected to be sufficiently longer than the pulse width d of “0” of the recording waveform of the address signal, but shorter than the signal gap length, and its output is determined by timing. The signal QDTARE (FIG. 19G) is used. Reference numeral 100 indicates a JK flip-flop whose clock input is the falling edge of the timing signal QDTARE. Its K input is set to “1”, and its J
The output of OR gate 101 is supplied as an input. The output of the NAND gate 102 is inverted and supplied to the OR gate 101, and the OR gate 101 supplies the output of (M ₄ ·ERNSG+QADRE).

判定信号ERNSGは、第１７図に示すJKフリ
ツプフロツプ１０３によつて発生される。フリツ
プフロツプ１０３のＪ入力としてモノマルチの出
力M₄（第１９図Ｄ）が供給され、そのＫ入力は、
“０”とされ、そのクリア入力として₃が加えら
れている。したがつて₃が“０”となると、フ
リツプフロツプ１０３がクリアされ、タイミング
信号QDTAREの立下りで、（M₄＝“１”）となつ
ているので、その出力Ｑが“１”となる。この次
に発生するタイミング信号QDTAREの立下りで
は、（M₄＝“１”）であるので、（Ｑ＝“１”）のま
まである。この後に、（M₄＝“０”）となり、（Ｊ
＝Ｋ＝“０”）となるので、次に再び（₃＝“０”）
となるまで、状態が変化しない。このフリツプフ
ロツプ１０３の出力Ｑが第１９図Ｊに示すように
判定信号となり、その出力が判定信号
ERNSGとなる。仮に読取パルスRDTPが得られ
ず、したがつてタイミング信号QDTAREが発生
しないと、判定信号ERNSGは、“１”のままと
なる。この判定信号ERNSGを外部のコントロー
ラに与えることによつて読取パルスRDTPが得
られないことを、トラツキング検出が正しいもの
を誤ることが防止されている。 The judgment signal ERNSG is generated by the JK flip-flop 103 shown in FIG. The monomultiply output M ₄ (FIG. 19D) is supplied as the J input of the flip-flop 103, and its K input is
It is set to "0", and ₃ is added as a clear input. Therefore, when ₃ becomes "0", the flip-flop 103 is cleared, and since (M ₄ = "1") at the fall of the timing signal QDTARE, its output Q becomes "1". At the next falling edge of the timing signal QDTARE, since (M ₄ = "1"), (Q = "1") remains. After this, (M ₄ = “0”) and (J
= K = “0”), so next time again ( ₃ = “0”)
The state does not change until . The output Q of this flip-flop 103 becomes a judgment signal as shown in FIG. 19J, and the output is the judgment signal.
Becomes ERNSG. If the read pulse RDTP is not obtained and therefore the timing signal QDTARE is not generated, the determination signal ERNSG remains at "1". By supplying this determination signal ERNSG to an external controller, it is possible to prevent the tracking detection from erroneously indicating that the read pulse RDTP is not obtained.

第１９図Ｄ及び同図Ｊから理解されるように、
（M₄・ERNSG）が“１”となつてから発生する
QDTARE（第１９図Ｇ）の立下りによつてフリ
ツプフロツプ１００の出力Ｑが“１”に反転す
る。その後で（M₄・ERNSG）が“０”となる
ので、次に発生するQDTAREの下立りでフリツ
プフロツプ１００の出力Ｑが“０”となる。この
フリツプフロツプ１００の出力Ｑが第１９図Ｈに
示すカウンタコントロール信号QCNTDWであ
る。また、フリツプフロツプ１００は、ノアゲー
ト１０４の出力でクリアされる。イクスクルーシ
ブオアゲート１０５及び積分器によつてM₅（第１
９図Ｅ）の立上り及び立下りで発生する第１９図
Ｎに示すパルスM₅dが形成され、このパルスM₅d
とタイミング信号発生器６６のオアゲート７４
（第１１図参照）から発生する第１９図Ｍに示す
パルスM₄₅の反転したものとがノアゲート１０４
に供給される。したがつてフリツプフロツプ１０
０は、パルスM₄₅が“０”の期間とM₅の立上り
で発生するパルスM₅dとによつてクリアされる。 As understood from Figure 19D and Figure 19J,
Occurs after (M ₄・ERNSG) becomes “1”
As QDTARE (FIG. 19G) falls, the output Q of the flip-flop 100 is inverted to "1". After that, ( _M4 ·ERNSG) becomes "0", so the output Q of the flip-flop 100 becomes "0" at the next falling edge of QDTARE. The output Q of this flip-flop 100 is the counter control signal QCNTDW shown in FIG. 19H. Flip-flop 100 is also cleared by the output of NOR gate 104. M ₅ (first
The pulse M ₅ d shown in FIG. 19 N that occurs at the rising and falling edges of FIG. 9 E) is formed, and this pulse M ₅ d
and the OR gate 74 of the timing signal generator 66
(See FIG. 11) The inverted pulse _M45 shown in FIG.
supplied to Therefore flip-flop 10
0 is cleared by pulse M ₅ d generated during the period when pulse M ₄₅ is “0” and at the rising edge of M ₅ .

このフリツプフロツプ１００の出力
がJKフリツプフロツプ１０６のＪ入力とされる。
このフリツプフロツプ１０６のＫ入力は、“１”
とされ、タイミング信号QDTAREの立下りがそ
のクロツク入力とされ、モノマルチの出力M₅（第
１９図Ｅ）がクリア入力とされ、（M₅＝“１”）の
期間以外は、クリア状態とされる。（M₅＝“１”）
の期間内でM₅dによつてクリアされることによ
り、前段のフリツプフロツプ１００の出力
QCNTDWは、“１”となつており、したがつて
アドレス信号の再生される期間の最初のタイミン
グ信号QDTAREの立下りで、その出力Ｑが
“１”となる。これによつてフリツプフロツプ１
０６のＪ入力及びＫ入力が共に“１”となり、次
の２番目のQDTAREの立下りでその出力が
“０”に反転する。このフリツプフロツプ１０６
の出力Ｑが第１９図Ｉに示すようなタイミング信
号QADREとされる。 The output of this flip-flop 100 is used as the J input of the JK flip-flop 106.
The K input of this flip-flop 106 is “1”
The falling edge of the timing signal QDTARE is used as its clock input, and the monomulti output _M5 (Fig. 19E) is used as the clear input, and it is in the clear state except for the period when ( _M5 = "1"). be done. (M ₅ = “1”)
The output of the previous flip-flop 100 is cleared by M ₅ d within the period of
QCNTDW is "1", so its output Q becomes "1" at the first fall of the timing signal QDTARE during the period in which the address signal is reproduced. This causes flip-flop 1
Both the J and K inputs of 06 become "1", and the output is inverted to "0" at the next falling edge of the second QDTARE. This flip-flop 106
The output Q of is used as a timing signal QADRE as shown in FIG. 19I.

上述のタイミング信号QDTARE（第１９図Ｇ）
は、再生信号PBSIGのうちの信号S_o+1，S_o-1，
A_o+1，An，A_o-1の発生するタイミングと対応し
ており、読取パルスRDTPの存在する期間を示
している。またタイミング信号QADRE（第１９
図Ｉ）は、アドレストラツク１６の中央の再生信
号Anの発生するタイミングと対応し、目的とす
るデータトラツクのアドレスを復調するのに用い
られる。 The above timing signal QDTARE (Figure 19G)
are the signals S _o+1 , S _o-1 , and S o-1 of the reproduced signal PBSIG.
This corresponds to the timing at which A _o+1 , An, and A _o-1 are generated, and indicates the period in which the read pulse RDTP exists. Also, the timing signal QADRE (19th
FIG. 1) corresponds to the timing at which the reproduced signal An at the center of the address track 16 is generated, and is used to demodulate the address of the target data track.

更に、第１７図におけるナンドゲート１０７及
びオアゲート１０８によつて（ERNSG・M₅d＋
QCNTDW）の信号が形成され、この信号の立下
りがJKフリツプフロツプ１０９のクロツク入力
とされる。フリツプフロツプ１０９は、（Ｊ＝
“１”、Ｋ＝“０”）とされ、そのクリア入力として
ノアゲート１１０の出力（₃＋）が供
給され、（M₃＝“１”）（第１９図Ｃ参照）又は外
部コントローラからのリターン信号TSRTN（第
１９図Ｌ）が“１”の時にクリアされる。まず、
第１９図Ｈに示すコントロール信号QCNTDWの
立下りがフリツプフロツプ１０９のクロツク入力
となり、その出力Ｑが“１”となる。次にリター
ン信号TSRTNの立上りでフリツプフロツプ１０
９がクリアされ、その出力Ｑが“０”となる。こ
のフリツプフロツプ１０９の出力Ｑは、第１９図
Ｋに示すものとなり、これがコントロール信号
TSRDYとされる。（ERNSG・M₅d）の信号もク
ロツク入力としているのは、読取パルスRDTP
が検出されず、判定信号ERNSGが“１”のまま
でも、コントロール信号TSRDYを発生させるた
めである。 Furthermore, by the NAND gate 107 and the OR gate ₁₀₈ in FIG.
A signal QCNTDW) is formed, and the falling edge of this signal is used as the clock input to the JK flip-flop 109. The flip-flop 109 has (J=
“1”, K = “0”), and the output ( ₃ +) of the NOR gate 110 is supplied as its clear input, and (M ₃ = “1”) (see Figure 19 C) or the return from the external controller. It is cleared when the signal TSRTN (L in FIG. 19) is "1". first,
The fall of the control signal QCNTDW shown in FIG. 19H becomes a clock input to the flip-flop 109, and its output Q becomes "1". Next, at the rising edge of the return signal TSRTN, the flip-flop 10
9 is cleared and its output Q becomes "0". The output Q of this flip-flop 109 is as shown in FIG. 19K, which is the control signal.
It is said to be TSRDY. (ERNSG・M ₅ d) signal is also used as a clock input because of the read pulse RDTP.
This is to generate the control signal TSRDY even if the determination signal ERNSG remains "1" without being detected.

以上のようにタイミング信号QDTARE，
QADREとコントロール信号QCNTDW，
TSRDYと判定信号ERNSGとを発生する構成は、
第１５図におけるコントロール信号発生器９２に
含まれるものである。 As shown above, the timing signal QDTARE,
QADRE and control signal QCNTDW,
The configuration that generates TSRDY and judgment signal ERNSG is as follows:
This is included in the control signal generator 92 in FIG.

第１６図において、１１１で示すモノマルチ
は、読取パルスRDTPの立上りでトリガされる
もので、その時定数がd/2より大きくｄより小さ
く選定されている。このモノマルチ１１１の出力
にクロツクDTCLKが得られる。つまり、モノマ
ルチ１１１は、クロツク形成回路９７に相当す
る。第２０図Ａは、第７図Ａの記録波形に対応
し、サーボトラツク１７から読出しヘツド１３Ｒ
によつて再生された信号S_o+1，S_o-1を拡大して示
す。読出しヘツド１３Ｒからは、磁化反転が微分
波形として取り出される。ピーク検出回路６２か
らの読取パルスRDTPは、第２０図Ｂに示すも
のとなり、前述のタイミング信号QDTARE、コ
ントロール信号QCNTDWを第２０図Ｃ及び同図
Ｅに示す。そしてモノマルチ１１１からは、第２
０図Ｄに示すｄ周期のクロツクパルスDTCLKが
得られる。 In FIG. 16, the monomulti 111 is triggered by the rising edge of the read pulse RDTP, and its time constant is selected to be greater than d/2 and smaller than d. A clock DTCLK is obtained from the output of this monomulti 111. In other words, the monomulti 111 corresponds to the clock forming circuit 97. FIG. 20A corresponds to the recording waveform of FIG. 7A, and corresponds to the recording waveform of FIG.
The signals S _o+1 and S _o-1 reproduced by are shown enlarged. The magnetization reversal is extracted as a differential waveform from the read head 13R. The read pulse RDTP from the peak detection circuit 62 is shown in FIG. 20B, and the aforementioned timing signal QDTARE and control signal QCNTDW are shown in FIGS. 20C and 20E. And from Mono Multi 111, the second
A clock pulse DTCLK of d period shown in FIG. 0D is obtained.

このクロツクパルスDTCLKが第１８図に示す
ナンドゲート１１２Ｄ，１１２Ｕに供給される。
ナンドゲート１１２Ｄにコントロール信号
QCNTDWが供給され、ナンドゲート１１２Ｕに
アンドゲート１１３の出力QCNTUP（M₄₅・
QDTARE・・）が供給され
る。ナンドゲート１１２Ｕの出力がカウンタ９８
の加算入力とされ、ナンドゲート１１２Ｄの出力
がその減算入力とされる。カウンタ９８は、４ビ
ツトのカウンタを２個直列に接続した構成で、リ
ターン信号TSRTNでクリアされると共に、モノ
マルチ６９の出力₃（第１９図Ｃ参照）によつ
て全てのビツトに“０”がロードされる。前述の
ように、実際には、最大42個のクロツクDTCLK
が加算入力又は減算入力としてカウンタ９８に供
給され、また減算入力の方が多い場合の補数が発
生しうるので、カウンタ９８の８ビツトの出力の
うちの７ビツトの出力がトラツキング、スキユー
データとして取り出される。 This clock pulse DTCLK is supplied to NAND gates 112D and 112U shown in FIG.
Control signal to NAND gate 112D
QCNTDW is supplied, and the output QCNTUP (M ₄₅・
QDTARE...) is supplied. The output of NAND gate 112U is the counter 98
The output of the NAND gate 112D is used as the subtraction input. The counter 98 has a configuration in which two 4-bit counters are connected in series, and is cleared by the return signal TSRTN, and all bits are set to "0" by the output ₃ of the monomulti 69 (see Figure 19C). is loaded. As mentioned above, in practice, up to 42 clocks DTCLK
is supplied to the counter 98 as an addition input or a subtraction input, and a complement can be generated when there are more subtraction inputs, so the 7-bit output of the 8-bit output of the counter 98 is used as tracking and skew data. taken out.

カウンタ９８に全て“０”がロードされた後
に、第２０図Ｆに示すコントロール信号
QCNTUPがアンドゲート１１３から発生し、こ
れが“１”の期間クロツクがカウンタ９
８の加算入力として供給され、その立上りごと
に、カウンタ９８が増加方向に歩進する。これに
よつて再生信号S_o+1にもとずくクロツクDTCLK
が計数される。次に、コントロール信号
QCNTDW（第２０図Ｅ）が“１”の期間に再生
信号S_o-1にもとずくクロツクDTCLKがカウンタ
９８の減算入力として供給される。このコントロ
ール信号QCNTDWの直後に前述のようにコント
ロール信号TSRDY（第１９図Ｋ）が発生し、カ
ウンタ９８にトラツキングデータがセツトされた
ことが外部のコントローラに知らされ、外部のコ
ントローラは、カウンタ９８の余りを調べる。前
出の第６図について説明したようにカウンタ９８
の余りが零であれば、トラツキングが正しく、そ
うでなければ、トラツキングがずれている。この
余りによつてトラツキングのずれの方向及び量が
判るので、その結果をキヤプスタンモータ２４
（第９図参照）に与えて磁気テープ１０をトラツ
キング補正のために僅に動かす。この場合、磁気
テープ１０を１ステツプ送るのに必要とされるキ
ヤプスタンモータ２４に対する駆動パルスの個数
が42個とされて、データクロツクDTCLKの基準
の数と等しくされていることにより、トラツキン
グ補正を簡単に行なえるのは、前述した通りであ
る。ナンドゲート１１２Ｄ，１１２Ｕ及びアンド
ゲート１１３は、カウンタコントローラ９５を構
成する。 After all "0"s are loaded into the counter 98, the control signal shown in FIG.
QCNTUP is generated from AND gate 113, and while it is “1”, the clock is at counter 9.
The counter 98 is supplied as an addition input of 8, and the counter 98 increments in the incrementing direction at each rising edge. As a result, the clock DTCLK based on the reproduced signal S _o+1 is
is counted. Then the control signal
During the period when QCNTDW (FIG. 20E) is "1", the clock DTCLK based on the reproduction signal S _o-1 is supplied as the subtraction input of the counter 98. Immediately after this control signal QCNTDW, the control signal TSRDY (K in FIG. 19) is generated as described above, and the external controller is notified that the tracking data has been set in the counter 98. Check the remainder. The counter 98 as described above with respect to FIG.
If the remainder is zero, the tracking is correct; otherwise, the tracking is incorrect. The direction and amount of tracking deviation can be determined from this remainder, so the result can be transferred to the capstan motor 24.
(see FIG. 9) and move the magnetic tape 10 slightly for tracking correction. In this case, the number of drive pulses to the capstan motor 24 required to advance the magnetic tape 10 one step is 42, which is equal to the reference number of the data clock DTCLK, so that tracking can be performed. As mentioned above, the correction can be easily performed. NAND gates 112D, 112U and AND gate 113 constitute a counter controller 95.

モノマルチ１１１からのクロツクDTCLKが第
１６図において１１４で示すＤフリツプフロツプ
の入力とされ、そのクロツク入力として読取パル
スRDTPが供給される。フリツプフロツプ１１
４は、FM復調器９３を構成し、その出力に復調
出力QONEが現れ、これがシフトレジスタ９６
の入力とされる。シフトレジスタ９６は、タイミ
ング信号QADREが“１”の期間においてのみシ
フト動作を行ない、８ビツトのシフトレジスタを
３個直列接続した構成とされている。このシフト
レジスタ９６に対するシフトパルスとしてオアゲ
ート１１５の出力が供給される。オアゲート１１
５には、ナンドゲート１１６及び１１７の出力が
反転されて加えられる。これらオアゲート１１
５、ナンドゲート１１６，１１７は、クロツクセ
レクタ９４を構成し、（QADRE＝“１”）の期間
では、クロツクがシフトレジスタ９６に
供給され、（QADRE＝“０”）の期間では、外部
からのクロツクがシフトレジスタ９６
に供給される。 The clock DTCLK from the monomulti 111 is input to a D flip-flop shown at 114 in FIG. 16, and the read pulse RDTP is supplied as its clock input. flipflop 11
4 constitutes an FM demodulator 93, and a demodulated output QONE appears at its output, which is sent to a shift register 96.
is used as the input. The shift register 96 performs a shift operation only during the period when the timing signal QADRE is "1", and has a configuration in which three 8-bit shift registers are connected in series. The output of the OR gate 115 is supplied as a shift pulse to the shift register 96. or gate 11
5, the outputs of NAND gates 116 and 117 are inverted and added. These or gates 11
5. The NAND gates 116 and 117 constitute the clock selector 94, and during the period (QADRE="1"), the clock is supplied to the shift register 96, and during the period (QADRE="0"), the clock is supplied from the outside. Clock is shift register 96
supplied to

第２１図Ａは、第７図Ｂの記録波形に対応し、
アドレストラツク１６から消去ヘツド１３Ｅによ
つて再生されたアドレス信号A_o+1，An，A_o-1を
拡大して示す。これより、第２１図Ｂに示す読取
パルスRDTPが形成され、前述と同様にしてタ
イミング信号QDTARE（第２１図Ｃ）、クロツク
DTCLK（第２１図Ｄ）、コントロール信号
QCNTDW（第２１図Ｅ）、タイミング信号
QADRE（第２１図Ｆ）、コントロール信号
QCNTUP（第２１図Ｇ）が形成される。フリツ
プフロツプ１１４に対しては、クロツクDTCLK
が入力として供給され、読取りパルスRDTPが
クロツク入力として供給されるので、第２１図Ｈ
に示すようにアドレスデータの“１”と対応して
“１”となる復調出力QONEが得られる。この復
調出力QONEが（QADRE＝“１”）の期間でクロ
ツクDTCLKによつてシフトレジスタ９６に取り
込まれ、したがつて目的とするｎ番地のアドレス
信号Anのみがシフトレジスタ９６にセツトされ
る。このタイミング信号QADREが“０”に立下
ると、まず最初の４ビツトがシフトレジスタの出
力側から並列にアドレスデータとして取り出され
る。次に第１９図Ｏに示すようにクロツク
ADRCLKが４個供給され、シフトレジスタ９６
が４ビツトシフトされ、アドレスデータの次の４
ビツトがアドレスデータとして取り出される。こ
の動作が繰り返されることによつて計20ビツトの
アドレスデータが取り出される。このようにせず
とも、外部のコントローラとのインターフエース
によつて一度に20ビツトのアドレスデータを並列
的に取り出しても良い。 FIG. 21A corresponds to the recorded waveform of FIG. 7B,
The address signals A _o+1 , An, A _o-1 reproduced from the address track 16 by the erase head 13E are shown enlarged. As a result, the read pulse RDTP shown in FIG. 21B is formed, and the timing signal QDTARE (FIG. 21C) and clock pulse are generated in the same manner as described above.
DTCLK (Figure 21D), control signal
QCNTDW (Figure 21E), timing signal
QADRE (Figure 21F), control signal
A QCNTUP (Figure 21G) is formed. For flip-flop 114, the clock DTCLK
is supplied as an input and the read pulse RDTP is supplied as a clock input, so that
As shown in the figure, a demodulated output QONE that becomes "1" is obtained in response to "1" of the address data. This demodulated output QONE is taken into the shift register 96 by the clock DTCLK during the period (QADRE="1"), and therefore only the address signal An of the target address n is set in the shift register 96. When this timing signal QADRE falls to "0", first 4 bits are taken out in parallel from the output side of the shift register as address data. Next, the clock is turned on as shown in Figure 19 O.
Four ADRCLKs are supplied, and the shift register 96
is shifted by 4 bits, and the next 4 bits of address data are
Bits are extracted as address data. By repeating this operation, a total of 20 bits of address data are extracted. Instead of doing this, 20 bits of address data may be taken out in parallel at a time by interfacing with an external controller.

また、前後に現れるアドレス信号A_o+1，A_o-1
にもとずくクロツクDTCLKも、サーボトラツク
１７からの再生信号の処理と全く同様にしてカウ
ンタ９８の加算入力及び減算入力となされる。そ
して第２１図Ｅに示すコントロール信号
QCNTDWが立下つた時のカウンタ９８の内容
は、アドレストラツク１６が形成されている磁気
テープ１０の下側のトラツキングの状態を示して
いる。トラツキングが正しければ、カウンタ９８
の余りは、零であり、また、トラツキングにずれ
があれば、そのずれの量と方向とに応じた余りが
カウンタ９８に残つている。これがスキユーデー
タとして外部のコントローラに対して与えられ
る。つまり、サーボトラツク１７からの再生信号
S_o+1，S_o-1によつてなされたトラツキング検出
は、サーボトラツク１７が形成されている磁気テ
ープ１０の上側におけるものであり、したがつて
磁気テープ１０の上側及び下側の夫々におけるト
ラツキング検出の結果が一致していれば、スキユ
ーがないことを意味し、これが一致していなけれ
ばスキユーがあることを意味している。外部のコ
ントローラによつてスキユーエラーが検出される
ときには、テープガイド３０又は３１の高さを変
えてドラム１１，１２の周面に沿う磁気テープ１
０の傾きを変えてスキユー補正を行なつたり、磁
気テープ１０を静止位置から若干戻して再び元の
静止位置まで送るスキユー補正が行なわれる。後
者のスキユー補正は、磁気テープ１０が静止した
ときの位置が正規の走行路に沿つていないことを
補正するものであり、この補正の後で再びなされ
るスキユー検出の結果、スキユーエラーが残つて
いるときは、エラーメツセージを出力するように
なされる。 Also, address signals A _o+1 , A _o-1 that appear before and after
The clock DTCLK based on the servo track 17 is also used as an addition input and a subtraction input of the counter 98 in exactly the same way as the reproduction signal from the servo track 17 is processed. and the control signal shown in FIG. 21E.
The contents of the counter 98 when QCNTDW falls indicates the tracking state of the lower side of the magnetic tape 10 where the address track 16 is formed. If tracking is correct, counter 98
The remainder is zero, and if there is a deviation in tracking, a remainder corresponding to the amount and direction of the deviation remains in the counter 98. This is given to the external controller as skew data. In other words, the reproduction signal from the servo track 17
The tracking detection performed by S _o+1 and S _o-1 is on the upper side of the magnetic tape 10 where the servo track 17 is formed, and therefore on the upper side and the lower side of the magnetic tape 10 respectively. If the tracking detection results match, it means that there is no skew, and if they do not match, it means that there is skew. When a skew error is detected by an external controller, the height of the tape guide 30 or 31 is changed to guide the magnetic tape 1 along the circumference of the drums 11 and 12.
Skew correction is performed by changing the inclination of zero, or by returning the magnetic tape 10 slightly from the resting position and sending it back to the original resting position. The latter skew correction is to correct the fact that the position of the magnetic tape 10 when it comes to rest is not along the normal running path, and as a result of skew detection performed again after this correction, a skew error is detected. If any remain, an error message will be output.

トラツキングエラー又はスキユーエラーが零で
なくても、これらが許容値以下の場合には、上述
のトラツキング補正又はスキユー補正を行なわな
いようにするのが実際的である。そうすることに
よつてこれらの補正が行なわれる頻度を下げるこ
とができる。 Even if the tracking error or skew error is not zero, it is practical not to perform the above-mentioned tracking correction or skew correction if these errors are below a permissible value. By doing so, the frequency with which these corrections are performed can be reduced.

なお、第２２図Ａに示すように、読出しヘツド
１３Ｒと書込みヘツド１３Ｗとの角間隔を180゜と
して、アドレストラツク１６の再生を書込みヘツ
ド１３Ｗによつて行なうようにしても良い。ま
た、ドラムに対する磁気テープ１０の巻付角が
略々90゜の場合には、第２２図Ｂに示すように、
１３Ｅ，１３Ｗ，１３Ｒで示される１組の回転ヘ
ツドと、１３E′，１３W′，１３R′で示される他
の１組の回転ヘツドとを、各組の例えば消去ヘツ
ド１３Ｅ，１３E′が読出しヘツド１３Ｒ，１３
R′となる角間隔が90゜となるように設ければ良い。
更に、スキユー検出を必要としない場合には、サ
ーボトラツク１７を設けないで、アドレストラツ
ク１６のみを設ければ良い。 As shown in FIG. 22A, the angular spacing between the read head 13R and the write head 13W may be 180 degrees, and the address track 16 may be reproduced by the write head 13W. Further, when the wrapping angle of the magnetic tape 10 around the drum is approximately 90 degrees, as shown in FIG. 22B,
For example, each set of erasing heads 13E, 13E' reads out one set of rotating heads 13E, 13W, 13R and another set of rotating heads 13E', 13W', 13R'. ,13
It is sufficient if they are provided so that the angular interval R′ is 90°.
Furthermore, if skew detection is not required, the servo track 17 may not be provided, and only the address track 16 may be provided.

上述の一実施例の説明から理解されるように、
本発明に依れば、１本のアドレストラツクを設け
るだけでアドレス検出及びトラツキング検出を行
なうことができるから、従来のように、アドレス
トラツクとサーボトラツクとを別個に形成するの
と比べて磁気テープの記録領域を有効に使用する
ことができる。また、スキユー検出を行なう場合
にも同様の利点がある。更に、アドレストラツク
としてアドレス情報とは無関係に、所定の周期の
成分を含む信号を記録し、この周期とサーボトラ
ツクとして記録される信号の周期を等しいとして
おけば、アドレストラツクとサーボトラツクとの
夫々の再生信号を処理する回路構成を共通とする
ことが可能となり、回路構成の簡略化を図ること
ができる。 As understood from the description of one embodiment above,
According to the present invention, it is possible to perform address detection and tracking detection by simply providing one address track. The recording area can be used effectively. Similar advantages also exist when performing skew detection. Furthermore, if a signal containing a component of a predetermined period is recorded as an address track, regardless of the address information, and this period is made equal to the period of the signal recorded as a servo track, the address track and servo track can be It is possible to use a common circuit configuration for processing the reproduction signals of the two, and the circuit configuration can be simplified.

なお、上述の一実施例では、データトラツクが
斜めに形成される場合に本発明を適用している
が、データトラツクが長手方向と垂直に形成され
る場合に対して適用しても良い。 In the embodiment described above, the present invention is applied to the case where the data track is formed diagonally, but it may also be applied to the case where the data track is formed perpendicularly to the longitudinal direction.

【図面の簡単な説明】[Brief explanation of drawings]

第１図、第２図及び第３図は、従来の磁気テー
プ記憶装置の斜視図、ヘツド配置を示す略線図及
び記録フオーマツトを示す説明図、第４図は本発
明の一実施例の略線図、第５図は本発明の一実施
例の記録フオーマツトの説明図、第６図、第７図
及び第８図はサーボトラツク及びアドレストラツ
クの記録又は再生信号の説明図、第９図は磁気テ
ープをステツプ送りするための機構図の平面図、
第１０図はヘツドに接続される回路構成のブロツ
ク図、第１１図はタイミング信号発生器のブロツ
ク図、第１２図はリードアフターライト動作時の
タイムチヤート、第１３図はゲートパルス発生器
のブロツク図、第１４図は消去ヘツドと接続され
るスイツチ回路及びアンプの接続図、第１５図は
トラツキング、スキユー検出部のブロツク図、第
１６図、第１７図及び第１８図はこの検出部の各
部の詳細なブロツク図、第１９図はリードアフタ
ーライト動作時の一部の期間を拡大して示すタイ
ムチヤート、第２０図及び第２１図はより詳細な
タイムチヤート、第２２図は本発明におけるヘツ
ド配置の変形例を示す略線図である。 １０は磁気テープ、１１，１２はドラム、１３
Ｅは消去ヘツド、１３Ｗは書込みヘツド、１３Ｒ
は読出しヘツド、１５は検出コイル、１６はアド
レストラツク、１７はサーボトラツク、１８はヘ
ツドの走査軌跡、１９はデータトラツク、２２は
キヤプスタン、２４はキヤプスタンモータ、５
７，６０はスイツチ回路、６２はピーク検出回
路、６３はトラツキング、スキユー検出部、６６
はタイミング信号発生器、６７はゲートパルス発
生器、９６はシフトレジスタ、９８はカウンタで
ある。 1, 2, and 3 are a perspective view of a conventional magnetic tape storage device, a schematic diagram showing the head arrangement, and an explanatory diagram showing the recording format, and FIG. 4 is a schematic diagram of an embodiment of the present invention. 5 is an explanatory diagram of a recording format according to an embodiment of the present invention, FIGS. 6, 7, and 8 are explanatory diagrams of recording or reproduction signals of servo tracks and address tracks, and FIG. A plan view of a mechanism for step-feeding magnetic tape;
Figure 10 is a block diagram of the circuit configuration connected to the head, Figure 11 is a block diagram of the timing signal generator, Figure 12 is a time chart during read-after-write operation, and Figure 13 is a block diagram of the gate pulse generator. 14 is a connection diagram of the switch circuit and amplifier connected to the erase head, FIG. 15 is a block diagram of the tracking and skew detection section, and FIGS. 16, 17, and 18 are each part of this detection section. 19 is a time chart showing an enlarged partial period during read-after-write operation, FIGS. 20 and 21 are more detailed time charts, and FIG. 22 is a head diagram of the present invention. FIG. 7 is a schematic diagram showing a modification of the arrangement. 10 is a magnetic tape, 11 and 12 are drums, 13
E is erase head, 13W is write head, 13R
15 is a read head, 15 is a detection coil, 16 is an address track, 17 is a servo track, 18 is a scanning trajectory of the head, 19 is a data track, 22 is a capstan, 24 is a capstan motor, 5
7 and 60 are switch circuits, 62 is a peak detection circuit, 63 is a tracking and skew detection section, and 66
is a timing signal generator, 67 is a gate pulse generator, 96 is a shift register, and 98 is a counter.

Claims (1)

【特許請求の範囲】[Claims] １ テープ状記録媒体上に設けられた多数の傾斜
したトラツクより回転ヘツドにて信号を再生する
テープ状記録媒体の再生装置において、上記テー
プ状記録媒体の長手方向に設けられた第１の長手
トラツク上に設けられたサーボ信号と、上記テー
プ状記録媒体の長手方向に設けられた第２の長手
トラツク上にブロツク状に設けられたアドレス信
号とを有し、上記回転ヘツドの一回のトレースに
て上記第１の長手トラツクより上記サーボ信号を
再生すると共に、上記第２の長手トラツクより３
つ以上の上記ブロツク状アドレス信号を再生し、
この３つ以上の上記ブロツク状アドレス信号の
内、両端の２つの信号の比較に応じた信号と上記
サーボ信号とにより上記回転ヘツドのトラツキン
グ制御を行うとともに、上記３つ以上のブロツク
状アドレス信号の内、中間の信号よりアドレス情
報を読み取ることを特徴としたテープ状記録媒体
の再生装置。1. In a tape-shaped recording medium reproducing device in which a rotary head reproduces signals from a large number of inclined tracks provided on a tape-shaped recording medium, a first longitudinal track provided in the longitudinal direction of the tape-shaped recording medium a servo signal provided on the tape-shaped recording medium; and an address signal provided in a block shape on a second longitudinal track provided in the longitudinal direction of the tape-shaped recording medium; to reproduce the servo signal from the first longitudinal track, and reproduce the servo signal from the second longitudinal track.
regenerating one or more of the above block-like address signals;
Tracking control of the rotary head is performed using a signal corresponding to a comparison of two signals at both ends of the three or more block-shaped address signals and the servo signal, and the tracking of the three or more block-shaped address signals is controlled by the servo signal. A reproducing device for a tape-shaped recording medium, characterized in that address information is read from an intermediate signal.