JPS63207285A - Image pickup device - Google Patents

Abstract

PURPOSE:To facilitate the combination of filters and to shorten the readout time of all picture elements by storing image sampling information, whose sampling points to an image are shifted from each other, in a temporary mem ory area in time series through a switching means and reading out these informa tion by a horizontal register. CONSTITUTION:The number of transfer stages in the vertical direction of a first vertical CCD is a half of the number of corresponding photodiodes (PD). The signal electric charge in PDs 1-1, 1-3... is read out to the first vertical CCD by giving a field shift pulse to a terminal phi11, and that in PDs 1-2, 2-4... is read out to the first vertical CCD by giving the field shift pulse to a terminal phi13. Meanwhile, the number of transfer stages of second vertical CCDs A and B is equal to that of the first vertical CCD. Consequently, all of signal electric charges transferred in time division are temporarily stored in a temporary memory area 7. The signal electric charges stored in PDs in a first field period tF1 are read out in a second field period tF2. That is, the signal of picture elements whose number is twice as large as the number of picture elements of a conventional device is read out in one field period.

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は撮像装置に関する。[Detailed description of the invention] [Object of the invention] (Industrial application field) The present invention relates to an imaging device.

（従来の技術） 第１５図を用いて従来の技術を説明する。(Conventional technology) The conventional technique will be explained using FIG. 15.

これはＦ　Ｉ　Ｔ　−ＣＣＤ　（Ｆｒａｍｅ　Ｉｎｔｅ
ｒｌｉｎｅ　Ｔｒａｎｓ−ｔ’ｅｒＣＣＤ）と呼ばれて
いる固体撮像素子の構成図である。感光部の２次元配列
領域６には感光部ホトダイオード（１−１，１−２、・
・・、１−Ｎ；以後ＰＤと略す）とＰＤの隣りに設けら
れた第１の垂直ＣＣＤ　（２−１，２−２、・・・、２
−Ｎ）が形成されている。この２次元配列領域６に隣接
して一時メモリ領域７がある。一時メモリ領域７は前記
第１の垂直ＣＯＤ　（２−１，２−２、・・・、２−Ｍ
）からの信号電荷群を転送、蓄積するため７２の垂直Ｃ
ＣＤ　（３−１，３−１、・・・、３−Ｍ）より構成さ
れている。ここでは第１の垂直Ｃ０Ｄ（２−１）（７）
信号電荷は第２の垂直ＣＣＤ　（３−１）へ転送される
ようになっている。同様ＣＤ（２−１，２−２、・・・
、２−Ｍ）の転送段数は２５６段になっている。同様に
第２の垂直ＣＣＤ（３−１，３−２、・・・、３−Ｍ）
の転送段数も２５６段になっている。他の固体撮像装置
でも垂直方向で２５６列の画素の信号電荷が読み出され
るようになっている。This is FIT-CCD (Frame Inte
1 is a configuration diagram of a solid-state image sensor called a line trans-t'er CCD. In the two-dimensional array area 6 of the photosensitive section, photodiodes (1-1, 1-2, . . .
. . , 1-N; hereinafter abbreviated as PD) and a first vertical CCD (2-1, 2-2, . . . , 2
-N) is formed. Adjacent to this two-dimensional array area 6 is a temporary memory area 7. The temporary memory area 7 stores the first vertical COD (2-1, 2-2, . . . , 2-M
) to transfer and accumulate signal charge groups from 72 vertical C
It is composed of CD (3-1, 3-1,..., 3-M). Here the first vertical C0D (2-1) (7)
The signal charges are transferred to the second vertical CCD (3-1). Similar CDs (2-1, 2-2,...
, 2-M) has 256 transfer stages. Similarly, the second vertical CCD (3-1, 3-2, ..., 3-M)
The number of transfer stages is also 256. In other solid-state imaging devices, signal charges of 256 columns of pixels are read out in the vertical direction.

ところで、ＣＯＤ画素の上に色フィルターを形成して１
個のＣＣＤからカラー信号を得る単枚カラーＣＣＤでは
通常、垂直方向の画素信号との演算を行なってカラー画
像信号を作る方式を採用する場合が多い。この場合、実
際のＣＯＤではインターレス撮像を行なっているため垂
直方向で一画素飛び越した画素同志の演算であり、垂直
方向解像度が低下する問題がある。By the way, by forming a color filter on the COD pixel,
A single-sheet color CCD that obtains color signals from individual CCDs usually employs a method of generating color image signals by performing calculations with pixel signals in the vertical direction. In this case, since interlaced imaging is performed in actual COD, calculations are performed between pixels that skip each other by one pixel in the vertical direction, and there is a problem that the resolution in the vertical direction decreases.

第１６図は従来の単枚カラー素子で各フォトダイオード
に設けられた色フィルターの配置とその出力信号を示す
。Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇｌ’　、Ｇ２’、Ｇ３’
　、Ｇ４’は緑ＣＧ’）信号画素、Ｙｅｌ　５Ｙｅ２、
Ｙｅｔ’、Ｙｅ２’　は黄（Ｙｅ）信号画素、ｃｙｔ　
、Ｃ１０、ｃｙｔ’、Ｃｙ２′　はシアン（Ｃｙ）信号
画素である。FIG. 16 shows the arrangement of color filters provided in each photodiode and their output signals in a conventional single color element. G1, G2, G3, G4, Gl', G2', G3'
, G4' is green CG') signal pixel, Yel 5Ye2,
Yet', Ye2' are yellow (Ye) signal pixels, cyt
, C10, cyt', and Cy2' are cyan (Cy) signal pixels.

ＹｅはＧ＋Ｒ（赤）　、ＣｙはＧ＋Ｂ　（青）に（２−
２）は（３−２）、（２−Ｍ）は（３−Ｍ）につながっ
ている。Ye is G+R (red), Cy is G+B (blue) (2-
2) is connected to (3-2), and (2-M) is connected to (3-M).

第２の垂直ＣＣＤ　（３−１，３−２、・・・、３−Ｍ
）の信号電荷群は一時メモリ領域７に隣接して′設けた
読出しＣＯＤレジスタ４へ移され、順次出力部５へと転
送され読み出される。このＦＩＴ−ＣＯＤは標準テレビ
ジョン方式に適合するように動作されている。例えば１
枚の画像（１フレーム）は２枚のフィールドより形成さ
れている。この２フイ一ルド画像は互いに１走査線分ず
れており、これを得るためインターレス撮像が行なわれ
ている。このため例えばＮＴＳＣ方式では１フレームの
垂直方向の走査線の数は５１２本であり、各フィールド
ではその半分の２５６本となる。このため例えば垂直方
向で５１２個並んでいるＰＤの中で第１のフィールドで
ＰＤ　（１−１と１−２．１−３と１−４、・・・）の
信号電荷が読み出されると第２のフィールドではその間
のＰＤ　（１−２と１−３．１−４と１−５、・・・）
の信号電荷が読み出させるようになっている。従って、
第１の垂直Ｃに相当する。第１の垂直ＣＣＤの転送段は
ホトダイオード（ＰＤ）の半数であるので垂直方向２画
素を合わせて出力する。即ちＮ番目水平列での信号は図
に示すように２Ｇ→２Ｇ＋Ｒ＋Ｂ→２Ｇ−２Ｇ＋Ｒ＋Ｂ
として取り出され、Ｎ＋１番目水平列での信号は２Ｇ＋
Ｒ→２Ｇ十Ｂ−２０＋Ｒ→２Ｇ＋Ｂとして取り出される
。Second vertical CCD (3-1, 3-2,..., 3-M
) are transferred to the readout COD register 4 provided adjacent to the temporary memory area 7, and are sequentially transferred to the output section 5 and read out. This FIT-COD is operated to comply with standard television systems. For example 1
One image (one frame) is formed from two fields. These two field images are shifted from each other by one scanning line, and interlace imaging is performed to obtain them. Therefore, for example, in the NTSC system, the number of vertical scanning lines in one frame is 512, and each field has 256 lines, which is half of that number. Therefore, for example, when the signal charges of PDs (1-1, 1-2, 1-3, 1-4, etc.) are read out in the first field among 512 PDs lined up in the vertical direction, the In the 2nd field, the PD between them (1-2 and 1-3.1-4 and 1-5,...)
The signal charge is read out. Therefore,
Corresponds to the first vertical C. Since the transfer stage of the first vertical CCD is half the number of photodiodes (PDs), two pixels in the vertical direction are output together. In other words, the signal in the Nth horizontal column is 2G→2G+R+B→2G-2G+R+B as shown in the figure.
The signal at the N+1st horizontal column is 2G+
It is extracted as R→2G×B−20+R→2G+B.

第１７図はＲＳＧＳＢカラー信号を得る信号処理回路図
である。第１６図を見ると判るようにＮ番目、Ｎ＋１番
目の水平列信号にはベースバンドとして２Ｇがあるので
ＣＯＤチップからの出力信号をバンドパスフィルタを通
すことによりＮ番目水平列からは０（色信号なし）→Ｂ
＋Ｒ→０→Ｂ＋Ｒ％Ｎ＋１番目水平列からはＲ−Ｂ−４
Ｒ４Ｂと色信号が出て来る。ここでＮ番目水平列信号を
ＩＨ（１水平走査期間）遅延線を通した後、Ｎ十１番目
水平列信号と減算すると−Ｒ→Ｒ→−Ｒ−ＲとＲ変調信
号が得られ、加算するとＲ−Ｒ＋２Ｂ→Ｒ−Ｒ＋２８で
ＲをベースバンドとしたＢ変調信号が得られる。これに
より、Ｒ，Ｂ信号が得られる。Ｇ信号はＣＣＤ出力を読
出し周波数の半分の帯域のローパスフィルタを通して得
られた輝度信号（Ｙｅ−２Ｇ　＋　＋（Ｒ＋　Ｂ　）　
）と先に得られたＢＳＲ信号とをマトリックス回路で演
算することにより得られる。次のフィールドでも垂直方
向に１画素ずらして同様の処理が行なわれる。FIG. 17 is a signal processing circuit diagram for obtaining RSGSB color signals. As can be seen from Figure 16, the Nth and N+1st horizontal column signals have 2G as a baseband, so by passing the output signal from the COD chip through a bandpass filter, the Nth horizontal column has a 0 (color) signal. No signal)→B
+R→0→B+R%N+R-B-4 from the 1st horizontal row
R4B and color signals come out. Here, after passing the Nth horizontal column signal through an IH (one horizontal scanning period) delay line, subtracting it from the N11th horizontal column signal yields -R→R→-R-R, an R modulation signal, and adding Then, a B modulated signal with R as the baseband is obtained from R-R+2B→R-R+28. As a result, R and B signals are obtained. The G signal is a luminance signal (Ye-2G + + (R + B) obtained by reading out the CCD output and passing it through a low-pass filter with a band half the frequency.
) and the previously obtained BSR signal using a matrix circuit. Similar processing is performed in the next field by shifting one pixel in the vertical direction.

以上説明したことより判るようにＲ，Ｇ、Ｂ各信号は垂
直方向４個のホトダイオードの信号より得られることに
なる。従って垂直方向で各色信号のモアレ、偽信号が現
われ易い。As can be seen from the above explanation, each of the R, G, and B signals is obtained from the signals of the four photodiodes in the vertical direction. Therefore, moire and false signals of each color signal tend to appear in the vertical direction.

また、電子カメラ用ＣＣＤでは２フイールドで１フレー
ムが構成されていると垂直方向解像度の低下のない画像
を得ようとすると、シャッター速度が１７８０秒程度に
制限されるし、高速シャッター画像を得ようとすると１
フイ一ルド画像になって解像度に問題が生じる。In addition, when using a CCD for an electronic camera, if one frame is composed of two fields, the shutter speed is limited to about 1780 seconds to obtain an image without a decrease in vertical resolution, and it is difficult to obtain a high-speed shutter image. Then 1
The image becomes a field image, which causes resolution problems.

また、本発明者等は先に、特願昭５８−２０９３８１号
において、限られた画素数の固体撮像素子を用いて高解
像度化を図った装置を提案した。In addition, the present inventors previously proposed in Japanese Patent Application No. 58-209381 an apparatus in which high resolution was achieved by using a solid-state image sensor with a limited number of pixels.

第１８図はそのインターライン転送形ＣＣＤ撮像素子の
概略構成で、Ｐｉｊ（ｔ＝１．２、・・・、ＭＳ　ｊ−
１，２、・・・、Ｎ）は２次元配列された感光部、Ｃ１
は垂直読出しレジスタ（ＣＣＤ）　、Ｈは水平読出しレ
ジスタ（ＣＯＤ）である（ａ図）。FIG. 18 shows a schematic configuration of the interline transfer type CCD image sensor, and Pij(t=1.2, . . . , MS j−
1, 2, ..., N) are two-dimensionally arranged photosensitive parts, C1
is a vertical read register (CCD), and H is a horizontal read register (COD) (Figure a).

この装置は第１８図すにその原理図を示すように固体撮
像素子のチップ基板（１水平列のみ示す）を、水平方向
（Ｘ方向）に、水平画素ピッチＰＲの１７２相当である
ｐＨ／２の振幅をもって入射光学像に対して相対的に振
動させる。ここで振動の時間変化は図に示すように、固
体撮影素子の第１（Ａ）フィールド及び第２（Ｂ）フィ
ールドを１フレ一ム期間とする撮像動作に同期して台形
状にする。As shown in FIG. 18, which shows the principle of this device, the chip substrate of the solid-state image sensor (only one horizontal row is shown) is mounted horizontally (X direction) at pH/2, which is equivalent to 172 of the horizontal pixel pitch PR. is vibrated relative to the incident optical image with an amplitude of . Here, as shown in the figure, the time variation of the vibration is trapezoidal in synchronization with the imaging operation in which the first (A) field and the second (B) field of the solid-state imaging device are one frame period.

このことにより図に示す画素の開口部はＡフィールドで
は実線の位置となり、Ｂフィールドでは破線の位置にな
る。そしてＡ、、Ｂフィールドの位置に対応した像にな
るよう水平読出しレジスタのタイミングをずらし、再生
画像上でＡ、Ｂフィールドを加算することにより固体撮
像素子自体が有する水平解像度を２倍に向上できる。さ
らに固体撮像素子の入射光学像に対する無効部分が減少
するので固体撮像素子固有のモアレが改善される。As a result, the pixel aperture shown in the figure is at the position of the solid line in the A field, and is at the position of the broken line in the B field. Then, by shifting the timing of the horizontal readout register so that the image corresponds to the position of the A, B fields, and adding the A and B fields on the reproduced image, the horizontal resolution of the solid-state image sensor itself can be doubled. . Furthermore, since the ineffective portion of the solid-state image sensor relative to the incident optical image is reduced, moiré inherent in the solid-state image sensor is improved.

しかし、この方法で解像度を向上するにはいくつかの問
題がある。第１はＡ、Ｂフィールドの２つのフィールド
を利用して解像度を向上することにある。即ちＡとＢの
フィールドの信号を再生画像上で加算して解像度を高く
しているのでＡとＢフィールドで１／２Ｐ１１振動させ
たとき水平読出しレジスタのタイミングを１／２ＰＩＩ
正確にずらす駆動を行なわなければＡＳＢフィールド間
の信号差によって画面上にフリッカが出る問題があった
。第２には、ＡＳＢフィールドの信号はローパスフィル
ターを通った後、再度受像器側でｌ　／　２　Ｐ　Ｈの
ピッチのずれを以ってサンプリングし直して元の空間サ
ンプリング点に位相を一致させる信号再生回路が必要で
あるという問題があった。また第３にＡ１Ｂフィールド
で空間サンプリング点が異なるので画面上にモアレが出
易いという問題があった。However, there are several problems with improving resolution using this method. The first is to improve the resolution by using two fields, the A and B fields. In other words, the signals of fields A and B are added on the reproduced image to increase the resolution, so when the A and B fields are vibrated by 1/2P11, the timing of the horizontal read register is set to 1/2PII.
Unless accurate shifting driving is performed, there is a problem in that flickers appear on the screen due to signal differences between ASB fields. Second, after the ASB field signal passes through a low-pass filter, it is sampled again on the image receiver side with a pitch shift of l/2 PH to produce a signal whose phase matches the original spatial sampling point. There was a problem in that a regeneration circuit was required. Thirdly, since the spatial sampling points are different in the A1B field, there is a problem that moire tends to appear on the screen.

（発明が解決しようとする問題点） この様に、従来の技術では例えばカラー撮像を行なう場
合、垂直方向の解像度が悪く、色信号のモアレ、偽信号
が現われ易いという問題があった。(Problems to be Solved by the Invention) As described above, in the conventional technology, for example, when performing color imaging, there is a problem in that the resolution in the vertical direction is poor, and moire and false signals of color signals are likely to appear.

また、電子カメラにおいてはシャッター速度が遅く、高
速シャッターを得ようとすると解像度が劣化する問題が
あった。Furthermore, electronic cameras have a slow shutter speed, and when trying to obtain a high-speed shutter, there is a problem in that the resolution deteriorates.

更に、シンクロビジョン撮像では、水平レジスタや、受
像器側の信号処理回路にＡ、Ｂフィールドでタイミング
を１／２ＰＩ＋正確にずらす事が必要であり、その誤差
がフリッカとなったり、またＡ１Ｂフィールドで水平方
向の空間サンプリング点の相違によってモアレが生じ易
いという問題があった。Furthermore, in synchrovision imaging, it is necessary to accurately shift the timing of the A and B fields by 1/2 PI + in the horizontal register and the signal processing circuit on the receiver side, and this error may cause flicker, or the timing may be shifted by 1/2 PI + in the A1B field. There is a problem in that moiré tends to occur due to differences in spatial sampling points in the horizontal direction.

本発明は上記事情に対して為されたものであり、改善さ
れた撮像装置を提供する事を目的とする。The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide an improved imaging device.

本発明の他の目的は、カラー化に適した撮像装置を提供
する事にある。Another object of the present invention is to provide an imaging device suitable for colorization.

また本発明の他の目的は、電子カメラに供して好適な高
速かつ解像度の高い撮像装置を提供する事にある。Another object of the present invention is to provide a high-speed, high-resolution imaging device suitable for use in electronic cameras.

本発明の更に他の目的は、サンプリング点の装置に伴な
う信号補正が簡略化出来、フリッカやモアレの改善が可
能な撮像装置を提供することにある。Still another object of the present invention is to provide an imaging device in which signal correction associated with sampling point devices can be simplified and flicker and moiré can be improved.

［発明の構成］ （問題点を解決するための手段） 本発明は、半導体基板上に２次元配列された感光部と、
この感光部の２次元配列領域にあって感光部に発生する
信号電荷を読み出す複数の第１の垂直電荷転送部と、前
記半導体基板上の一時メモリ領域に設けられ、前記第１
の垂直電荷転送部の１チャネルに対して夫々第１及び第
２のチャネルを有し電荷の一時メモリが可能な複数の第
２の垂直電荷転送部と、第１の期間、前記感光部の２次
元配列領域の画像サンプリング情報を前記第２の垂直電
荷転送部の第１のチャネルに転送し、第２の期間、画像
に対してサンプリング点がずれた画像サンプリング情報
を前記第２のチャネルに転送する。前記複数の第１及び
第２の垂直電荷転送部の間に夫々設けられた切換えゲー
ト手段と、前記複数の第２の垂直電荷転送部に接続され
、前記第１及び第２の期間に前記複数の第２の垂直電荷
転送部に転送された信号電荷を順次読み出す水平電荷転
送部とを備えた撮像装置を提供するものである。[Structure of the Invention] (Means for Solving the Problems) The present invention includes a photosensitive section arranged two-dimensionally on a semiconductor substrate,
A plurality of first vertical charge transfer sections are provided in the two-dimensional array area of the photosensitive section and read out signal charges generated in the photosensitive section;
a plurality of second vertical charge transfer sections each having a first channel and a second channel for one channel of the vertical charge transfer section and capable of temporarily storing charges; Transferring image sampling information of the dimensional array area to the first channel of the second vertical charge transfer unit, and transferring image sampling information whose sampling point is shifted with respect to the image to the second channel during a second period. do. switching gate means provided between the plurality of first and second vertical charge transfer sections, and connected to the plurality of second vertical charge transfer sections; The present invention provides an imaging device including a horizontal charge transfer section that sequentially reads out the signal charges transferred to the second vertical charge transfer section.

（作用） 画像に対してサンプリング点が互いにずれた画像サンプ
リング情報を切換え手段を介して時系列的に一時メモリ
領域に蓄積し、これを水平レジスタで読出すことによっ
て、１フイールドで全画素数に対応する画素信号が読み
出される事になる。(Function) Image sampling information whose sampling points are shifted from each other with respect to the image is stored in a temporary memory area in chronological order via a switching means, and by reading this out with a horizontal register, the total number of pixels can be calculated in one field. The corresponding pixel signal will be read out.

例えばカラー撮像において異フィールド間でフィルタの
組合せに普遍性も持たせる必要がなくなりフィルタの組
合せが容易化される。For example, in color imaging, there is no need to provide universality to the combination of filters between different fields, and the combination of filters is facilitated.

また電子カメラにおいては全画素の読出しに必要な時間
が短縮化される。Furthermore, in an electronic camera, the time required to read out all pixels is shortened.

シンクロビジョン方式においては、１フイールド内で水
平方向に画素ピッチが倍化されることとなる。In the synchrovision method, the pixel pitch is doubled in the horizontal direction within one field.

（実施例） 以下、本発明の実施例を図面を参照して詳述する。(Example) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１図を用いて本発明の第１の実施例を説明する。第１
図ａは固体撮像素子チップ内のレイアウト、第１図すは
そのターイミングパルス図である。A first embodiment of the present invention will be described using FIG. 1st
Figure a shows the layout inside the solid-state image sensor chip, and Figure 1 shows its timing pulse diagram.

ホトダイオード（１−１，１−２、・・・、１−Ｎ）の
２次元配列領域６には第１の垂直ＣＯＤ　（２−１，２
−２、・・・、２−Ｍ）が形成され、例えば駆動端子φ
１１〜φ！４で４相駆動される。領域６に隣り合う一時
メモリ領域７には互に独立して駆動できる２群の第２の
垂直ＣＣＤ５Ａ　（５Ａ１．５Ａ２、・・・、５ＡＭ）
とＢ（５Ｂ１．５Ｂ２、・・・、５ＡＭ）が設けられて
おり、例えばＡ群は駆動端子φ　　〜φ　　で、またＢ
群は駆動端子φ８Ｂ□ＳＡＩ　　　　　ＳＡ４ 〜φ　　で夫々独立に４相駆動される。第１のＢ４ 垂直ＣＯＤに読出された信号電荷は、ゲート（４−１，
４−２、・・・、４−Ｍ）によって第２の垂直ＣＣＤの
Ａ又はＢに切換えて転送できるようになっている。第２
の垂直ＣＣＤに転送された信号電荷は、ＣＯＤレジスタ
８で転送され出力部９から出力される。この実施例では
、水平ＣＣＤしジスタは２線式で例えばＣＣＤレジスタ
８１にはＡ群の信号が、ＣＣＤレジスタ８２にはＢ群の
信号が読出され、駆動端子φ　、φ　により出力部旧　
　　Ｈ２ ９，９２から半導体チップ外に読出される様になってい
る。水平ＣＣＤレジスタは１線式であっても勿論良い。A first vertical COD (2-1, 2
-2,...,2-M) are formed, for example, drive terminal φ
11～φ! 4 for 4-phase drive. In the temporary memory area 7 adjacent to the area 6, there are two groups of second vertical CCDs 5A (5A1, 5A2, . . . , 5AM) that can be driven independently of each other.
and B (5B1.5B2,..., 5AM), for example, the A group is the drive terminal φ ~ φ, and the B
The groups are independently driven in four phases by drive terminals φ8B□SAI SA4 to φ. The signal charge read out to the first B4 vertical COD is transmitted to the gate (4-1,
4-2, . . . , 4-M), it is possible to switch to A or B of the second vertical CCD for transfer. Second
The signal charge transferred to the vertical CCD is transferred by the COD register 8 and output from the output section 9. In this embodiment, the horizontal CCD register is a two-wire system, and for example, the A group signals are read out to the CCD register 81, and the B group signals are read out to the CCD register 82.
From H2 9 and 92, it is read out from the semiconductor chip. Of course, the horizontal CCD register may be a one-wire type.

１つの第１の垂直ＣＣＤの垂直方向の転送段数は、対応
するホトダイオードの個数の半分になっており、ホトダ
イオード（１−１，１−３、・・・）の信号電荷はφ１
１に、またホトダイオード（１−２，１−４、・・・）
の信号電荷はφ１３に夫々フィールドシフトパルスを与
える事によって第１の垂直ＣＯＤに読出される。一方、
第２の垂直ＣＣＤＡ。The number of vertical transfer stages of one first vertical CCD is half the number of corresponding photodiodes, and the signal charge of the photodiodes (1-1, 1-3, . . . ) is φ1.
1, and a photodiode (1-2, 1-4,...)
The signal charges are read out to the first vertical COD by applying field shift pulses to φ13, respectively. on the other hand,
Second vertical CCDA.

Ｂの転送段数も、夫々、これがつながる第１の垂直ＣＯ
Ｄの転送段数と等しくされている。従って、一時メモリ
領域７には、時間的に分軸して転送された全信号電荷が
一時蓄積可能である。The number of transfer stages of B is also the first vertical CO to which this is connected.
The number of transfer stages is set equal to the number of transfer stages of D. Therefore, the temporary memory area 7 can temporarily store all the signal charges transferred in time-divided units.

以上は、固体撮像素子チップに収められ、光学系により
ホトダイオードの２次元配列領域６に画像が形成される
。そして一般に、ホトダイオードを除いてはＭ膜で遮光
されている。The above is contained in a solid-state image sensor chip, and an image is formed in a two-dimensional array area 6 of photodiodes by an optical system. Generally, everything except the photodiode is shielded from light by an M film.

第１の垂直ＣＣＤの垂直方向の転送段数は、一般に、Ｎ
ＴＳＣ方式だと５１２の半分、２５６段である。Generally, the number of vertical transfer stages of the first vertical CCD is N
The TSC system has 256 stages, half of 512.

第１図すは上記駆動端子φ　〜φ　、φ＋１　　　＋４
　　　ＳＡＩ〜 φ　　、φ　　〜φ　　に内、フィールドシフトＳＡ４
　　　ＳＢＩ　　　Ｓｎ２ を行なうφ　、φ　と、φ　　及びφ　　に印加Ｉｆ　
　　ｌ３ＳＡＩ　　　　ＳＢＩ される電圧波形を示している。Figure 1 shows the above drive terminals φ ~ φ, φ+1 +4
Field shift SA4 within SAI~φ, φ~φ
If applied to φ, φ and φ and φ to perform SBI Sn2
The voltage waveform generated by l3SAI SBI is shown.

ここで第１のフィールド期間ｔＦ１の有効期間ｔＡＥは
ＴＶ画面上の一水平走査期間である。次に垂直ブランキ
ング期間ｔＡＢに例えばφ１１に８図中実線で示した様
にＰＤ　（１−１，１−３、・・・）の信号電荷群を第
１の垂直ＣＯＤ　（２−１，２−２、・・・、２−Ｎ）
に読出すフィールドシフトパルスφ　　を印加して転送
する。次にφ１１〜φＩ４と第Ｓ１ ２の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５−ＡＭ）に
４相転送りロックパルス（φ　にはφ　　、φＩｔ　　
　　Ｉｔｌ　　　１３ にはφ　　、φ　　にφ　　）を印加して第１のＩｔ５
　　　ＳＡＩ　　　Ｓｔｌ 垂直ＣＯＤ　（５−Ａｌ、・・・、５−ＡＭ）へ信号電
荷群を転送する。続いて例えばφ１３にフィールドシフ
トパルスφ　　を印加して８図中破線で示すＳ３ ようにＰＤ　（１−２，１−４、・・・、１−Ｎ）の信
号電荷を第１の垂直ＣＯＤ　（２−１，２−２、・・・
、２−Ｍ）へ読出す。それからφ１１〜φＩ４と第２の
垂直ＣＣＤＢ　（５−Ｂｌ、・・・、５−ＢＭ）の端子
に４相転送りロックパルス電圧（図中ではφ１１にはφ
　　、φ　にはφ　　、φ　　にはφ　　）１１２　　
１３　　　１ｔ６　　　ＳＢＩ　　　　Ｓｉ２を印加し
て第１の垂直ＣＣＤ　（２−１，２−２、・・・、２−
Ｍ）から第２の垂直ＣＣＤＢ　（５−Ｂｌ、・・・、５
−ＢＭ）へ前記信号電荷群を転送する。ここで第１の垂
直ＣＣＤから第２の垂直ＣＣＤのＡｌＢへの振り分けは
、領域６．７間にある端子ＳＧ（単数又は複数の端子を
有する）につながったゲート（４−１、・・・、４−Ｍ
）にパルス電圧を印加して行なう。Here, the effective period tAE of the first field period tF1 is one horizontal scanning period on the TV screen. Next, during the vertical blanking period tAB, the signal charge group of PD (1-1, 1-3, . . . ) is transferred to the first vertical COD (2-1, 2 -2,...,2-N)
Transfer is performed by applying a field shift pulse φ for reading. Next, 4-phase transfer lock pulses (φ for φ, φIt
By applying φ to Itl 13 and φ to φ, the first It5
SAI Stl Transfers a group of signal charges to the vertical COD (5-Al, . . . , 5-AM). Next, for example, by applying a field shift pulse φ to φ13, the signal charges of PD (1-2, 1-4, . . . , 1-N) are transferred to the first vertical COD ( 2-1, 2-2,...
, 2-M). Then, 4-phase transfer lock pulse voltage is applied to φ11 to φI4 and the terminals of the second vertical CCDB (5-Bl, ..., 5-BM) (in the figure, φ11 is
, φ for φ , φ for φ )112
13 1t6 SBI Si2 is applied to the first vertical CCD (2-1, 2-2,..., 2-
M) to the second vertical CCDB (5-Bl,...,5
- Transfer the signal charge group to BM). Here, the distribution from the first vertical CCD to the AlB of the second vertical CCD is performed by gates (4-1, . . . ) connected to the terminal SG (having one or more terminals) located between the regions 6 and 7. , 4-M
) by applying a pulse voltage.

一時メモリ領域に読出された信号は、次のフィールド期
間ｔ　での有効期間ｔＢＨにおいて、前記第２の垂直Ｃ
ＣＤＡ　（５−ＡＩ、・・・、５−ＡＭ）とＢ（５−Ｂ
ｌ、・・・、５−ＢＭ）の端子φＳＡＩ〜φ　　とφ　
　〜φ　　へ４相転送りロックパルＳＡ４　　８ＢＩ　
　　Ｓｎ２ ス（図中ではφ　　、φ　　、φ　　、φＳＬ３　　　
ＳＬ４　　　ＳＬ７　　　ＳＬ８ゝ・・・）を印加して
水平方向に一列ずつ信号電荷を読出してＣＣＤレジスタ
８へ転送しクロックパルスφ　、φ　により出力部９よ
り読出す。このときＨＩ　　　Ｈ２ Ａ群の信号はＣＣＤレジスタ８、に、Ｂ群の信号はＣＣ
Ｄレジスタ８゜に続出され、同時に出力部９□、９□よ
り出力される。このようにした第１のフィールド期間ｔ
ＦｌにＰＤ　（１−１，１−２，１−３，１−４、・・
・、１−Ｎ）に蓄積された信号電荷が第２のフィールド
期間ｔＰ２内で読み出される。即ち、従来の２倍の画素
数の信号が１フイ一ルド期間内で読出される。また、１
系列の信号とＢ系列の信号は異なったサンプリング点の
情報を有している。The signal read out to the temporary memory area is transferred to the second vertical C in the valid period tBH of the next field period t.
CDA (5-AI, ..., 5-AM) and B (5-B
l,...,5-BM) terminals φSAI~φ and φ
~φ 4-phase transfer lock pulse SA4 8BI
Sn2 (in the figure, φ, φ, φ, φSL3
SL4, SL7, SL8...) are applied to read out the signal charges one column at a time in the horizontal direction, transferred to the CCD register 8, and read out from the output section 9 using clock pulses φ and φ. At this time, HI H2 A group signals are sent to the CCD register 8, and B group signals are sent to the CC register 8.
The signals are sequentially outputted to the D register 8°, and simultaneously outputted from the output sections 9□ and 9□. The first field period t in this way
PD to Fl (1-1, 1-2, 1-3, 1-4,...
, 1-N) are read out within the second field period tP2. That is, signals with twice the number of pixels as in the conventional method are read out within one field period. Also, 1
The series signal and the B series signal have information on different sampling points.

そして走査線の次の垂直ブランキング期間ｔＢＢに前ト
同様のフィールドシフトパルスφＰＳ２、φ　　、転送
パルス電圧（図中のφ　　、φＰＳ４　　　　　　　　
　　　　　１ｔ３　　１ｔ７ゝφ　　、φ　　、φ　　
、φ　　）を印加し、Ｉｔ２　　１ｔ４　　１ｔ８　　
　Ｓｔ４第２のフィールド期間ｔＰ２の有効期間ｔＢＥ
にＰＤ（１−１、１−２、１−３、１−４、・・・、　
１−Ｎ）で蓄積した信号電荷を独立した一時メモリ領域
７の第２の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５−Ａ
Ｍ）とＢ　（５−Ｂｌ、・・・、５−ＢＭ）へ第１のフ
ィールド期間ｔＦｌで行なったのと同じ順路で転送する
。Then, during the next vertical blanking period tBB of the scanning line, the same field shift pulses φPS2, φ and transfer pulse voltages (φ and φPS4 in the figure) are applied.
1t3 1t7ゝφ ,φ ,φ
, φ) is applied, and It2 1t4 1t8
St4 Valid period tBE of second field period tP2
PD (1-1, 1-2, 1-3, 1-4, ...,
1-N) is transferred to the second vertical CCDA (5-AI, . . . , 5-A) in an independent temporary memory area 7.
M) and B (5-Bl, . . . , 5-BM) using the same route as in the first field period tFl.

そして次のフィールド期間で同様にして出力する。Then, it is output in the same manner in the next field period.

以下、この動作を繰り返す。これによって限られた画素
数から高解像度の信号が出力される。From now on, repeat this operation. This allows high-resolution signals to be output from a limited number of pixels.

第２図ａは第１図のＣＣＤチップのＰＤ上に形成する色
フィルターの配置例である。４画素で１つのユニットを
形成している。１−１にはＲフィルターが、１−２には
Ｇフィルターが形成される。FIG. 2a shows an example of the arrangement of color filters formed on the PD of the CCD chip shown in FIG. Four pixels form one unit. An R filter is formed at 1-1, and a G filter is formed at 1-2.

上記撮像動作によれば、第１水平列の画素からはＲ−Ｇ
−＋Ｒ−４Ｇの色信号が、第２水平列からはＧ→Ｂ−Ｇ
→Ｂの色信号が得られる。According to the above imaging operation, R-G
-+R-4G color signal is from G→B-G from the second horizontal column
→B color signal is obtained.

第２図すはカメラ内部を示している。ＣＣＤチップ２１
のＣＣＤレジスタ８．８　の出力端子Ｏ８１０８２には
、夫々ＰＤマトリックスの水平方向の奇数列情報、偶数
列情報が並行して出力される。２２は光学レンズである
。１フイールドに注目すると垂直方向にＧ、Ｂの色信号
が出力されている期間、スイッチＳＷ１はＯ８ｌ側に倒
れＧ信号を拾う。またスイッチＳ　Ｗ　ａはＳ２側に倒
れＢ信号を拾う。この時、スイッチＳ　Ｗ　２は開放状
態である。他方、ＲＳＧが出力されている期間、スイッ
チＳＷ１はＯ１２側に、スイッチＳＷ２は６１側に倒れ
て夫々Ｇ信号、Ｒ信号を拾う。スイッチＳＷ３は開放状
態にある。モして各色信号は例えばローパスフィルター
２３〜２５を介して出力される。Figure 2 shows the inside of the camera. CCD chip 21
Odd column information and even column information in the horizontal direction of the PD matrix are output in parallel to the output terminal O81082 of the CCD register 8.8. 22 is an optical lens. Focusing on field 1, during the period when the G and B color signals are being output in the vertical direction, the switch SW1 falls to the O8l side and picks up the G signal. Further, the switch S W a falls to the S2 side and picks up the B signal. At this time, the switch SW2 is in an open state. On the other hand, during the period when RSG is being output, the switch SW1 is turned to the O12 side and the switch SW2 is turned to the 61 side to pick up the G signal and the R signal, respectively. Switch SW3 is in an open state. Each color signal is outputted via low-pass filters 23 to 25, for example.

この例では４画素がフィルター配列のユニットとなって
おり、垂直方向は２画素で済んでいる。In this example, four pixels constitute a filter array unit, and only two pixels are required in the vertical direction.

この様に、１フイールドで色情報が得られることによっ
てフィルター配列のユニットが垂直方向に小さくなり各
色信号のモアレ、偽信号が少なくなる。In this way, by obtaining color information in one field, the unit of the filter array becomes smaller in the vertical direction, and moiré and false signals of each color signal are reduced.

上記実施例では、Ｒ，ＧＳＧ、Ｂをフィルター配列の１
つのユニットとしたが、これに限られない。また、水平
ＣＯＤレジスタを２線式として第２の垂直ＣＣＤ％Ａ、
Ｂの一対に対して夫々１つの転送段を与えたが、１線式
として第２の垂直ＣＣＤ、Ａ、Ｂ夫々に転送段を与えて
もよい。In the above example, R, GSG, and B are 1 of the filter array.
However, it is not limited to this. In addition, the horizontal COD register is a two-wire type, and the second vertical CCD%A,
Although one transfer stage is provided for each pair of CCDs B, a transfer stage may be provided for each of the second vertical CCDs A and B as a one-wire system.

次に第３図を用いて本発゛明の第２の実施例を説明する
。ａ図は第１図と同様な構成をした固体撮像素子チップ
内のレイアウトを示す。カメラ内の構成やホトダイオー
ドの２次元配列領域に像を形成する光学系については以
下の実施例についても特にことわらない限り説明を省略
する。また、水平ＣＯＤレジスタについても以下の実施
例では１線式で説明するが２線式を用いる事もできる。Next, a second embodiment of the present invention will be described using FIG. Figure a shows a layout inside a solid-state image sensor chip having a configuration similar to that in Figure 1. Regarding the internal configuration of the camera and the optical system for forming an image in a two-dimensional array area of photodiodes, explanations of the following embodiments will be omitted unless otherwise specified. Further, although the horizontal COD register will be described as a one-wire type in the following embodiments, a two-wire type can also be used.

さて、第２図に戻ってｂ図は第１の垂直Ｃ０Ｄ（２−１
，２−２、・・・、２−Ｍ）の駆動端子φ１、〜φ　の
中のφ　、φ　に印加する駆動パルス塩圧波形と、第２
の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５−ＡＭ）とＢ
　（５−Ｂｌ、・・・、５’−ＢＭ）の駆動端子φ　　
〜φ　　、φ　　〜φ　　と中のＳＡＩ　　　ＳＡ４　
　　ＳＢＩ　　　ＳＢ４φ　　とへφ　　印加するパル
ス電圧波形を示す。Now, returning to Figure 2, Figure b shows the first vertical C0D (2-1
, 2-2, .
Vertical CCDA (5-AI, ..., 5-AM) and B
(5-Bl, ..., 5'-BM) drive terminal φ
〜φ , φ 〜φ and SAI SA4
The pulse voltage waveforms applied to SBI SB4φ and φ are shown.

ＳＡＩ　　　　ＳＢＩ 第１のフィールド期間ｔ　の有効期間ｔＡＥの中間開に
φ１１とφ１３にフィールドシフトパルス電圧φ　　、
φ　　を印加してＰＤ（１−１，１−Ｆ８５　　　　　
ＦＳ８ ２、・・・、１−Ｎ）の信号電荷を第１の垂直Ｃ０Ｄ（
２−１，２−２、・・・、２−Ｍ）へ転送する。ここで
図中実線で示すように垂直方向で隣り香ったＰＤ同志（
ここでは１−１と１−２．１−３と１−４、・・・）の
加算を行ない、第１の垂直Ｃ０Ｄ（２−１，２−２、・
・・、２−Ｍ）の転送段数と同じ個数の信号電荷群を第
１の垂直ＣＯＤ　（２−１，２−２、・・・、２−Ｍ）
に蓄積する。次に垂直ブランキング期間ｔＡＢでこれら
信号電荷群を駆動端子φ　〜φ　、φ　　〜φ　　へ４
相転送りロック１１　　１４　　　ＳＡＩ　　　ＳＡ４
パルス電圧（図中、φ　　、φ　　、φ　　が相Ｉｔｌ
　　　１ｔ５　　　Ｓｔｌ 当）を印加して第１の垂直ＣＣＤＡ　（５−ＡＩ、・・
・、５−ＡＭ）へ転送する。次にφ　、φ　にフィール
ドシフトパルス電圧φ　　、φ　　とＰＳ７　　　　　
ＰＳ８ φ！１〜φ１４へ所定の電圧を印加して図中破線で示す
ような前述とは垂直方向画像サンプリング中心がＩＰＤ
分ずれたようになる信号電荷の加算を行なう。次にこれ
ら信号電荷群をφ１１〜φ１４と第２の垂直ＣＣＤＢ　
（５−Ｂｌ、・・・、５−ＢＭ）の端子φ　　〜φ　　
へ４相転送パルス電圧（図中ＳＢＩ　　　　　ＳＢ４ φ　　、φ　　、φ　　）を印加して第１の垂直Ｉｔ２
　　１ｔ６　　　Ｓｔ３ ＣＯＤ　（２−１，２−２、・・・、２−Ｍ）から第２
の垂直ＣＯＤ　（５−Ｂｌ、・・・、５−ＢＭ）へ演奏
する。これによって第１図の場合と同様にＰＤ（１−１
，１−２、・・・、１−Ｎ）の個数と同じ数の画素信号
が第２の垂直ＣＣＤＡ　（５−Ａ１、・・・、５−ＡＭ
）とＢ（５−Ｂｌ、・・・、５−ＢＭ）へ垂直ブランキ
ング期間ｔＡＢにおいて転送されたことになる。この第
２の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５−ＡＭ）と
Ｂ（５−Ｂｌ、・・・、５−ＢＭ）に転送された信号電
荷群は第２のフィールド期間ｔＦ２有効期間ｔ　におい
てφ　　〜φ　　、φＳＢＩ〜ＢＥ　　　　　　　　　
ＳＡＩ　　　　　ＳＡ４φ　　に所定のパルス電圧（ｂ
図ではφＳＬ８、Ｂ４ φ　　、φ　　、φ　　が相当）を印加して第２ＳＬ４
　　　　　Ｓｌ７　　　　　Ｓｌ８の垂直ＣＯＤ　（５
−Ａｔ、・・・、５−ＡＭ、５−Ｂ１、・・・、５−Ｂ
Ｍ）から水平方向に１列毎（先と同様１転送段毎）読出
し水平ＣＣＤレジスタ８に転送し、クロックφ　、φ　
で順次出力部のより１１Ｌ　　　Ｂ２ 読出される。SAI SBI Field shift pulse voltage φ is applied to φ11 and φ13 at the middle of the effective period tAE of the first field period t.
Apply φ to PD (1-1, 1-F85
FS8 2, ..., 1-N) signal charges are transferred to the first vertical C0D (
2-1, 2-2, ..., 2-M). Here, as shown by the solid line in the figure, PD comrades adjacent to each other in the vertical direction (
Here, 1-1 and 1-2, 1-3 and 1-4, ...) are added, and the first vertical C0D (2-1, 2-2, ...) is added.
The same number of signal charge groups as the number of transfer stages of (..., 2-M) are transferred to the first vertical COD (2-1, 2-2,..., 2-M)
Accumulate in. Next, during the vertical blanking period tAB, these signal charge groups are transferred to the drive terminals φ ~ φ and φ ~ φ 4
Phase transfer lock 11 14 SAI SA4
Pulse voltage (in the figure, φ, φ, φ are the phases Itl
1t5 Stl) is applied to the first vertical CCDA (5-AI,...
・, 5-AM). Next, φ, φ are applied with field shift pulse voltages φ, φ and PS7
PS8 φ! By applying a predetermined voltage to φ1 to φ14, the image sampling center in the vertical direction is the IPD, as shown by the broken line in the figure.
The signal charges that appear to be shifted are added. Next, these signal charge groups are transferred to φ11 to φ14 and the second vertical CCDB.
(5-Bl, ..., 5-BM) terminal φ ~ φ
A four-phase transfer pulse voltage (SBI SB4 φ, φ, φ in the figure) is applied to the first vertical It2.
1t6 St3 COD (2-1, 2-2, ..., 2-M) to 2nd
Play to the vertical COD (5-Bl, . . . , 5-BM). As a result, PD (1-1
, 1-2, . . . , 1-N) are transmitted to the second vertical CCDA (5-A1, . . . , 5-AM).
) and B (5-Bl, . . . , 5-BM) during the vertical blanking period tAB. The signal charge group transferred to this second vertical CCDA (5-AI,..., 5-AM) and B (5-Bl,..., 5-BM) is during the second field period tF2 valid period. At t, φ ~ φ, φSBI ~ BE
A predetermined pulse voltage (b
In the figure, φSL8, B4 φ , φ , φ are equivalent) is applied to the second SL4.
Vertical COD of Sl7 Sl8 (5
-At,..., 5-AM, 5-B1,..., 5-B
M) in the horizontal direction column by column (as before, every transfer stage) and transferred to the horizontal CCD register 8, and the clocks φ, φ
11L B2 are sequentially read out from the output section.

この実施例では、第１図と比べて全てのＰＤの信号電荷
が読出される周期が２倍になるため、動的解像度を向上
させる事ができる。In this embodiment, since the period in which signal charges of all PDs are read out is doubled compared to that in FIG. 1, dynamic resolution can be improved.

なお、有効期間１　　Ｓｌ　　でのフィールドシフＡｎ
　　　ＢＥ トパルスφ　　、φ　　、φ　　、φ　　はＴＶＦｓ５
　　　ＦＳ８　　　Ｉ’Ｓ９　　　ＰＳＩＯ走査線の水
平ブランキング期間内で行なうのが望ましい。また、こ
の実施例も、白黒のみならずカラー化を行なう事ができ
るのも勿論である。第１図の実施例においても白黒に用
いる事ができる。In addition, the field shift An in the validity period 1 Sl
BE pulses φ, φ, φ, φ are TVFs5
It is desirable to perform this within the horizontal blanking period of the FS8 I'S9 PSIO scan line. Moreover, it goes without saying that this embodiment can also be used not only in black and white but also in color. The embodiment shown in FIG. 1 can also be used in black and white.

第４図は、本発明の提供する電子カメラ用撮像素子の実
施例を説明するものである。電子カメラは撮像素子チッ
プに画像を形成する光学系と、その光路上の設けられた
シャッターを有している。FIG. 4 explains an embodiment of an image sensor for an electronic camera provided by the present invention. An electronic camera has an optical system that forms an image on an image sensor chip, and a shutter provided on the optical path of the optical system.

ａ図は撮像素子チップの平面図を示しており、基本的に
は、ホトダイオードの２次元配列領域６の下に設けた例
えば８１基板とは逆バイアスされたＰＮ接合より成るド
レイン１１、その上に設けた第１の垂直ＣＯＤ　（２−
１，２−２、・・・、２−Ｍ）から前記ドレイン１１へ
の電荷除去を行なうためのドレインゲート（１０−１、
・・・、１０−Ｍ）を追加している以外は同じである。Figure a shows a plan view of the image sensor chip, which basically consists of a drain 11 made of a PN junction that is reverse biased to, for example, an 81 substrate provided under the two-dimensional array area 6 of the photodiode, and The first vertical COD (2-
Drain gates (10-1, 2-M) for removing charges from the drain 11 (1, 2-2, ..., 2-M)
..., 10-M) are added.

ドレイン１１へは正バイアスが印加されている。ｂ図は
撮像動作を説明するための端子φ　、φ　　、φ　　に
印１１　　　ＳＡＩ　　　ＳＢＩ 加する駆動電圧波形である。A positive bias is applied to the drain 11. Figure b shows the drive voltage waveform applied to the terminals φ, φ, and φ for explaining the imaging operation.

ここで撮影者がシャッタを押した瞬間を例えばｂ図での
時間ｔｏすると、まず全ＰＤ（１−１，１−２，１−３
、・・・、１−Ｎ）の残存信号電荷を第１の垂直ＣＣＤ
　（２−１，２−２、・・・、２−Ｍ）ドレインゲート
（１０−１、・・・、１０−Ｍ）を介してドレイン１１
に除去する。このＰＤ　（１−１，１−２，１−３、・
・・、１−Ｎ）から第１の垂直ＣＯＤ　（２−１，２−
２、・・・、２−Ｍ）への信号電荷転送はφ１１〜φＩ
４に所定の４相駆動パルス電圧（図中ではφ　　が相当
）を印加して行なう。For example, if we define the moment when the photographer presses the shutter as the time to in figure b, first all PDs (1-1, 1-2, 1-3
, ..., 1-N) are transferred to the first vertical CCD.
(2-1, 2-2, ..., 2-M) drain 11 through the drain gate (10-1, ..., 10-M)
to be removed. This PD (1-1, 1-2, 1-3,・
..., 1-N) to the first vertical COD (2-1, 2-
2,...,2-M) for signal charge transfer from φ11 to φI.
This is done by applying a predetermined four-phase drive pulse voltage (corresponding to φ in the figure) to 4.

ｔ９ 同時に一時メモリ領域７の残存電荷もφＳＡＩφ　　、
φ　　〜φ　　に所定の４相駆動パルスＳＡ４　　　Ｓ
ＢＩ　　　ＳＢ４ 電圧（図中ではφ　　、φ　　が相当）を印加しＳｉ５
　　　Ｓｉ２ て読出しＣＣＤ８から除去しておく。t9 At the same time, the remaining charge in the temporary memory area 7 also becomes φSAIφ,
A predetermined four-phase drive pulse SA4S is applied to φ to φ.
Apply the BI SB4 voltage (φ and φ correspond in the figure) to the Si5
Si2 is read out and removed from the CCD 8.

次にＰＤで任意の期間ｔＡ、信号電荷を蓄積して、次に
第２のフィールドシフトパルス電圧φ　　をＳ１２ 印加した後、第３図の場合と同様に図中実線で示すよう
に垂直ＣＤ　（２−１，２−２、・・・、２−Ｍ）内で
加算してＰＤ　（１−１，１−２，１−３、・・・、１
−Ｎ）の信号電荷を第１に垂直ＣＣＤ　（２−１，２−
２、・・・、２−Ｍ）へ転送する。続いてこの信号電荷
を第１の垂直ＣＯＤ　（２−１，２−２、・・・、２−
Ｍ）から第２の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５
−ＡＭ）へ所定の転送りロックパルス電圧（図中ではφ
１ｔ工。、φＳｔ７が相当）を端子φ１１〜φ１４、φ
　　〜φ　　へ印加して転送する。ＰＤは前述ＳＡＩ　
　　ＳＡ４ の第２のフィールドシフトパルスφ　　が印加さＳ１２ れた後、次の信号電荷蓄積を行なっており、前記ｔＡと
同じ期間ｔＢ信号電荷蓄積を行なう。そして、第３のフ
ィールドシフトパルスφ　　をφｐｓｔａ　　　＋ｉ に印加してＰＤの信号電荷を第１の垂直ＣＣＤ（２−１
，２−２、・・・、２−Ｍ）へ転送し、第３図と同様の
方法で図中破線で示したような信号電荷加算を第１の垂
直ＣＣＤ内で行なう。Next, signal charges are accumulated in the PD for an arbitrary period tA, and then the second field shift pulse voltage φ is applied in S12, and then the vertical CD ( 2-1, 2-2, ..., 2-M) and PD (1-1, 1-2, 1-3, ..., 1
-N) signal charges are first applied to the vertical CCD (2-1, 2-
2,..., 2-M). Next, this signal charge is transferred to the first vertical COD (2-1, 2-2, ..., 2-
M) to the second vertical CCDA (5-AI,...,5
−AM) to a predetermined transfer lock pulse voltage (φ in the figure)
1t work. , φSt7 corresponds) to terminals φ11 to φ14, φ
〜φ and transfer it. PD is the aforementioned SAI
After the second field shift pulse φ of SA4 is applied S12, the next signal charge accumulation is performed, and the signal charge accumulation is performed for the same period tB as the aforementioned tA. Then, the third field shift pulse φ is applied to φpsta +i to transfer the signal charge of the PD to the first vertical CCD (2-1
, 2-2, .

次にこれら信号電荷を第１の垂直ＣＯＤから第２の垂直
ＣＣＤＢ　（５−Ｂｌ、・・・、５−ＢＭ）へ端子φ　
〜φ　、φ　　〜φ　　へ所定の転送１１　　１４　　
８ＢＩ　　　ＳＢ４ クロックパルス電圧（図中ではφ　　、φ　　が１ｔｌ
ｌ　　　ＳＡ８ 相当）を印加して行なう。それから第２の垂直ＣＣＤＡ
　（５−ＡＩ、・・・、５−ＡＭ）とＢ（５−Ｂ１、・
・・、５−ＢＭ）の信号電荷は端子φＳＡＩ〜φ　　、
φ　　〜φ　　へ転送パルス電圧（図中ＳＡ４　　　Ｓ
ＢＩ　　　ＳＢ４ ｃ′ｃｔ　゛　φ　　φ５ＬＩＯ”　５ＬＬＩ”　５Ｌ
１２”　５Ｌ１３’Ｌ９ φ　　が相当）を印加して先の実施例同様、−列Ｌ１４ ごと読出しＣＯＤレジスタ８へ転送し、順次出力９より
読み出す。この場合、シャッタースピードはｔＡの２倍
のｔｓとなり、鮮明かつ高速シャッターが切れる他、所
望のシャッタースピードがこのｔｓを変化することによ
り得られる。Next, these signal charges are transferred from the first vertical COD to the second vertical CCDB (5-Bl, ..., 5-BM) at the terminal φ
Predetermined transfer to ~φ, φ ~φ 11 14
8BI SB4 Clock pulse voltage (φ and φ are 1tl in the figure)
l SA8 equivalent) is applied. Then the second vertical CCDA
(5-AI,..., 5-AM) and B (5-B1,...
..., 5-BM) are connected to the terminals φSAI~φ,
Transfer pulse voltage from φ to φ (SA4 S in the figure)
BI SB4 c'ct ゛ φ φ5LIO” 5LLI” 5L
12" (corresponding to 5L13'L9 φ) is applied, and as in the previous embodiment, each - column L14 is transferred to the readout COD register 8 and sequentially read out from the output 9. In this case, the shutter speed is ts, which is twice tA. In addition to being able to take a clear and high-speed shutter, a desired shutter speed can be obtained by changing this ts.

第５図は本発明の第５の実施例であり、水平解像度を増
した固体撮像素子チップを示している。FIG. 5 is a fifth embodiment of the present invention, showing a solid-state image sensor chip with increased horizontal resolution.

ａ図はそのレイアウトを示し今迄説明したものと変わら
ない。但し、ダイオード（１−１，１−２，１−３、・
・・、１−Ｎ）に夫々画素電株５９が接続され、その中
心は垂直方向にジグザグに配列されている。ｂ図は画素
部の断面構造を図示している。Figure a shows the layout, which is the same as that described up to now. However, diodes (1-1, 1-2, 1-3, ・
..., 1-N), and their centers are arranged in a zigzag pattern in the vertical direction. Figure b illustrates the cross-sectional structure of the pixel section.

即ち、Ｐ型Ｓ１基板５１上の絶縁層５４中に第１の垂直
ＣＣＤの２層の転送電極５２．５３が形成され、チャネ
ルストッパー５５で区画されて、上記第１の垂直ＣＣＤ
のＮ＋チャネル５６及びダイオード５７が設けられてい
る。このダイオード５７にはコンタクトホールＣを介し
てＭ電極５８が接続され、更に表面にスルーホールを介
して画素電極５９が設けられている。この全体にａ−８
１等の光導電体膜６０、透明電極６１が被着され、２階
建構造となっている。That is, two layers of transfer electrodes 52 and 53 of the first vertical CCD are formed in the insulating layer 54 on the P-type S1 substrate 51, separated by a channel stopper 55, and separated from the first vertical CCD.
An N+ channel 56 and a diode 57 are provided. An M electrode 58 is connected to this diode 57 via a contact hole C, and a pixel electrode 59 is further provided on the surface via a through hole. a-8 in this whole
A first class photoconductor film 60 and a transparent electrode 61 are deposited to form a two-story structure.

このチップの動作は第１図で説明したのと同じであり、
ダイオード（１−１，１−３、・・・）の電荷が第１の
垂直ＣＯＤ　（２−１，２−２、・・・、２−Ｍ）から
第２の垂直ＣＣＤＡ　（５−ＡＩ、・・・、５−ＡＭ）
に実線の如く読出され、次にダイオード（１−２，１−
４、・・・）の電荷が第１の垂直ＣＣＤ　（５−Ｂｌ、
・・・、５−ＢＭ）に破線の如く読出された後、水平Ｃ
ＣＤレジスタ８から水平方向に一段ずつ出力部９から出
力される。The operation of this chip is the same as explained in Figure 1,
The charges of the diodes (1-1, 1-3, ...) are transferred from the first vertical COD (2-1, 2-2, ..., 2-M) to the second vertical CCDA (5-AI, ..., 5-AM)
is read out as shown by the solid line, and then the diode (1-2, 1-
4,...) are transferred to the first vertical CCD (5-Bl,
..., 5-BM) as shown in the broken line, then the horizontal C
The output unit 9 outputs the data from the CD register 8 one stage at a time in the horizontal direction.

しかして画素電極５９中心が水平方向画素ピッチのｌ／
２ずらしながら配置されているため、見かけ上の出力順
は一点鎖線の如くなり、水平方向解像度が２倍化される
。Therefore, the center of the pixel electrode 59 is l/of the horizontal pixel pitch.
Since they are arranged shifted by 2, the apparent output order is as shown by the dashed line, and the horizontal resolution is doubled.

尚、画素電極５９の形状を菱形としてしきつめる事もで
きる。Note that the shape of the pixel electrode 59 can also be restricted to a rhombus.

第６図はシンクロビジョン方式の場合を説明する図であ
る。この第５の実施例において、光入力はレンズ６２を
通り撮像素子チップ６３に結像される。撮像素子チップ
６３はバイモルフ圧電素子６４に取付けられており、バ
イモルフ圧電素子６４に印加する振動パルスの振幅に応
じて入射光学像に対して相対的に移動する。振動パルス
は振動パルス発生回路６５より印加し、固体撮像素子チ
ップの駆動パルスは、クロックトライバ６６、タイミン
グ発生回路６７より供給する。同期パルス発生回路６８
は、垂直、水平同期パルス、ブランキングパルスなどを
作り、夫々必要な回路へ供給する。固体撮像索子の出力
信号はプリアンプ６９、プロセスアンプ７０を通し信号
処理をした後、例えばモニタ７１によりその再生画像を
得る。FIG. 6 is a diagram illustrating the case of the synchrovision system. In this fifth embodiment, the optical input passes through a lens 62 and is imaged onto an image sensor chip 63. The image sensor chip 63 is attached to the bimorph piezoelectric element 64 and moves relative to the incident optical image according to the amplitude of the vibration pulse applied to the bimorph piezoelectric element 64. The vibration pulse is applied by a vibration pulse generation circuit 65, and the drive pulse for the solid-state image sensor chip is supplied by a clock driver 66 and a timing generation circuit 67. Synchronous pulse generation circuit 68
generates vertical and horizontal synchronizing pulses, blanking pulses, etc., and supplies them to the necessary circuits. The output signal of the solid-state imaging probe is subjected to signal processing through a preamplifier 69 and a process amplifier 70, and then a reproduced image thereof is obtained on a monitor 71, for example.

第７図は、この固体撮像素子とこれを振動させる時間関
係、固体撮像素子のフォトダイオードから信号電荷を読
出すフィールドシフトパルスのタイミングと垂直ブラン
キングパルスのタイミング関係を示している。FIG. 7 shows the solid-state imaging device, the time relationship for vibrating it, and the timing relationship between the field shift pulse and vertical blanking pulse for reading signal charges from the photodiode of the solid-state imaging device.

１１は固体撮像素子のチップであり、１−１、は入射光
を受光するとき有効部となる画素であり、１−１８は後
に説明する振動した時に得る擬似的な画素である。４−
１、・・・、４−Ｍは１−１の画素信号と１−１ａの画
素信号を図示していない第１の垂直ＣＯＤを通して分離
選択して第２の垂直ＣＯＤ　（５−ＡＩ、・・・、５−
ＡＭ、５−Ｂｌ、・・・、５−ＢＭ）へ転送させるため
のゲートである。11 is a chip of a solid-state image sensor, 1-1 is a pixel that becomes an effective part when receiving incident light, and 1-18 is a pseudo pixel obtained when vibrating, which will be explained later. 4-
1, . . . , 4-M separate and select the pixel signal of 1-1 and the pixel signal of 1-1a through a first vertical COD (not shown), and select the pixel signal of 1-1 and the pixel signal of 1-1a, and then select the pixel signal of 1-1 and the pixel signal of 1-1a through the second vertical COD (5-AI, . . .・, 5-
AM, 5-Bl, . . . , 5-BM).

８は第２の垂直ＣＣＤ　（５−ＡＩ、・・・、５−ＡＭ
。8 is the second vertical CCD (5-AI, ..., 5-AM
.

５−Ｂ１、・・・、５−ＢＭ）を同時に読出すための水
平ＣＯＤである。９は出力部を構成する出力アンプ、Ｏ
８はその出力端子である。図中、実線矢印は実画素での
信号電荷順路、破線矢印は擬似的画素での信号電荷順路
である。5-B1, . . . , 5-BM) at the same time. 9 is an output amplifier constituting the output section, O
8 is its output terminal. In the figure, solid line arrows indicate signal charge routes in real pixels, and broken line arrows indicate signal charge routes in pseudo pixels.

ここに示したチップを下の波形で振動動作させる。振動
は水平画素配列方向（Ｘ方向）に入射光学像に対して行
なう。そして振動の振幅は１／２水平角素ピッチ、ＰＨ
／２とする。そして振動の周期は１フイールドを１周期
とし、その中心点をほぼ１／２フイ一ルド点におく。こ
の振動パルスは１フレ一ム期間をＡフィールド、Ｂフィ
ールドとするブランキングパルスに周期させ、画素から
信号を読み出すフィールドシフトパルスをこれに合わせ
る。このときＡフィールドのほぼ中間で第１のフィール
ドシフトパルスｖＦ１で信号を読出し、Ａフィールドの
終わりで第２のフィールドシフトパルスＶＰ２により次
の信号（例えば擬似的画素の信号）を読出す。そして、
Ｂフィールドでは素子の画素の垂直方向の読出し組合せ
を変えてインターレース動作をした後、第３のフィール
ドシフトパルスｖＦ３で実画素信号を読出し、次の第４
のフィールドシフトパルスＶＦ４で擬似的画素の信号を
読出す事により１フレ一ム期間の動作を終了する。The chip shown here is operated in vibration with the waveform below. The vibration is performed on the incident optical image in the horizontal pixel arrangement direction (X direction). And the amplitude of the vibration is 1/2 horizontal square pitch, PH
/2. The period of vibration is defined as one field, and the center point is set approximately at the 1/2 field point. This vibration pulse is cycled by a blanking pulse with one frame period as an A field and a B field, and a field shift pulse for reading out signals from pixels is adjusted to this period. At this time, a signal is read out with the first field shift pulse vF1 approximately in the middle of the A field, and the next signal (for example, a signal of a pseudo pixel) is read out with the second field shift pulse VP2 at the end of the A field. and,
In the B field, after performing an interlacing operation by changing the vertical readout combination of the pixels of the element, the actual pixel signal is read out with the third field shift pulse vF3, and the next fourth field shift pulse vF3 is used to read out the actual pixel signal.
The operation for one frame period is completed by reading out the signal of the pseudo pixel using the field shift pulse VF4.

この様に１フイールド内で２つの空間サンプリング点の
情報が別々に画素から読出される。即ちＡフィールド内
でｔａの期間は画素はＸｌの位置にあり、こめ信号をｖ
Ｐｌで読出す。そしてｔｂの期間は画素はＸ２の位置に
ありこの信号をｖＰ２で読出す。以下Ｂフィールドにつ
いても同様な動作である。このｔａとｔｂの信号電荷を
一時メモリ領域で蓄積し、水平ＣＯＤレジスタ８で同時
に読出すことにより水平方向に２倍のサンプリング点が
得られる。In this way, information on two spatial sampling points within one field is read out separately from pixels. That is, during the period ta in the A field, the pixel is at the position Xl, and the pixel is at the position of
Read with Pl. During the period tb, the pixel is at the position X2, and this signal is read out at vP2. The same operation applies to the B field below. By temporarily accumulating the signal charges of ta and tb in the memory area and reading them simultaneously in the horizontal COD register 8, twice as many sampling points can be obtained in the horizontal direction.

画素からの信号電荷の読出しは第１図で説明したように
１つおきでもよいし、第３図で説萌した様に垂直方向に
加算するものでもよい。ここでは後者について具体的に
説明する。The signal charges may be read out from the pixels every other pixel as explained in FIG. 1, or may be added vertically as explained in FIG. 3. The latter will be specifically explained here.

第８図ａはチップのレイアウト、ｂはその動作波形であ
る。チップの詳細については重複するので説明を省略す
る。FIG. 8a shows the chip layout, and FIG. 8b shows its operating waveforms. The details of the chip will be omitted since they are redundant.

垂直ブランキングパルスは有効期間と無効期間であるブ
ランキング期間を分けている。この両者を合わせて１フ
イ一ルρ期間となる。振動パルスは１フイ一ルド期間を
ほぼ２等分した位置で切換わる。そして振動パルスＡと
Ｂの振幅は水平画素ピッチＰＨの１７２になるように設
定する。The vertical blanking pulse separates a blanking period, which is a valid period and an invalid period. The sum of these two periods corresponds to one fill ρ period. The vibration pulse is switched at a position that roughly divides one field period into two. The amplitudes of the vibration pulses A and B are set to 172, which is the horizontal pixel pitch PH.

まず振動パルスがＡの期間の終りの部分ＡからＢに切換
わる時点Ｃの直前にフォトダイオード（１−１，１−２
，１−３・・・、１−Ｎ）から信号電荷を読出すフィー
ルドシフトパルスｌＡを印加する。このとき読出した信
号電荷は有効期間内では第１の垂直ＣＣＤ　（２−１，
２−２、・・・、２−Ｍ）内で保持しておく。このため
の電圧がＩＢである。そしてブランキング期間になった
直後、感光部の第１の垂直ＣＯＤ　（２−１，２−２、
・・・、２−Ｍ）と第２の垂直ＣＣＤＢ　（５−Ａｌ、
・・・、５−ＡＭ）へ４相のクロックパルスＩ　　、Ｓ
　　をＢ 印加し、第１の垂直ＣＣＤに蓄わえられていた信号電荷
を第２の垂直ＣＣＤＢへ転送する。その後、振動パルス
がＢの期間の終りの部分、すなわち切換わる点りの直前
で再度フォトダイオード（１−１，１−２、・・・、１
−Ｎ）から信号電荷を読出すためのフィールドシフトパ
ルスｌＤを印加する。First, just before time C when the vibration pulse switches from part A to part B at the end of period A, the photodiodes (1-1, 1-2
, 1-3 . . . , 1-N) is applied. The signal charges read out at this time are stored in the first vertical CCD (2-1,
2-2, ..., 2-M). The voltage for this is IB. Immediately after the blanking period begins, the first vertical COD (2-1, 2-2,
..., 2-M) and the second vertical CCDB (5-Al,
..., 5-AM) to 4-phase clock pulses I, S
B is applied, and the signal charges stored in the first vertical CCD are transferred to the second vertical CCD. Thereafter, at the end of the period B, that is, just before the point where the vibration pulse switches, the photodiodes (1-1, 1-2, . . . , 1
A field shift pulse ID for reading signal charges from -N) is applied.

今度はこの信号電荷をブランキング期間内にすぐ第２の
垂直ＣＣＤＡ　（５−Ｂｌ、・・・、５−ＢＭ）へ転送
するため、第１の垂直ＣＯＤ　（２−１，２−２、・・
・、２−Ｍ）へはＩ　１第２の垂直ＣＯＤＡ（５−ＡＩ
、・・・、５−ＡＭ）へはＳＤの４相のクロックパルス
を印加する。以上の結果、振動パルスにより得た空間サ
ンプリング点の異なった信号電荷は１フイールド内に第
２の垂直ＣＣＤＢ（５−Ｂｌ、・・・、５−ＢＭ）とＡ
（５−Ａｌ、・・・、５−ＡＭ）内に蓄えられる。この
信号電荷を次のフィールドで１水平走査期間ごとにパル
スを印加するラインシフト動作Ｓ　ＳＳｃによって水平
ＣＣＤＢ内へ転送する。このとき、今までの実施例と同
様水平ＣＣＤ８の転送段階を第２の垂直ＣＣＤの列の数
だけ設けておくことにより同時に信号を読出せる。水平
ＣＣＤ８へはＨＡのパルスを印加して連続信号として読
み出す。また、信号選択ゲート（セレクトゲート、４−
１、・・・、４−Ｍ）は振動パルスＡの期間、電荷が第
２の垂直ＣＣＤＢ　（５−Ｂｌ、・・・、５−ＢＭ）へ
行くよう、振動パルスＢの期間、第２の垂直ＣＣＤＡ　
（５−Ａ１、・・・、５−ＡＭ）へ行くよう印加する。This time, in order to immediately transfer this signal charge to the second vertical CCDA (5-Bl, . . . , 5-BM) within the blanking period, the first vertical COD (2-1, 2-2, .・
, 2-M) to the I 1 second vertical CODA (5-AI
, . . . , 5-AM), a four-phase SD clock pulse is applied. As a result of the above, the signal charges at different spatial sampling points obtained by the vibration pulse are transferred to the second vertical CCDB (5-Bl, ..., 5-BM) and A
(5-Al, . . . , 5-AM). This signal charge is transferred into the horizontal CCDB in the next field by a line shift operation SSSc that applies a pulse every horizontal scanning period. At this time, signals can be read out simultaneously by providing the same number of transfer stages for the horizontal CCDs 8 as there are columns of the second vertical CCDs, as in the previous embodiments. A pulse of HA is applied to the horizontal CCD 8 and read out as a continuous signal. In addition, a signal selection gate (select gate, 4-
1, ..., 4-M) during the period of the vibration pulse A, the second Vertical CCDA
(5-A1, . . . , 5-AM).

これにより、第８図Ｃに示すように入射光学像に対して
水平方向に２倍の信号サンプル点が得られる。また、Ａ
フィールド、Ｂフィールドの垂直インターレースが加え
られているので再生画像上のサンプリング点は第８図ｄ
に示す如くになる。As a result, twice as many signal sample points are obtained in the horizontal direction with respect to the incident optical image, as shown in FIG. 8C. Also, A
Since vertical interlacing of field and B field is added, the sampling points on the reproduced image are as shown in Figure 8d.
It will look like this.

ＯはＡフィールド間ａの期間、・はＡフィールド間ｂの
期間、ΔはＢフィールド間ａの期間、ムはＢフィールド
間ｂの期間におけるサンプリング点を示す。これに見ら
れる様に、本実施例では水平方向のサンプリング点が２
倍に増加され、また、１フイールド内で一振動モードに
伴なう出力を得ているので従来の如くフィールド間でＰ
Ｈ７２信号をずらす必要がなく、フリッカ等の問題も解
決される。O indicates a period a between A fields, . is a period b between A fields, Δ indicates a period a between B fields, and M indicates a sampling point during a period b between B fields. As can be seen, in this example, there are two sampling points in the horizontal direction.
In addition, since the output associated with one vibration mode is obtained within one field, the P is increased between fields as before.
There is no need to shift the H72 signal, and problems such as flicker are also solved.

第９図は、第８図で説明した振動パルスの周波数を１／
２にした例を示す図である。この図における記号は第７
図で示したものと同じであるので説明は省略する。ここ
での特徴はＡフィールドとＢフィールドの振動パルスの
位相を１８０℃ずらしたことである。このことにより振
動パルスの周期はフレーム周期と同じにできる。標準方
式の場合３０Ｈｚとなる。Figure 9 shows that the frequency of the vibration pulse explained in Figure 8 is 1/
2 is a diagram showing an example in which the number is set to 2. The symbol in this diagram is the seventh
Since it is the same as that shown in the figure, the explanation will be omitted. The feature here is that the phases of the vibration pulses of the A field and B field are shifted by 180 degrees. This allows the period of the vibration pulse to be the same as the frame period. In the case of the standard method, it is 30Hz.

第１０図は一時メモリ領域７の具体例を示す。FIG. 10 shows a specific example of the temporary memory area 7.

第２のＣＣＤＡとＢはチャネルストップ（Ｐ＋層１０１
）で分離している。そして第２のＣＣＤＡは４個の転送
電極φ　　〜φ　　に分離し、−８ＡＩ　　　ＳＡ４ 方、第２のＣＣＤＢも４個の転送電極φＳＢＩ〜φ　　
に分割している。図中、・印は転送電極間Ｂ４ で接続するためのコンタクトホールを示しており、図示
の如＜Ａ、ＢのＣＣＤを交互にパルス印加されるように
配線すればよい。この配線はアルミニウムを用いて入射
光の遮断を行なえば一時メモリ領域で発生するスミアの
防止になる効果が得られる。コンタクトは第２の垂直Ｃ
ＣＤ、Ａ、Ｂのチャネル上に設けてもよく、チャネルス
トッパ上に設けても良い。ここに示した構造にすること
で第２の垂直ＣＣＤＡ、Ｂを独立に制御することができ
る。The second CCDA and B are channel stops (P+ layer 101
). The second CCDA is divided into four transfer electrodes φ to φ, and the second CCDB is also divided into four transfer electrodes φSBI to φ.
It is divided into In the figure, the symbol * indicates a contact hole for connection between the transfer electrodes B4, and the CCDs <A and B may be wired so that pulses are alternately applied as shown in the figure. If this wiring is made of aluminum to block the incident light, it will be effective to prevent smear that occurs in the temporary memory area. Contact is second vertical C
It may be provided on the CD, A, and B channels, or may be provided on the channel stopper. With the structure shown here, the second vertical CCDA, B can be controlled independently.

第７図〜第９図に示した実施例も以下に列記するように
種々の変形が可能である。The embodiments shown in FIGS. 7 to 9 can also be modified in various ways as listed below.

（ａ）　　撮像素子の感光部はフォトダイオードと垂直
ＣＯＤで構成したインターライン転送型を用いているが
、光電変換部にアモルファスシリコンなどの光電変換膜
を重ねた二階建センサ構造のものを用いる事も今までの
実施例同様に可能で開口率を大きく取れるのでモアレを
小さくすることができる。(a) The photosensitive part of the image sensor uses an interline transfer type composed of a photodiode and a vertical COD, but it is possible to use a two-story sensor structure in which a photoelectric conversion film such as amorphous silicon is stacked on the photoelectric conversion part. This is also possible in the same way as in the previous embodiments, and the aperture ratio can be increased, making it possible to reduce moiré.

（ｂ）　　また、テレビジョン標準方式に限定されない
。例えば銀塩フィルムを用いない電子カメラやＯＣＲ等
のシステムに適用して良質の高解像度画像が得られる。(b) Also, it is not limited to the television standard format. For example, it can be applied to systems such as electronic cameras and OCR that do not use silver halide films to obtain high-quality, high-resolution images.

この場合、例えば第７図に示した振動パルスの切換え時
点に対応するｖＦｌないしｖＦ３を中心にシャッターを
ｏｎすれば良い。In this case, for example, the shutter may be turned on around vF1 to vF3 corresponding to the vibration pulse switching points shown in FIG. 7.

（Ｃ）　　また、撮像素子を１個、２個もしくは３個用
いたカラー撮像を行なうカラーカメラにも適用できる。(C) The present invention can also be applied to a color camera that captures color images using one, two, or three image sensors.

（ｄ）　　振動パルスに台形波を用いた場合について説
明したがこれに限定されない。１フイールド内でサンプ
リング点が２個得られる振動パルスであれば同様な効果
が得られる。矩形波、三角波、正弦波でもよい。また台
形波に高周波のリップルが重なっていても良い。この場
合画素の開口部を大きくできる効果も発生する。(d) Although the case where a trapezoidal wave is used for the vibration pulse has been described, the present invention is not limited to this. A similar effect can be obtained with a vibration pulse that can obtain two sampling points within one field. It may be a square wave, a triangular wave, or a sine wave. Further, a high frequency ripple may be superimposed on the trapezoidal wave. In this case, there is also the effect that the aperture of the pixel can be made larger.

（ｅ）　　上記実施例では固体撮像素子を振動させてい
るがこれに限らない。要するに素子と入射光学像の位置
が相対的に変化すれば良いわけであるから入射光路を１
フイールド内に２個得られるようにしても良い。この場
合ガラス板の角度を変えてもよく、プリズムを用いても
よい。(e) In the above embodiment, the solid-state image sensor is vibrated, but the present invention is not limited to this. In short, it is sufficient that the positions of the element and the incident optical image change relative to each other, so if the incident optical path is
It may be possible to obtain two items in the field. In this case, the angle of the glass plate may be changed or a prism may be used.

第１１図ａは、以上第１図〜第１０図で説明した実施例
のホトダイオード（又はダイオード）と第１図の垂直Ｃ
ＣＤのレイアウトの詳細を示す図である。第１１図すは
基板中にホトダイオードが形成された場合のセル断面図
である。FIG. 11a shows the photodiode (or diode) of the embodiment explained in FIGS. 1 to 10 above and the vertical C of FIG.
It is a diagram showing details of the layout of a CD. FIG. 11 is a cross-sectional view of a cell in which a photodiode is formed in the substrate.

第１１図ａより分るようにチャンネルストッパー１１２
で区割されて、蓄積ダイオード領域と垂直ＣＣＤのチャ
ネルが設けられており、水平方向に２層構造の転送電極
が配列され、クロックパルス端子φ１１〜φＩ４が与え
られている。破線は例えば第１層ポリシリコン電極、実
線は第２層ポリシリコン電極を示している。As can be seen from Figure 11a, the channel stopper 112
A storage diode region and a vertical CCD channel are provided, two-layer transfer electrodes are arranged in the horizontal direction, and clock pulse terminals φ11 to φI4 are provided. For example, the broken line indicates the first layer polysilicon electrode, and the solid line indicates the second layer polysilicon electrode.

第１１図すに示す断面図において、１１１はＰ型シリコ
ン基板、１１２はＰ　チャネルストッパー、１１３はフ
ォトダイオード、１１４は垂直ＣＣＤのｎ＋チャネル、
１１５．１１６は転送電極、１１７は光シールド用Ｍ膜
、１１８は絶縁層を示している。In the cross-sectional view shown in FIG. 11, 111 is a P-type silicon substrate, 112 is a P-channel stopper, 113 is a photodiode, 114 is an n+ channel of a vertical CCD,
115 and 116 are transfer electrodes, 117 is an M film for light shielding, and 118 is an insulating layer.

第１２図は、第１１図のものに印加される読出し転送パ
ルスである。第１２図ａは第１図に示した垂直方向に連
続する画素の１つが第１の垂直ＣＣＤに読出される場合
、第１２図すは垂直方向に連続する画素の信号電荷が加
算され転送される場合を示す。FIG. 12 is a read transfer pulse applied to that of FIG. FIG. 12a shows that when one of the vertically continuous pixels shown in FIG. 1 is read out to the first vertical CCD, the signal charges of the vertically continuous pixels are added and transferred. Indicates the case where

第１２図ａにおいてφ１１にフィールドシフトパルスφ
Ｆ１が印加されると第１１図のＰＤ　（１−１，１−３
）が読出され４相クロツクで転送される。In FIG. 12a, field shift pulse φ is applied to φ11.
When F1 is applied, PD (1-1, 1-3
) is read out and transferred using a 4-phase clock.

モしてφＩ３にフィールドシフトパルスφＦ２が印加さ
れるとＰＤ　（１−２，１−４）が読出され４相クロツ
クで転送される。第１２図すにおいては、φ　、φ　に
フィールドシフトパルスφ　、φ１１　　１３　　　　
　　　　　　　　　　ＦＢ　　　Ｆ４が印加されφＩ２
がハイレベルのＯｖにあるとＰＤｌ−１と１−２．１−
３と１−４は加算読出しされ、４相クロツクで転送され
る。また次いでφ１１、φ　にフィールドシフトパルス
φ　、φ　が印加１３　　　　　　　　　　　　　　Ｆ
５　　　ＦＢされ、φ１４がハイレベルにされるとＰＤ
Ｉ−２と１−３が加算読出しされ、４相クロツクで転送
される。第１２図ａ、ｂ何れも垂直方向の転送は４相ク
ロツクパルスで２電極が対になってポテンシャル井戸を
形成し乍ら電荷が移動する事が判る。When field shift pulse φF2 is applied to φI3, PD (1-2, 1-4) is read out and transferred using a four-phase clock. In FIG. 12, field shift pulses φ, φ11 13 are applied to φ, φ.
FB F4 is applied and φI2
is at a high level Ov, PDl-1 and 1-2.1-
3 and 1-4 are added and read and transferred using a 4-phase clock. Then, field shift pulses φ and φ are applied to φ11 and φ13F
5 FB and when φ14 is set to high level, PD
I-2 and 1-3 are added and read and transferred using a four-phase clock. In both FIGS. 12a and 12b, it can be seen that the vertical transfer is performed by four-phase clock pulses, and the two electrodes form a pair to form a potential well, and the charge moves.

第１３図ａは、今までの実施例における選択ゲート（４
−１、・・・、４−Ｍ）の構造を、第１、第２の垂直Ｃ
ＯＤの接続部と共に図示したものである。この図では、
第１の垂直ＣＣＤの最上部の２つの転送電極と、第２の
垂直ＣＣＤの最下部の２つの転送電極を示している。破
線・は第１層ポリシリコン、実線は第２層ポリシリコン
電極を示し、ｎ＋チャネルを横切ってＭＯ８構造として
形成されている。FIG. 13a shows the selection gate (4
-1,...,4-M) structure with the first and second vertical C
It is shown together with the OD connection part. In this diagram,
Two transfer electrodes at the top of the first vertical CCD and two transfer electrodes at the bottom of the second vertical CCD are shown. The broken line * indicates the first layer polysilicon electrode, and the solid line indicates the second layer polysilicon electrode, which is formed as an MO8 structure across the n+ channel.

第１３図すは、第１の垂直ＣＣＤから第２の垂直ＣＣＤ
Ａに信号電荷を転送する場合、第１３図Ｃは、第１の垂
直ＣＯＤから第２の垂直ＣＣＤＢに信号電荷を転送する
場合を夫々示している。この図では、フィールドシフト
パルスとしてφＦ３を例示し、ＰＤＩ−１と１−２、・
・・が加算読出しされた事を示しているが、ＰＤから第
１の垂直ＣＣＤに読出した後の転送パルスの与え方は第
１２図の何れの場合も同じである。この図より、第２の
垂直ＣＣＤＡに転送する場合は、φ１１〜φ　、Ｓｏ　
１φ　　〜φ　　は連続した転送型＋４　　　２　　８
ＡＩ　　　ＳＡ４ 極として動作し、Ｓｏ　１φ　　〜φ　　はロウＬ　　
　ＳＢＩ　　　ＳＯ２ レベルにある事が判る（第１３図ｂ）。また、第２の垂
直ＣＣＤＢに転送する場合は、φ１１〜φ１４、ＳＧ　
　、ＳＧ　　、φ　　〜φ　　は連続した転送１　　　
２　　８ＢＩ　　　ＳＢ４ 電極として動作し、φ　　〜φ　　はロウレベルＳＡＩ
　　　　　ＳＡ４ にある（第１３図Ｃ）。Figure 13 shows the transition from the first vertical CCD to the second vertical CCD.
When the signal charges are transferred to A, FIG. 13C shows the case where the signal charges are transferred from the first vertical COD to the second vertical CCDB. In this figure, φF3 is illustrated as a field shift pulse, and PDI-1 and 1-2, .
. . indicates that the data has been added and read out, but the way in which transfer pulses are applied after being read out from the PD to the first vertical CCD is the same in both cases in FIG. From this figure, when transferring to the second vertical CCDA, φ11 to φ, So
1φ ~φ is continuous transfer type +4 2 8
AI SA4 operates as a pole, So 1φ ~ φ is low L
It can be seen that it is at the SBI SO2 level (Figure 13b). In addition, when transferring to the second vertical CCDB, φ11 to φ14, SG
, SG, φ ~ φ are continuous transfers 1
2 8BI SB4 operates as an electrode, and φ to φ are low level SAI
SA4 (Figure 13C).

この例では選択ゲート４−１、・・・、４−Ｍは夫々１
対のゲー）ＳＧ　　、ＳＧ　　、より構成されているが
、Ｓ　Ｇ　　１３　Ｇ　２の一方の転送電極のしきい値
を変えるようにすれば、あるバイアスの時のみ片側がオ
ンする連続電極にて形成する事もできる。尚第１３図に
おいて、図示されていない上下０電極も・φ１１−φ！
２−φＩ３−φ！４・φＳＡＬ→φ　　→φ　　→φ　
　、φ　　→φＳＢ２　　→ＳＡ２　　　　　ＳＡ３　
　　　　ＳＡ４　　　　　ＳＢＩφ　　→φ　　の配列
順を保って配列されている。In this example, the selection gates 4-1, . . . , 4-M are each 1
(pair of gates) SG, SG, but if you change the threshold of one of the transfer electrodes of SG13G2, it can be formed with a continuous electrode that only turns on one side when a certain bias is applied. You can also do that. In addition, in FIG. 13, the upper and lower 0 electrodes (not shown) are also φ11-φ!
2-φI3-φ! 4・φSAL→φ →φ →φ
,φ →φSB2 →SA2 SA3
SA4 SBIφ →φ They are arranged while maintaining the arrangement order.

ＳＯ３９Ｂ４ また、第１３図ａの電極φ１１は、第１１図のＰＤｌ−
１における電極φ１、に相当している。SO39B4 Also, the electrode φ11 in FIG. 13a is the same as the electrode φ11 in FIG.
This corresponds to the electrode φ1 in 1.

以上、本発明を実施例に基づいて説明して来たが、これ
に限られるものではない。Although the present invention has been described above based on examples, it is not limited thereto.

例えば、以上の説明では第１の垂直ＣＯＤや第２の垂直
ＣＣＤを４相駆動する場合について説明したが単相、２
相など相数の異なるものであってもよい。For example, in the above explanation, the case where the first vertical COD and the second vertical CCD are driven in four phases is explained, but single phase, two
They may have different numbers of phases.

また、１フイ一ルド画像信号として垂直方向に２倍の数
の信号を独立して読出す事が可能であるが電子ズーミン
グ機能として中央部の信号から一画像を取り出す場合も
垂直方向の解像度の劣化が従来と比べて少ないものが得
られる。In addition, it is possible to independently read out twice as many signals in the vertical direction as one field image signal, but when extracting one image from the center signal as an electronic zooming function, the vertical resolution is A product with less deterioration compared to the conventional method can be obtained.

また第４図におけるドレイン１１を他の実施例について
も設けていてよい事は言うまでもない。It goes without saying that the drain 11 shown in FIG. 4 may also be provided in other embodiments.

これにより高速シャッタ動作を行なう事が可能で例えば
第３図では、ＰＤの信号電荷を第１の垂直ＣＯＤを介し
てこのドレインに除去し、その分、有効期間ｔＡＥとｔ
ＢＥのフィールドシフトパルスφ　　、φ　　、φ　　
、φ　　をずらせば良い。This makes it possible to perform a high-speed shutter operation. For example, in FIG. 3, the signal charge of the PD is removed to this drain via the first vertical COD, and the effective period tAE and t
BE field shift pulses φ, φ, φ
, just shift φ.

ＦＳ５　　　ＦＳ８　　　ＦＳ９　　　ＰＳＩＯまた読
み出しＣＣＤレジスタ８は１つのチャネル構成のものに
ついて主に説明したが、複数のチャネルより構成された
ものでもよい事は言うまでもない。例えば２つのチャネ
ルより構成されたものでは第２の垂直ＣＣＤＡ　（５−
ＡＩ、・・・、５−ＡＭ）の信号電荷を１つのチャネル
から、Ｂ（５−Ｂｌ、・・・、５−ＢＭ）の信号電荷を
別のチャネルから読み出せる。FS5 FS8 FS9 PSIO Also, although the readout CCD register 8 has mainly been described as having one channel configuration, it goes without saying that it may be configured with a plurality of channels. For example, in a configuration with two channels, the second vertical CCDA (5-
The signal charges of AI, . . . , 5-AM) can be read out from one channel, and the signal charges of B (5-Bl, . . . , 5-BM) can be read out from another channel.

第１図の実施例においては１フイールドで垂直方向に５
１２の信号が得られ、カラー化した場合第２図の例では
２５６の信号が得られる。カラーの場合、次のフィール
ドで垂直方向にＩＰＤずれたカラーフィルター配列をユ
ニットとして撮像を行なえば良い。即ち、第１フイール
ドではＰＤＩ−１と１−２．１−３と１−４が夫々−走
査線を構成したが、第２フイールドではＰＤ（１−２と
１−３、・・・）を１つのフィルターユニットに見立て
、１−２の信号を第２の垂直ＣＣＤＡから水平ＣＣＤ８
１へ、１−３の信号を第２の垂直ＣＣＤＢから水平ＣＣ
Ｄ８２へ読出し、これを夫々出力して残りの２５６本の
走査線信号を同様にして形成し、先の２５６本に対し画
面上でインターレース表示する。In the embodiment of FIG. 1, one field has five
12 signals are obtained, and when colored, 256 signals are obtained in the example of FIG. 2. In the case of color, imaging may be performed in the next field using a color filter array shifted by IPD in the vertical direction as a unit. That is, in the first field, PDI-1, 1-2, 1-3, and 1-4 respectively constitute a scanning line, but in the second field, PD (1-2, 1-3, . . . ) Assembling one filter unit, signals 1-2 are transferred from the second vertical CCDA to the horizontal CCD 8.
1, the signals 1-3 from the second vertical CCDB to the horizontal CC
The signals are read out to the D82 and outputted respectively, and the remaining 256 scanning line signals are formed in the same manner, and the previous 256 lines are interlacedly displayed on the screen.

しかして第１図の構成では１フイールドで垂直方向に５
１２の信号が得られるので、上記ＮＴＳＣ方式に限らず
、１フイールドで５１２本の走査線全てを表示するＩ　
ＤＴＶやＥＤＴＶ方式に適用する事ができる。白黒やフ
ィルター配列を変えてカラー表示が可能である。However, in the configuration shown in Figure 1, one field has 5
Since 12 signals can be obtained, it is not limited to the above-mentioned NTSC system, but can also be used to display all 512 scanning lines in one field.
It can be applied to DTV and EDTV systems. It is possible to display in black and white or in color by changing the filter arrangement.

第３図の実施例は、所定のフィルター配列を用いること
によりインターレース表示するＮＴＳＣ方式の基でカラ
ー化が可能であるが、ＣＣＤレジスタ８から垂直方向に
隣接する信号が交互に挿入されて出力されている。この
信号を再度分離して５１２本を同時表示する上記Ｉ　Ｄ
ＴＶやＥＤＴＶ方式へ、白黒あるいはカラー用に適用す
る事ができる。In the embodiment shown in FIG. 3, colorization is possible based on the NTSC system for interlaced display by using a predetermined filter array, but vertically adjacent signals are alternately inserted and output from the CCD register 8. ing. The above ID separates this signal again and displays 512 signals simultaneously.
It can be applied to TV and EDTV systems, black and white or color.

第５図の実施例では、垂直方向に隣接するＰＤ（１−１
と１−２．１−３と１−４、・・・）の信号を対として
第１のフィールドで２５６本を表示し、第２のフィール
ドではＩＰＤ垂直方向にずれた対のＰＤ　（１−２と１
−３、・・・）から残る２５６本の信号を形成してイン
ターレース表示する上記ＮＴＳＣ方式にも適用すること
ができる。In the embodiment of FIG. 5, vertically adjacent PDs (1-1
, 1-2. 2 and 1
The present invention can also be applied to the above-mentioned NTSC system in which the remaining 256 signals from -3, . . . ) are formed and displayed in an interlaced manner.

上述したＩ　ＤＴＶやＥＤＴＶと呼ばれる方式へ適用す
る際、先に述べた２線式の水平ＣＣＤ８を用いるのが効
果的である。When applied to the above-mentioned systems called IDTV and EDTV, it is effective to use the above-mentioned two-wire horizontal CCD 8.

第１４図はその例であり、水平ＣＣＤ８の一方８゜にＴ
Ｖ走査線のＩＨ分、出力を遅延させるＩＨ遅延線を設け
ている。ＩＨ遅延線としてはシフトレジスタやＲＡＭな
どのＦ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　１ｎｆｉｒｓｔ　ｏ
ｕｔ）メモリが使用できる。これにより１フイールド内
で第２の垂直ＣＣＤＡＳＢに読出された信号は、出力端
子Ｏ５１０８２から交互に実線信号、破線信号、実線信
号、破線信号、・・・の順にＰＤマトリクスの水平例の
上部から順に続出され、５１２走査線分の信号を時間的
に並べて出力できる。第１４図ａは例えば第１図、ｂは
例えば第３図の読出し方式に対応している。これにより
、第１４図Ｃに示した如く５１２本の走査線のノンイン
ターレース表示が簡単にできる。Figure 14 is an example of this, with a T
An IH delay line is provided to delay the output by the IH of the V scanning line. As an IH delay line, FIFO (First
ut) Memory is available. As a result, the signals read out to the second vertical CCDASB within one field are alternately solid line signal, broken line signal, solid line signal, broken line signal, etc. from the output terminal O51082, starting from the top of the horizontal example of the PD matrix. The signals for 512 scanning lines can be outputted in a temporally arranged manner. 14a corresponds to the readout method shown in FIG. 1, for example, and FIG. 14b corresponds to the readout method shown in FIG. 3, for example. As a result, non-interlaced display of 512 scanning lines as shown in FIG. 14C can be easily achieved.

この場合、第２の垂直ＣＣＤＡＳＢから水平ＣＣＤ８　
．８　　への読出しは同時で構わない。In this case, from the second vertical CCD ASB to the horizontal CCD 8
．． 8 may be read simultaneously.

又、本発明は以上の例に対し、種々変形が可能である。Further, the present invention can be modified in various ways to the above example.

例えば第２の垂直ＣＣＤＡ、Ｂは夫々１チャネルのもの
について説明したが、上記第２の垂１ｃｃＤの１つのチ
ャネルを左右に分割して２線式としたサブチャネル構成
とし、第１の垂直ＣＯＤから信号電荷を転送する際、左
右に振り分けながら行なうことも可能で本発明に含まれ
る。For example, the second vertical CCDA, B has been described as having one channel each, but the second vertical 1ccD channel is divided into left and right to create a two-wire subchannel configuration, and the first vertical COD It is also possible to transfer signal charges from one side to the other, which is included in the present invention.

第４図の実施例では光路上に機械式シャッターを設けた
が、これを省くことも勿論可能である。In the embodiment shown in FIG. 4, a mechanical shutter is provided on the optical path, but it is of course possible to omit this.

（以下余白） ［発明の効果］ 本発明によれば、増大された画素信号を、例えば感光領
域の全画素数に相当する画素信号を同時に読出すことが
できる。(The following is a blank space) [Effects of the Invention] According to the present invention, increased pixel signals, for example, pixel signals corresponding to the total number of pixels in a photosensitive area can be read out simultaneously.

これにより制限された画素数から高解像度の信号を得る
ことができる。This allows high-resolution signals to be obtained from a limited number of pixels.

そしてカラー撮像においては垂直方向のフィルター配列
ユニットの大きさを削減できる。従って高解像度かっ色
信号のフリッカやモアレが改善される。In color imaging, the size of the filter array unit in the vertical direction can be reduced. Therefore, flicker and moiré of high-resolution brown signals are improved.

また、加算読出しに際して動的解像度の向上を図ること
ができる。Furthermore, it is possible to improve the dynamic resolution during addition readout.

また、電子カメラに適用して高画質のスチール像を高速
シャッターにて得る事が出来効果大である。Furthermore, it is highly effective when applied to electronic cameras, allowing high-quality still images to be obtained with a high-speed shutter.

また、フィールド間の信号差に基づくフリッカを防止す
ることができる。そして水平、垂直方向に改善された画
像を画素のジグザグ配置により得ることができる。Furthermore, flicker based on signal differences between fields can be prevented. An image improved in the horizontal and vertical directions can be obtained by the zigzag arrangement of pixels.

更に、シンクロビジョン方式に適用して、従来のＣＯＤ
読出しレジスタや表示部において振動モードにタイミン
グしたＰＨ／２ずらす信号処理が不要となり、またこの
処理ずれに基づくフリッカの発生の問題が解決できる。Furthermore, by applying the synchrovision method, conventional COD
There is no need for signal processing to shift the reading register or the display unit by PH/2 in timing with the vibration mode, and the problem of flickering caused by this processing shift can be solved.

そして、１フイールｉで得られる見かけ上の水平方向画
素ピッチの増大が可能であリモアレの改善を図ることが
できる。Further, it is possible to increase the apparent horizontal pixel pitch obtained in one film i, and it is possible to improve remote image distortion.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の図、第２図はカラー化の例
を示す図、第３図は他の実施例の図、第４図は更に他の
実施例を示す図、第５図は他の実施例の図、第６図、第
７図、第８図、第９図は他の実施例を説明するための図
、第１０図は一時メモリ部の接続関係を示す図、第１１
図は感光部の一例を示す図、第１２図のそのパルス波形
図、第１３図は選択ゲートの動作例を示す図、第１４図
はノンインターレス表示の例を示す図、第１５図、第１
６図、第１７図、第１８図は従来技術を説明するための
図である。FIG. 1 is a diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing an example of colorization, FIG. 3 is a diagram showing another embodiment, FIG. 4 is a diagram showing still another embodiment, and FIG. FIG. 5 is a diagram of another embodiment, FIGS. 6, 7, 8, and 9 are diagrams for explaining other embodiments, and FIG. 10 is a diagram showing the connection relationship of the temporary memory section. , 11th
The figures show an example of the photosensitive section, Fig. 12 shows its pulse waveform, Fig. 13 shows an example of the operation of the selection gate, Fig. 14 shows an example of non-interlaced display, Fig. 15, 1st
6, FIG. 17, and FIG. 18 are diagrams for explaining the prior art.

Claims (2)

【特許請求の範囲】[Claims] （１）半導体基板上に２次元配列された感光部と、この
感光部の２次元配列領域にあって感光部に発生する信号
電荷を読み出す複数の第１の垂直電荷転送部と、前記半
導体基板上の一時メモリ領域に設けられ、前記第１の垂
直電荷転送部の１チャネルに対して夫々第１及び第２の
チャネルを有し電荷の一時メモリが可能な複数の第２の
垂直電荷転送部と、第１の期間、前記感光部の２次元配
列領域の画像サンプリング情報を前記第２の垂直電荷転
送部の第１のチャネルに転送し、第２の期間、サンプリ
ング点がずれた画像サンプリング情報を前記第２のチャ
ネルに転送する、前記複数の第１及び第２の垂直電荷転
送部の間に夫々設けられた切換えゲート手段と、前記複
数の第２の垂直電荷転送部に接続され、前記第１及び第
２の期間に前記複数の第２の垂直電荷転送部に転送され
た信号電荷を順次読み出す水平電荷転送部とを備えた事
を特徴とする撮像装置。(1) A photosensitive section two-dimensionally arranged on a semiconductor substrate, a plurality of first vertical charge transfer sections that are located in the two-dimensional array area of the photosensitive section and read out signal charges generated in the photosensitive section, and the semiconductor substrate a plurality of second vertical charge transfer units provided in the upper temporary memory area, each having a first channel and a second channel for one channel of the first vertical charge transfer unit and capable of temporarily storing charges; In a first period, image sampling information of the two-dimensional array area of the photosensitive section is transferred to the first channel of the second vertical charge transfer section, and in a second period, image sampling information with shifted sampling points is transferred. switching gate means respectively provided between the plurality of first and second vertical charge transfer sections, the switching gate means being connected to the plurality of second vertical charge transfer sections; An imaging device comprising: a horizontal charge transfer section that sequentially reads signal charges transferred to the plurality of second vertical charge transfer sections during the first and second periods. （２）半導体基板上に２次元配列された感光部と、この
感光部の２次元配列領域にあって感光部に発生する信号
電荷を読み出す複数の第１の垂直電荷転送部を、前記半
導体基板上の一時メモリ領域に設けられ、前記第１の垂
直電荷転送部の１チャネルに対して夫々第１及び第２の
チャネルを有し電荷の一時メモリが可能な複数の第２の
垂直電荷転送部と、第１の期間、前記感光部の２次元配
列領域の画像サンプリング情報を前記第２の垂直電荷転
送部の第１のチャネルに転送し、第２の期間、サンプリ
ング点がずれた画像サンプリング情報を前記第２のチャ
ネルに転送する。前記複数の第１及び第２の垂直電荷転
送部の間に夫々設けられた切換えゲート手段と、前記複
数の第２の垂直電荷転送部に接続され、前記第１及び第
２の期間に前記複数の第２の垂直電荷転送部に転送され
た信号電荷を順次読み出す水平電荷転送部と、前記感光
部の２次元配列領域に画像を形成する光学系と、この感
光部の２次元配列領域に形成された画像を時間的に振動
させる手段とを備えた事を特徴とする撮像装置。(2) A photosensitive section arranged two-dimensionally on a semiconductor substrate, and a plurality of first vertical charge transfer sections located in the two-dimensional array area of the photosensitive section and reading out signal charges generated in the photosensitive section, are arranged on the semiconductor substrate. a plurality of second vertical charge transfer units provided in the upper temporary memory area, each having a first channel and a second channel for one channel of the first vertical charge transfer unit and capable of temporarily storing charges; In a first period, image sampling information of the two-dimensional array area of the photosensitive section is transferred to the first channel of the second vertical charge transfer section, and in a second period, image sampling information with shifted sampling points is transferred. to the second channel. switching gate means provided between the plurality of first and second vertical charge transfer sections, and connected to the plurality of second vertical charge transfer sections; a horizontal charge transfer section that sequentially reads out the signal charges transferred to the second vertical charge transfer section; an optical system that forms an image on the two-dimensional array area of the photosensitive section; and an optical system that forms an image on the two-dimensional array area of the photosensitive section; An imaging device characterized by comprising means for temporally vibrating the captured image.