JPS63204911A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS63204911A JPS63204911A JP3708687A JP3708687A JPS63204911A JP S63204911 A JPS63204911 A JP S63204911A JP 3708687 A JP3708687 A JP 3708687A JP 3708687 A JP3708687 A JP 3708687A JP S63204911 A JPS63204911 A JP S63204911A
- Authority
- JP
- Japan
- Prior art keywords
- high gain
- semiconductor switches
- amplifier circuit
- circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高利得増幅回路に帰還容量を設けて位相補償
を行なうようにする演算増幅回路に関するものである。
を行なうようにする演算増幅回路に関するものである。
第２図は例えば、「ＳＣ回路網の設計と応用」。
東海大学出版会、昭６０．１１．２５ 、Ｐ２Ｓ５に示
された従来の差動入力段と高利得増幅段とから成る２段
構成のＲＣ帰還回路を用いた位相補償回路性の演算増幅
回路を示したものであり、図において、１は２人力の電
位差ΔＶｉｎを入力する差動入力回路、２は差動入力回
路１の出力を増幅する高利得増幅回路、３は差動入力回
路１の等価出力抵抗、４は高利得増幅回路２の等価出力
抵抗、５は差動入力回路１０等価負荷容量、６は高利得
増幅回路２の等価負荷容量、７は帰還抵抗、８は帰還容
量であるＱ 次に動作について説明する。いま、２人力の電位差ΔＶ
ｉｎの信号が差動入力回路１に入力されると、との差動
入力回路１ではその電位差ΔＶｉｎを検出し、この電位
差ΔＶｉｎに応じた電流に変換し、これを高利得増幅回
路２に入力する。この高利得増幅回路２は積分器として
動作し、上記入力電流を電圧振幅へ変換するとともに、
零点消去抵抗として作用する帰還抵抗７と位相補償用の
帰還容量８とによシ位相補償を行ない、発振することな
く演算増幅器としての動作を行なう。
された従来の差動入力段と高利得増幅段とから成る２段
構成のＲＣ帰還回路を用いた位相補償回路性の演算増幅
回路を示したものであり、図において、１は２人力の電
位差ΔＶｉｎを入力する差動入力回路、２は差動入力回
路１の出力を増幅する高利得増幅回路、３は差動入力回
路１の等価出力抵抗、４は高利得増幅回路２の等価出力
抵抗、５は差動入力回路１０等価負荷容量、６は高利得
増幅回路２の等価負荷容量、７は帰還抵抗、８は帰還容
量であるＱ 次に動作について説明する。いま、２人力の電位差ΔＶ
ｉｎの信号が差動入力回路１に入力されると、との差動
入力回路１ではその電位差ΔＶｉｎを検出し、この電位
差ΔＶｉｎに応じた電流に変換し、これを高利得増幅回
路２に入力する。この高利得増幅回路２は積分器として
動作し、上記入力電流を電圧振幅へ変換するとともに、
零点消去抵抗として作用する帰還抵抗７と位相補償用の
帰還容量８とによシ位相補償を行ない、発振することな
く演算増幅器としての動作を行なう。
ところで、上記の様な従来の位相補償動作付の演算増幅
回路では、例えば高利得増幅回路２などともに同−ＩＣ
チップ上に上記の帰還容量８を設ける場合には、帰還容
量８は製造バラツキ等を考慝して、必要最小限の容量よ
シも太き目に作られる。
回路では、例えば高利得増幅回路２などともに同−ＩＣ
チップ上に上記の帰還容量８を設ける場合には、帰還容
量８は製造バラツキ等を考慝して、必要最小限の容量よ
シも太き目に作られる。
従来の演算増幅回路は以上のように構成されているので
、帰還容量８を高利得増幅回路２などともに同−ＩＣチ
ップ上に実装する際、帰還容量８を上記必要最小限値よ
シ大きくとると、演算増幅回路全体の周波数応答帯域を
狭くしてしまい、その演算増ＩＩ＠回路の利用範囲が狭
まるなどの問題点があった。
、帰還容量８を高利得増幅回路２などともに同−ＩＣチ
ップ上に実装する際、帰還容量８を上記必要最小限値よ
シ大きくとると、演算増幅回路全体の周波数応答帯域を
狭くしてしまい、その演算増ＩＩ＠回路の利用範囲が狭
まるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、位相補償用容量として作用する帰還容量を、
必要最小限の容量値に自動的に設定することによシ、周
波数応答帯域の狭小化を防止できる演算増幅回路を得る
ことを目的とする。
たもので、位相補償用容量として作用する帰還容量を、
必要最小限の容量値に自動的に設定することによシ、周
波数応答帯域の狭小化を防止できる演算増幅回路を得る
ことを目的とする。
この発明にかかる演算増幅回路は、高利得増幅回路の消
費電流を電流検出回路で検出し、この検出出力に応じて
複数の半導体スイッチのいずれかを選択的に開閉制御し
、これらの半導体スイッチによって上記高利得増幅回路
に複数の帰還容量を接続または接続解除するようにした
ものである。
費電流を電流検出回路で検出し、この検出出力に応じて
複数の半導体スイッチのいずれかを選択的に開閉制御し
、これらの半導体スイッチによって上記高利得増幅回路
に複数の帰還容量を接続または接続解除するようにした
ものである。
この発明における複数の半導体スイッチは、高利得増幅
回路に発振を生じさせないために、選択的にオンとする
ことによって、必要最小限の帰還容量を設定するように
作用し、これによシ所期の位相補償動作並びに周波数応
答帯域の狭小化防止とを達成する。
回路に発振を生じさせないために、選択的にオンとする
ことによって、必要最小限の帰還容量を設定するように
作用し、これによシ所期の位相補償動作並びに周波数応
答帯域の狭小化防止とを達成する。
以下、この発明の一実施例を図につｂて説明する０
第１図において、１〜６は上記従来回路と全く同一のも
のであシ、ここではその重複する説明を省略する。８ａ
、８ｂ 、・・・８ｃは帰還容量であ夛、このうち８
ｃは複数個目の帰還容量を示す。９ａａ ＊９ａｂは帰
還容量８ａ用の半導体スイッチ、９ｂｌＬ＊９ｂｂは帰
還容量８ｂ用の半導体スイッチ、９０＆＊９ｃｂは帰還
容量８ｃ用の半導体スイッチ、１０は高利得増幅回路２
の消費電流を検出する電流検出回路、１１はスイッチ制
御回路であり、上記消費電流の大きさに応じた数だけ、
半導体スイッチ９ａａ〜９ｃｂのいずれかを選択してオ
ンにする。なお、このスイッチ制御回路１１としては、
例えば入力データを指定チャンネルに分配する周知のデ
マルチプレクサやマトリクスエンコーダを用いることが
できる。
のであシ、ここではその重複する説明を省略する。８ａ
、８ｂ 、・・・８ｃは帰還容量であ夛、このうち８
ｃは複数個目の帰還容量を示す。９ａａ ＊９ａｂは帰
還容量８ａ用の半導体スイッチ、９ｂｌＬ＊９ｂｂは帰
還容量８ｂ用の半導体スイッチ、９０＆＊９ｃｂは帰還
容量８ｃ用の半導体スイッチ、１０は高利得増幅回路２
の消費電流を検出する電流検出回路、１１はスイッチ制
御回路であり、上記消費電流の大きさに応じた数だけ、
半導体スイッチ９ａａ〜９ｃｂのいずれかを選択してオ
ンにする。なお、このスイッチ制御回路１１としては、
例えば入力データを指定チャンネルに分配する周知のデ
マルチプレクサやマトリクスエンコーダを用いることが
できる。
次に動作について説明する。
上記の様に構成された演算増幅回路において、まず、半
導体スイッチ９ａａ〜９ｃｂの全てが「切」の状態の場
合には、高利得増幅回路２の位相補償用の帰還容量が未
接続の状態と等価となシ、高利得増幅回路２は発振を起
こし、消費電流が増大する。この消費電流を電流検出回
路１０が検出し、検出信号を出す。この検出信号を受け
たスイッチ制御回路１１は、その検出信号レベルに対応
して、例えば半導体スイッチ９ａａ Ｔ ９ａｂをオン
の状態にする。従って、この場合には帰還容Ｊ１８ａが
上記位相補償用の帰還容量となり、位相補償が行なわれ
る。
導体スイッチ９ａａ〜９ｃｂの全てが「切」の状態の場
合には、高利得増幅回路２の位相補償用の帰還容量が未
接続の状態と等価となシ、高利得増幅回路２は発振を起
こし、消費電流が増大する。この消費電流を電流検出回
路１０が検出し、検出信号を出す。この検出信号を受け
たスイッチ制御回路１１は、その検出信号レベルに対応
して、例えば半導体スイッチ９ａａ Ｔ ９ａｂをオン
の状態にする。従って、この場合には帰還容Ｊ１８ａが
上記位相補償用の帰還容量となり、位相補償が行なわれ
る。
滞還容１１８ａで位相補償が充分行なわれると、高利得
増幅回路２の発振が停止し、消費電流が減少する。これ
を電流検出回路１０が検出し、スイッチ制御回路１１に
よる他の半導体スイッチのオン制御を停止し、半導体ス
イッチ９ａａ ＊ ９ａｂのみをオン忙保持する。
増幅回路２の発振が停止し、消費電流が減少する。これ
を電流検出回路１０が検出し、スイッチ制御回路１１に
よる他の半導体スイッチのオン制御を停止し、半導体ス
イッチ９ａａ ＊ ９ａｂのみをオン忙保持する。
一方、帰還容量８ａだけでは位相補償が充分行なわれず
、上記発振がなおも継続している場合には、電流検出回
路１０よシ検出信号は出続けた状態となシ、スイッチ制
御回路１１は更にオン状態になる他の半導体スイッチの
数を増加したり、これとともにオン状態の半導体スイッ
チ９ａａ ｔ ９ａｂを再び選択し直す。例えば、半導
体スイッチ９ａａ 、９ａｂに加えて、半導体スイッチ
９ｂａ 、 ９ｂｂもオン状態にする。従って高利得増
幅回路２０位相補償用の総帰還容量は帰還容ｆｉｉ ８
ａ −８ｂの合成容量となる。
、上記発振がなおも継続している場合には、電流検出回
路１０よシ検出信号は出続けた状態となシ、スイッチ制
御回路１１は更にオン状態になる他の半導体スイッチの
数を増加したり、これとともにオン状態の半導体スイッ
チ９ａａ ｔ ９ａｂを再び選択し直す。例えば、半導
体スイッチ９ａａ 、９ａｂに加えて、半導体スイッチ
９ｂａ 、 ９ｂｂもオン状態にする。従って高利得増
幅回路２０位相補償用の総帰還容量は帰還容ｆｉｉ ８
ａ −８ｂの合成容量となる。
この帰還容量８ａ、８ｂの合成容量でも位相補償が充分
性なわれず、上記発振が継続している場合には、更にオ
ン状態にする半導体スイッチの数を増加したシ、これと
ともにオン状態になる半導体スイッチ９ａａ ＊ ９ａ
ｂ ｅ ９ｂａ ＊ ９ｂｂを再度選択し直す。このよ
うなオン状態の半導体スイッチ数の増加またはオン状態
の半導体スイッチの再選択は、位相補償用の帰還容量が
上記発振を停止し得る必要最小限の容量値となるまで、
繰り返えされる。
性なわれず、上記発振が継続している場合には、更にオ
ン状態にする半導体スイッチの数を増加したシ、これと
ともにオン状態になる半導体スイッチ９ａａ ＊ ９ａ
ｂ ｅ ９ｂａ ＊ ９ｂｂを再度選択し直す。このよ
うなオン状態の半導体スイッチ数の増加またはオン状態
の半導体スイッチの再選択は、位相補償用の帰還容量が
上記発振を停止し得る必要最小限の容量値となるまで、
繰り返えされる。
そして高利得増幅回路２が必要最小限の位相補償用帰還
容量を持った時点で、この高利得増幅回路２は発振を停
止し、正常な動作を行うのであるから、この時点では電
流検出回路１０は出力を停止し、このためスイッチ制御
回路１１は必要最小限の帰還容量を持つように設定され
た必要数の半導体スイッチのオン動作を保持する。
容量を持った時点で、この高利得増幅回路２は発振を停
止し、正常な動作を行うのであるから、この時点では電
流検出回路１０は出力を停止し、このためスイッチ制御
回路１１は必要最小限の帰還容量を持つように設定され
た必要数の半導体スイッチのオン動作を保持する。
また、このとき、半導体スイッチはオン抵抗を持ち、こ
のオン抵抗は零点消去抵抗としても作用する。
のオン抵抗は零点消去抵抗としても作用する。
なお、上記実施例では、１つの帰還容量につき２つの半
導体ス・ｆツチを用いたが、１つの帰還容量につき、１
つの半導体スイッチを用いてもよい０例えば、帰還容ｔ
８ａには半導体スイッチ９ａａ ＊９ａｂの２つが接続
されているが、半導体スイッチ９ａａまたは９ａｂのい
づれか一方だけを接続するようにしてもよい。
導体ス・ｆツチを用いたが、１つの帰還容量につき、１
つの半導体スイッチを用いてもよい０例えば、帰還容ｔ
８ａには半導体スイッチ９ａａ ＊９ａｂの２つが接続
されているが、半導体スイッチ９ａａまたは９ａｂのい
づれか一方だけを接続するようにしてもよい。
以上のように、この発明によれば、高利得増幅回路の発
振を停止するため、必要最小限の位相補償用帰還容量を
、複数の半導体スイッチのオンオフ動作によシ設定する
ように構成し九ので、位相補償作用を得ながら周波数応
答帯域の狭小化を防止できるものが得られる効果がある
。
振を停止するため、必要最小限の位相補償用帰還容量を
、複数の半導体スイッチのオンオフ動作によシ設定する
ように構成し九ので、位相補償作用を得ながら周波数応
答帯域の狭小化を防止できるものが得られる効果がある
。
第１図はこの発明の一実施例による演算増幅回路を示す
回路図、第２図は従来の演算増幅回路を示す回路図であ
る。 ２は高利得増幅回路、８は帰還容量、９ａａ〜９ｃｂは
半導体スイッチ、１０は電流検出回路。 なお、図中、同一符号は同一、又は相当部分を示す。
回路図、第２図は従来の演算増幅回路を示す回路図であ
る。 ２は高利得増幅回路、８は帰還容量、９ａａ〜９ｃｂは
半導体スイッチ、１０は電流検出回路。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）高利得増幅回路と、この高利得増幅回路の消費電
流を検出する電流検出回路と、この電流検出回路の検出
出力に応じて選択的に開閉制御される複数の半導体スイ
ッチと、これらの半導体スイッチによって上記高利得増
幅回路に接続または接続解除される複数の帰還容量とを
備えた演算増幅回路。 - （２）半導体スイッチをオン抵抗を持つものとしたこと
を特徴とする特許請求の範囲第１項記載の演算増幅回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037086A JPH0693577B2 (ja) | 1987-02-20 | 1987-02-20 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037086A JPH0693577B2 (ja) | 1987-02-20 | 1987-02-20 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204911A true JPS63204911A (ja) | 1988-08-24 |
| JPH0693577B2 JPH0693577B2 (ja) | 1994-11-16 |
Family
ID=12487744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62037086A Expired - Fee Related JPH0693577B2 (ja) | 1987-02-20 | 1987-02-20 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693577B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19653191A1 (de) * | 1996-12-19 | 1998-07-02 | Sgs Thomson Microelectronics | Elektrische Schaltungsanordnung mit einem schaltbaren Rückkopplungszweig |
| EP1168600A2 (de) * | 2000-06-27 | 2002-01-02 | Infineon Technologies AG | Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschter Eigenschaften eines Operationsverstärkers |
| JP2004120564A (ja) * | 2002-09-27 | 2004-04-15 | Ricoh Co Ltd | 演算増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847171U (ja) * | 1981-09-21 | 1983-03-30 | 株式会社ケンウッド | 変換増幅回路の応答速度切換回路 |
-
1987
- 1987-02-20 JP JP62037086A patent/JPH0693577B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847171U (ja) * | 1981-09-21 | 1983-03-30 | 株式会社ケンウッド | 変換増幅回路の応答速度切換回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19653191A1 (de) * | 1996-12-19 | 1998-07-02 | Sgs Thomson Microelectronics | Elektrische Schaltungsanordnung mit einem schaltbaren Rückkopplungszweig |
| DE19653191C2 (de) * | 1996-12-19 | 1998-10-08 | Sgs Thomson Microelectronics | Elektrische Schaltungsanordnung mit einem schaltbaren Rückkopplungszweig |
| US6028469A (en) * | 1996-12-19 | 2000-02-22 | Stmicroelectronics Gmbh | Electric circuit arrangement comprising a switchable feedback branch |
| EP1168600A2 (de) * | 2000-06-27 | 2002-01-02 | Infineon Technologies AG | Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschter Eigenschaften eines Operationsverstärkers |
| DE10031190A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschster Eigenschaften eines Operationsverstärkers |
| US6509792B2 (en) | 2000-06-27 | 2003-01-21 | Infineon Technologies Ag | Circuit and method for attenuating or eliminating undesired properties of an operational amplifier |
| EP1168600A3 (de) * | 2000-06-27 | 2005-09-07 | Infineon Technologies AG | Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschter Eigenschaften eines Operationsverstärkers |
| JP2004120564A (ja) * | 2002-09-27 | 2004-04-15 | Ricoh Co Ltd | 演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693577B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708376A (en) | Variable-gain amplifying device | |
| US5698999A (en) | Sampling and holding device | |
| US5448056A (en) | Photoelectric converting circuit having an amplification factor | |
| US20040169555A1 (en) | Differential amplifier circuit with common mode output voltage regulation | |
| JP3090189B2 (ja) | 増幅回路 | |
| EP1267492B1 (en) | Voltage comparing circuit | |
| US6756842B2 (en) | AC coupled multistage high gain operational amplifier | |
| JPS63204911A (ja) | 演算増幅回路 | |
| EP0678975B1 (en) | Low frequency amplifier | |
| KR850007721A (ko) | 신호비교회로 및 그 방법과 리미터 및 신호처리기 | |
| JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
| JP2000201038A (ja) | ゲイン可変演算増幅器 | |
| JP2021061579A (ja) | 画像センサにおける低電力及び低領域読み出し用の合成プログラム可能利得増幅器及びコンパレータ | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| WO2001047103A2 (en) | Electronic circuit | |
| JPH07120902B2 (ja) | 演算増幅回路装置 | |
| JPH0638573B2 (ja) | 半導体集積回路装置 | |
| JPS62277066A (ja) | 倍電圧器 | |
| JPH0727699Y2 (ja) | Ｐｌｌ回路におけるループフィルタ | |
| SU1144122A1 (ru) | Решающий усилитель | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPH0472819A (ja) | ディジタル／アナログ変換器 | |
| JPH10107600A (ja) | コンパレータ回路 | |
| JPH02173575A (ja) | ピーク値保持回路 | |
| JPH03117032A (ja) | ディジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |