JPS63199453A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63199453A JPS63199453A JP3146487A JP3146487A JPS63199453A JP S63199453 A JPS63199453 A JP S63199453A JP 3146487 A JP3146487 A JP 3146487A JP 3146487 A JP3146487 A JP 3146487A JP S63199453 A JPS63199453 A JP S63199453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- sections
- leads
- terminal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000005259 measurement Methods 0.000 claims description 36
- 238000003466 welding Methods 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 17
- 238000005452 bending Methods 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 3
- 239000000956 alloy Substances 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- -1 for example Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、リードフレームに
関して有効なものである。
関して有効なものである。
半導体装置は、タブ又はパッケージのキャビティに接着
し、ワイヤボンディングを行い、パッケージで封止した
後に、内部回路の不良解析を行う。
し、ワイヤボンディングを行い、パッケージで封止した
後に、内部回路の不良解析を行う。
また、半導体装置を実装した実装基板は、半導体装置を
実装した後に回路の不良解析を行なう。
実装した後に回路の不良解析を行なう。
これらの不良解析は、一般にデバッグと言われる。
半導体装置のデバッグに際しては、半導体装置を実装基
板に実装した後、リードに信号測定用のクリップ、各種
のプローブを接続しなければならなし)。
板に実装した後、リードに信号測定用のクリップ、各種
のプローブを接続しなければならなし)。
また、実装基板のデバッグに際しても半導体装置のリー
ドに同様のクリップ、プローブを接続しなければならな
い。なお、各種の半導体装置の外観すなわちパッケージ
が、例えば、日経マグロウヒル社発行、日経エレクトロ
ニクス別冊、no。
ドに同様のクリップ、プローブを接続しなければならな
い。なお、各種の半導体装置の外観すなわちパッケージ
が、例えば、日経マグロウヒル社発行、日経エレクトロ
ニクス別冊、no。
2「マイクロデバイセズJ P121〜128に示され
ている。
ている。
本発明者は、半導体装置のリードについて検討した結果
、次の問題点を見出した。
、次の問題点を見出した。
リードは半導体装置の実装に適した形状に形成しである
ため、リードの実装基板から出る部分の長さが短い。こ
のため、信号測定用のクリップやプローブを接続しにく
く、接続しても少しの衝激で外れてしまう。
ため、リードの実装基板から出る部分の長さが短い。こ
のため、信号測定用のクリップやプローブを接続しにく
く、接続しても少しの衝激で外れてしまう。
本発明の目的は、信号測定用のクリップ、各種のプロー
ブが接続し易い半導体装置を提供することにある。
ブが接続し易い半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体装置の実装時に、リードの実装基板か
ら出る部分の長さを長くするように測定端子接続部を設
ける。
ら出る部分の長さを長くするように測定端子接続部を設
ける。
上述した手段によれば、クリップ、プローブ等の測定端
子が接続される部分が長くなるので、前記測定端子が接
続し易くなる。
子が接続される部分が長くなるので、前記測定端子が接
続し易くなる。
次に、本発明の実施例■を説明する。
第1図は、実施例Iの半導体装置の平面図、第2図は前
記半導体装置の側面図、第3図は前記半導体装置の正面
図である。
記半導体装置の側面図、第3図は前記半導体装置の正面
図である。
第1図乃至第3図において、1は例えばセラミックから
なるパッケージであり、内部に半導体チップを封止して
いる−02はパッケージ1の両側面から出ているリード
であり、例えば4270イ、コバール等からなっている
。
なるパッケージであり、内部に半導体チップを封止して
いる−02はパッケージ1の両側面から出ているリード
であり、例えば4270イ、コバール等からなっている
。
リード2のうちの2Aの部分は、信号測定用のクリップ
あるいは各種のプローブが接続される測定端子接続部で
あり、それより先の部分が実装基板(図示していない)
の配線に接続される部分である。測定端子接続部2Aは
、リード2をパッケージ1に入る部分と出る部分の境目
から少し離れた部分を折り曲げ、重ねることにより形成
している。リード2を一旦実装基板の方と反対方向へ折
り曲げることにより、測定端子接続部2Aを形成してい
るため、測定端子接続部2Aはリード2に所定方向(実
装基板に向く方向)と反対方向に向けたものとなってい
る。リード2の重さなっている部分のうち、第3図に示
した範囲を測定端子接続部2Aとして使用する。測定端
子接続部2Aは、一つの半導体装置が有している全ての
り−ド2に対して設けである。
あるいは各種のプローブが接続される測定端子接続部で
あり、それより先の部分が実装基板(図示していない)
の配線に接続される部分である。測定端子接続部2Aは
、リード2をパッケージ1に入る部分と出る部分の境目
から少し離れた部分を折り曲げ、重ねることにより形成
している。リード2を一旦実装基板の方と反対方向へ折
り曲げることにより、測定端子接続部2Aを形成してい
るため、測定端子接続部2Aはリード2に所定方向(実
装基板に向く方向)と反対方向に向けたものとなってい
る。リード2の重さなっている部分のうち、第3図に示
した範囲を測定端子接続部2Aとして使用する。測定端
子接続部2Aは、一つの半導体装置が有している全ての
り−ド2に対して設けである。
このように、測定端子接続部2Aを設けることにより、
半導体装置を実装基板に実装した後、リード1の実装基
板から出る部分が長くなる。
半導体装置を実装基板に実装した後、リード1の実装基
板から出る部分が長くなる。
また、測定端子接続部2Aがリード1を折り曲げて形成
したものであるため、測定端子接続部2Aのパッケージ
1の真横の部分においてもクリップ、プローブ等が衝え
る部分の厚さが等価的に厚くなっている。
したものであるため、測定端子接続部2Aのパッケージ
1の真横の部分においてもクリップ、プローブ等が衝え
る部分の厚さが等価的に厚くなっている。
また、測定端子接続部2Aの先端部つまり第3図に示し
た測定端子接続部2Aの範囲内で折り曲がっている部分
は、パッケージ1の上面より高くなっている。したがっ
て、測定端子接続部2Aはパッケージ1の上に突き出た
格好になっている。
た測定端子接続部2Aの範囲内で折り曲がっている部分
は、パッケージ1の上面より高くなっている。したがっ
て、測定端子接続部2Aはパッケージ1の上に突き出た
格好になっている。
これらのことから、デパック時における信号測定用のク
リップあるいは各種測定に用いるプローブが接続し易く
なる。また、接続されたクリップ。
リップあるいは各種測定に用いるプローブが接続し易く
なる。また、接続されたクリップ。
プローブ等が外れにくくなる。
なお、第3図に示したように、測定端子接続部2Aがパ
ッケージ1の上面より出ていることにより、矢印Aの方
からクリップやプローブを接続することができる。すな
わち、接続の自由度が増す。
ッケージ1の上面より出ていることにより、矢印Aの方
からクリップやプローブを接続することができる。すな
わち、接続の自由度が増す。
以上のことからデバッグ試験を行い易くすることができ
る。
る。
第4図は実施例■における半導体装置の平面図、第5図
は前記半導体装置の側面図、第6図は前記半導体装置の
正面図である。
は前記半導体装置の側面図、第6図は前記半導体装置の
正面図である。
本実施例のそれぞれの測定端子接続部2Aは、第4図乃
至第6図に示すように、リード2と別に形成し、これを
溶接等によってリード2の折れ曲がる部分の近傍のほぼ
水平になっている面3に接続している。限定する必要は
ないが、リード2と測定端子接続部2Aは同一材料から
なっている。
至第6図に示すように、リード2と別に形成し、これを
溶接等によってリード2の折れ曲がる部分の近傍のほぼ
水平になっている面3に接続している。限定する必要は
ないが、リード2と測定端子接続部2Aは同一材料から
なっている。
測定端子接続部2Aはパッケージ1の上面から出るよう
にその先端がパッケージ1の上面より高くなっている。
にその先端がパッケージ1の上面より高くなっている。
これから、実施例■と同様に、実装したときにリード1
の実装基板から出る部分が長くなるので、クリップ、プ
ローブ等が接続し易くなる。また、第6図に示したよう
に、A方向からクリップやプローブを接続できるので、
接続の自由度が増す。
の実装基板から出る部分が長くなるので、クリップ、プ
ローブ等が接続し易くなる。また、第6図に示したよう
に、A方向からクリップやプローブを接続できるので、
接続の自由度が増す。
また、本実施例では、測定端子接続部2Aは、その先端
部を除いたほとんどの部分が、リード1の測定端子接続
部2Aが接続されている部分より細くなっている。これ
により、測定端子接続部2Aの間の間隔を広くしてクリ
ップやプローブの接続を行い易くしている。
部を除いたほとんどの部分が、リード1の測定端子接続
部2Aが接続されている部分より細くなっている。これ
により、測定端子接続部2Aの間の間隔を広くしてクリ
ップやプローブの接続を行い易くしている。
さらに、測定端子接続部2Aの先端部分を太くしている
。これにより、クリップ、プローブの接続がさらに行い
易くなる。
。これにより、クリップ、プローブの接続がさらに行い
易くなる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。
例えば、セラミックパッケージに限定されるものではな
く、レジンモールドパッケージであってもよい。
く、レジンモールドパッケージであってもよい。
また、サーディプパッケージであってもよい。
また、2方向又は4方向のフラットパッケージであって
もよい。
もよい。
本願によって開示された発明のうち代表的なものの効果
を簡単に説明すれば、次のとおりである。
を簡単に説明すれば、次のとおりである。
リードに測定端子接続部を設けたことにより、半導体装
置の実装時にリードの実装基板から出る部分が長くなる
ので、信号測定に用いるクリップ、各種のプローブが接
続し易くなる。これにより、デバッグが行い易くなる。
置の実装時にリードの実装基板から出る部分が長くなる
ので、信号測定に用いるクリップ、各種のプローブが接
続し易くなる。これにより、デバッグが行い易くなる。
第1図は、実施例Iの半導体装置の平面図、第2図は、
前記半導体装置の側面図、 第3図は、前記半導体装置の正面図である。 第4図は、実装例■の半導体装置の平面図、第5図は、
前記半導体装置の側面図、 第6図は、前記半導体装置の正面図である。 1・・・パッケージ、2・・・リード、2A・・・測定
端子接続部、3・・・リード2の測定端子接続部2Aが
接続されている部分。 ゛ −8− 第 1vA 第 3 図 第 4 図 第 51!I A A 7 一″/ 第 6 図
前記半導体装置の側面図、 第3図は、前記半導体装置の正面図である。 第4図は、実装例■の半導体装置の平面図、第5図は、
前記半導体装置の側面図、 第6図は、前記半導体装置の正面図である。 1・・・パッケージ、2・・・リード、2A・・・測定
端子接続部、3・・・リード2の測定端子接続部2Aが
接続されている部分。 ゛ −8− 第 1vA 第 3 図 第 4 図 第 51!I A A 7 一″/ 第 6 図
Claims (1)
- 【特許請求の範囲】 1、リードがパッケージの側部から出ている半導体装置
であって、半導体装置の実装時にリードの実装基板から
出る部分の長さを長くするように測定端子接続部を設け
たことを特徴とする半導体装置。 2、前記測定端子接続部は、リードの所定部を折り重ね
ることにより形成したことを特徴とする特許請求の範囲
第1項記載の半導体装置。 3、前記測定端子接続部は、前記リードの曲げられてい
る部分に溶接等によって新に端子を接続して構成したも
のであることを特徴とする特許請求の範囲第1項記載の
半導体装置。 4、前記測定端子接続部は、その先端がパッケージの上
面より上になるような長さにされていることを特徴とす
る特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3146487A JPS63199453A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3146487A JPS63199453A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63199453A true JPS63199453A (ja) | 1988-08-17 |
Family
ID=12331982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3146487A Pending JPS63199453A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63199453A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055912A (en) * | 1990-05-18 | 1991-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1987
- 1987-02-16 JP JP3146487A patent/JPS63199453A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055912A (en) * | 1990-05-18 | 1991-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
JPH08139257A (ja) | 面実装型半導体装置 | |
JPS63199453A (ja) | 半導体装置 | |
JPH05291482A (ja) | 混成集積回路装置及びその製造方法 | |
JPH0821668B2 (ja) | 立設実装形半導体装置 | |
JP2004328015A (ja) | 樹脂封止型半導体装置 | |
JPH0212861A (ja) | 樹脂封止型半導体装置 | |
JPH03165549A (ja) | 半導体集積回路装置 | |
JPH0510366Y2 (ja) | ||
JPH0685142A (ja) | Ic用パッケージ | |
JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
JPH05335460A (ja) | Icリードフレーム | |
JP2834192B2 (ja) | 樹脂封止半導体装置 | |
KR0167281B1 (ko) | 비엘피 패키지 | |
JPH07235576A (ja) | 半導体装置の評価方法 | |
JPS6244531Y2 (ja) | ||
JPH02249258A (ja) | 半導体装置 | |
JPS63110662A (ja) | Icパツケ−ジ | |
JPH01270256A (ja) | 半導体装置 | |
JPH01258436A (ja) | Tab icのリードフレーム | |
JPH04174548A (ja) | リードフレーム | |
JPH02292851A (ja) | リードフレーム | |
JPH02278854A (ja) | 樹脂封止半導体装置 | |
JPS62122253A (ja) | 半導体装置 | |
JPS61269346A (ja) | 面付け電子部品 |