JPS63191410A - Waveform converting circuit - Google Patents
Waveform converting circuitInfo
- Publication number
- JPS63191410A JPS63191410A JP2329587A JP2329587A JPS63191410A JP S63191410 A JPS63191410 A JP S63191410A JP 2329587 A JP2329587 A JP 2329587A JP 2329587 A JP2329587 A JP 2329587A JP S63191410 A JPS63191410 A JP S63191410A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- circuit
- signal
- input signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000003786 synthesis reaction Methods 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 10
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は三角波等の山形状の波形をもつ入力信号を方形
波の出力信号に変換する波形変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a waveform conversion circuit that converts an input signal having a mountain-shaped waveform, such as a triangular wave, into a square wave output signal.
ディジタル回路ではもっばらオンオフないしは０．１で
表わされたデータないしは情報を扱うために、その内部
はもちろんそれに対する外部からの指令やデータの伝達
に方形波の信号が用いられる。この方形波信号はそのオ
ンオフの基本周波のほかに、その急峻な立ち上がりや立
ち下がり波形に基づくかなり多くの高調波を含んでおり
、時としてこの高調波分が回路間の干渉や電波上の障害
の問題を起こす。多くのディジタル回路はＩＣに集積化
されその内部の配線長が極めて短いから、ふつうこの種
の問題はそれ程深刻になることは少ない。しかし、ＩＣ
への外部配線に乗せられる方形波信号の基本波数が高く
なると、その高調波による干渉や障害の問題が不可避に
なって来る。Since digital circuits mostly handle data or information expressed as on/off or 0.1, square wave signals are used to transmit commands and data not only internally but also externally. In addition to its on/off fundamental frequency, this square wave signal contains quite a number of harmonics based on its steep rise and fall waveforms, and sometimes these harmonics cause interference between circuits and radio wave interference. cause problems. Since many digital circuits are integrated into ICs and have very short internal wiring lengths, this type of problem is usually not as serious. However, I.C.
As the fundamental wave number of the square wave signal carried on the external wiring becomes higher, problems of interference and disturbance due to its harmonics become inevitable.
例えば壁掛はテレビなどの表示パネルの場合がそうであ
って、その水平走査用の駆動回路に対する外部からの信
号の基本周波数が１０ＭＨｚ程度に達する。この駆動回
路としては、例えば数十画素骨が１個のＩＣ内に集積化
され、全部で数個から１０個程度のＩＣが１パネル分の
駆動に用いられる。For example, this is the case with wall-mounted display panels such as televisions, and the fundamental frequency of external signals to the horizontal scanning drive circuit reaches approximately 10 MHz. As this driving circuit, for example, several tens of pixels are integrated into one IC, and a total of several to ten ICs are used to drive one panel.
この各ＩＣ内には表示画素を切り換えるためのシフトレ
ジスタが含まれており、これに対するシフトパルスが各
ＩＣに対し一斉に与えられる。従来、このシフトパルス
は前述の方形波であるが、基本周波数が１０ＭＦＩｚに
近くなるとその高調波により映像信号との干渉や通信上
の障害の問題が生じ易くなる。Each IC includes a shift register for switching display pixels, and a shift pulse for this register is applied to each IC at the same time. Conventionally, this shift pulse is the aforementioned square wave, but as the fundamental frequency approaches 10 MFIz, its harmonics tend to cause interference with video signals and communication problems.
そこで、各ＩＣへの信号の伝達には従来の方形波に代え
て比較的高調渡分の少ない三角波等の山形波を用いるこ
とが試みられている。三角波を用いると主な高調波分を
方形波の場合の１／３またはそれ以下に低減でき、理想
的な正弦波を用いると高調波分はもちろんゼロになる。Therefore, attempts have been made to use mountain-shaped waves such as triangular waves with relatively low harmonic content in place of the conventional square waves for transmitting signals to each IC. If a triangular wave is used, the main harmonic components can be reduced to 1/3 or less than that of a square wave, and if an ideal sine wave is used, the harmonic components will of course become zero.
しかし、これを受けるＩＣ等のディジタル回路側では、
山形波を方形波に波形変換した上でその内部回路に用い
る要があり、この変換後の方形波はその基本周波数が山
形波のそれと正確に同じでなければならず、また前述の
シフトレジスタの駆動の場合がそうであるように、方形
波のもつデユーティ比が５０％であることが望ましい。However, on the digital circuit side such as IC that receives this,
It is necessary to convert the chevron wave into a square wave and use it in its internal circuit, and the fundamental frequency of the square wave after this conversion must be exactly the same as that of the chevron wave. As in the case of driving, it is desirable that the square wave has a duty ratio of 50%.
かかる波形変換回路としては、例えば従来から知られて
いるシュミットトリガ回路を利用することができる。As such a waveform conversion circuit, for example, a conventionally known Schmitt trigger circuit can be used.
しかし、このシュミットトリガ回路はもともとある信号
のもつ状態の変化を捕らえてこれに同期した信号を発生
するためのものであって、山形波のように状態変化が比
較的緩やかに恒常的に起こる信号の方形波への変換に用
いて見ると、状態変化を捕えるタイミングがそれほど正
確でないために方形波のもつパルス幅やデユーティ比が
変動しやすいことがわかった。However, this Schmitt trigger circuit is originally intended to capture changes in the state of a certain signal and generate a signal synchronized with this, and is designed to generate a signal that constantly changes state relatively gradually, such as a chevron wave. When used to convert a square wave into a square wave, it was found that the pulse width and duty ratio of the square wave tend to fluctuate because the timing at which state changes are captured is not very accurate.
従って本発明の目的は、山形波を安定した波形やデユー
ティ比をもつ方形波に変換できる波形変換回路を得るこ
とにある。Therefore, an object of the present invention is to obtain a waveform conversion circuit that can convert a mountain wave into a square wave having a stable waveform and duty ratio.
ｃ問題点を解決するための手段〕
この目的は本発明によれば、山形状の波形をもつ入力信
号をその上下ピーク値の間の第１のしきい値と比較する
第１のコンパレータと、入力信号をその上下ピーク値の
間の第１のしきい値よりは低い第２のしきい値と比較す
る第２のコンパレータと、第１のコンパレータの出力パ
ルス信号と第２のコンパレータの出力パルス信号の補信
号との論理積をとる波形合成回路と、波形合成回路から
のパルス信号をＡ分周して変換された方形波の出力信号
として発する分周回路とで波形変換回路を構成すること
により達成される。Means for Solving Problem c] According to the present invention, this object comprises: a first comparator that compares an input signal having a mountain-shaped waveform with a first threshold value between its upper and lower peak values; a second comparator that compares the input signal with a second threshold that is lower than the first threshold between its upper and lower peak values; an output pulse signal of the first comparator and an output pulse of the second comparator; A waveform conversion circuit is configured by a waveform synthesis circuit that performs logical product of a signal with a complementary signal, and a frequency division circuit that divides the pulse signal from the waveform synthesis circuit by A and outputs it as a converted square wave output signal. This is achieved by
上の構成中の波形合成回路としては、論理的に上と相補
的な機能をもつように、第２のコンパレータの出力パル
ス信号と第１のコンパレータの出力パルス信号との論理
和をとるように構成してもよい。また、分周回路に対し
ては波形合成回路の出力信号をそのまま与えるほか、そ
の補信号を与えるようにしてもよく、従って波形合成回
路内の論理演算ゲートとしては前述のアンドゲートやオ
アゲートのばかナントゲートやノアゲートを用いること
かできる。The waveform synthesis circuit in the above configuration takes the logical sum of the output pulse signal of the second comparator and the output pulse signal of the first comparator so that it has a logically complementary function. may be configured. Furthermore, in addition to giving the output signal of the waveform synthesis circuit as it is to the frequency dividing circuit, it is also possible to give its complementary signal. Therefore, as a logic operation gate in the waveform synthesis circuit, it is possible to use a You can use Nant Gate or Noah Gate.
また、方形波のもつデユーティ比は前述のように５０％
であることが望ましいが、このためには、入力信号に左
右対称な山形波形を持たせ、第１のしきい値および第２
のしきい値に山形波形のもつ平均レベルに対して上下対
称な値を持たせるよう゛にすることができる。Also, the duty ratio of the square wave is 50% as mentioned above.
However, for this purpose, the input signal should have a symmetrical chevron waveform, and the first threshold and second
It is possible to set the threshold value to have a value that is vertically symmetrical with respect to the average level of the chevron waveform.
前述の構成中の第１のコンパレータおよび第２のコンパ
レータはＩＣ内に容易に集積化できるように、できるだ
けそれらの構成を簡単にして、両コンパレータをそれぞ
れ１個のトランジスタで構成できるようにするのが望ま
しい。このためには、第１のコンパレータをＰチャネル
ＭＯ３）ランジスタとそのオン抵抗より高い抵抗値をも
ち基準電位点側に配された抵抗との直列回路で構成し、
第２のコンパレータを基準電位点側に配されたＮチャネ
ルＭＯ３）ランジスタとそのオン抵抗よりも高い抵抗値
をもつ抵抗との直列回路で構成し、両ＭＯＳトランジス
タのゲートに入力信号を与え、両直列回路のＭＯＳ）ラ
ンジスタと抵抗との相互接続点からそれぞれ両コンパレ
ータの出力パルス信号を取り出すようにするのが有利で
ある。In order to easily integrate the first comparator and the second comparator in an IC, the structure of the first comparator and the second comparator in the above structure should be made as simple as possible so that both comparators can each be composed of one transistor. is desirable. To this end, the first comparator is constructed from a series circuit of a P-channel MO3) transistor and a resistor that has a resistance value higher than its on-resistance and is placed on the reference potential point side.
The second comparator is constructed from a series circuit of an N-channel MO3) transistor placed on the reference potential point side and a resistor with a resistance value higher than its on-resistance, and an input signal is applied to the gates of both MOS transistors. It is advantageous if the output pulse signals of the two comparators are respectively taken off from the interconnection point of the series circuit MOS transistor and the resistor.
（作用〕
上記構成のもつ作用を第１図および第２図を参照しなが
ら説明する。(Function) The function of the above structure will be explained with reference to FIGS. 1 and 2.
第１図に示された第１のコンパレータ１０と第２のコン
パレータ２０の一方の入力には図の三角波等の山形状の
入力信号Ｓｉが与えられ、それらの他方の入力にそれぞ
れ与えられる第１のしきい値ＴＨＩと第２のしきい値Ｔ
１１２としては第２図（ａ）に示すようにいずれも山
形の上下のピーク値の間の値を持ち、かつ第２のしきい
値ＴＩ２の方が第１のしきい値ＴＨＩよりも低い値を持
つ。両コンパレータ１０，２０の出力へ１．Ａ２は、し
きい値ＴＨＩ、ＴＨ２が入力信号Ｓｌの値を上回わった
とき、第２図（ｂｌ、 （Ｃ１に示すように例えばｒＨ
ＪＯ値をとる波形となる。波形合成回路３０は例えば第
１図のようなアンドゲートであって、第１のコンパレー
タ１０の出力ＡＩと第２のコンパレータ２０の出力純の
第２図（ｄ）に示すような補信号Ａ２を入力するので、
該アンドゲート３０の出力Ｂは第２図（ａ）に示すよう
に、入力信号Ｓ１の立ち上がり期間と立ち下がり期間と
にそれぞれ対応したパルスを持つ波形となる。従って、
この出力Ｂは元の入力信号Ｓｉの２倍の基本周波数をも
っており、分周回路４０ばこれを％に分周して元の入力
信号の基本周波に戻した上で出力信号ＳＯとして出力す
る。A mountain-shaped input signal Si such as a triangular wave shown in the figure is applied to one input of the first comparator 10 and the second comparator 20 shown in FIG. threshold value THI and second threshold value T
As shown in FIG. 2(a), 112 has a value between the upper and lower peak values of the chevron, and the second threshold TI2 is a lower value than the first threshold THI. have. 1. To the outputs of both comparators 10 and 20. A2, when the threshold value THI, TH2 exceeds the value of the input signal Sl, for example rH
The waveform takes on the JO value. The waveform synthesis circuit 30 is, for example, an AND gate as shown in FIG. 1, and combines the output AI of the first comparator 10 and the complementary signal A2 as shown in FIG. 2(d) of the pure output of the second comparator 20. Since you will be inputting
The output B of the AND gate 30 has a waveform having pulses corresponding to the rising and falling periods of the input signal S1, respectively, as shown in FIG. 2(a). Therefore,
This output B has a fundamental frequency twice that of the original input signal Si, and the frequency dividing circuit 40 divides this frequency into % to return it to the fundamental frequency of the original input signal, and then outputs it as an output signal SO.
この分周回路は図示のように口出力がＤ入力に帰還され
た１個のＤタイプのフリップフロップであってよ（、そ
のトリガ人力Ｔにアンドゲート３０の出力Ｂを受け、そ
のＱ出力から出力信号ＳＯが取り出される。As shown in the figure, this frequency dividing circuit is a D-type flip-flop whose output is fed back to the D input. An output signal SO is taken out.
これかられかるように、本発明回路においては第２のコ
ンパレータのしきい値ＴＨＩ 、 ＴＨ２と入力信号Ｓ
ｉとの交点によって出力信号ＳＯの方形波パルスの立ち
上がりと立ち下がりの時期が明確に定義されるので、両
しきい値として入力信号の上下ピーク値の間の値に選ん
でその互いに異なる値を不変に保ちながら入力信号Ｓｔ
と確実に交叉させることにより、出力信号ＳＯの波形が
安定化されその方形パルスの立ち上がりと立ち下がりの
入力信号Ｓｔの原波形に対する位相関係が常に保たれる
。ただ、このように両しきい値ＴＨＩ、ＴＩ（２を入力
信号Ｓｔの山形の波形と確実に交叉させると、各しきい
値と山形波形との交叉は入力信号の一周期内に２回ずつ
、両しきい値については計４回の交叉が起きるわけであ
るが、本発明回路においては波形合成回路３０によりこ
れらの交叉がすべてパルスの立ち上がりと立ち下がりに
対応するように両コンパレータからの出力Ａｌ、＾２を
論理結合して一旦人力信号の原波形の２倍の周波数をも
つ信号Ｂに変換した上で、分周回路４０により該信号を
その％の周波数に落とすことにより入力信号Ｓｒと同じ
周波数をもつ出力信号Ｓｏを得る。As will be seen, in the circuit of the present invention, the threshold values THI and TH2 of the second comparator and the input signal S
Since the rising and falling timings of the square wave pulse of the output signal SO are clearly defined by the intersection with The input signal St remains unchanged.
By ensuring that the waveform of the output signal SO intersects, the waveform of the output signal SO is stabilized, and the phase relationship between the rising and falling edges of the rectangular pulse with respect to the original waveform of the input signal St is always maintained. However, if we ensure that both thresholds THI and TI (2) intersect with the chevron-shaped waveform of the input signal St, each threshold and the chevron-shaped waveform will cross twice within one cycle of the input signal. , a total of four crossovers occur for both thresholds, but in the circuit of the present invention, the waveform synthesis circuit 30 adjusts the outputs from both comparators so that all of these crossovers correspond to the rising and falling edges of the pulse. After logically combining Al, ^2 and converting it into a signal B having twice the frequency of the original waveform of the human input signal, the frequency dividing circuit 40 lowers the signal to a frequency of % of the original waveform of the input signal Sr. An output signal So having the same frequency is obtained.
本発明によれば、このように入力信号と周波数が同じで
かつその波形との位相関係が安定した出力信号を得るこ
とができ、前述の課題が解決される。According to the present invention, it is possible to obtain an output signal having the same frequency as the input signal and having a stable phase relationship with the waveform thereof, thus solving the above-mentioned problems.
なお、第２図に例示したように、人力信号Ｓｉの波形が
図示の三角波のように左右対称波形であって、かつ両し
きい値Ｔｌ１ｌ、ＴＩ２を人力信号Ｓｔの波形の平均レ
ベルに対して上下対称になるように設定すると、出力信
号Ｓｏのもつ波形のデユーティ比を５０％にすることが
できる。これは図かられかるように、出力信号ＳＯのパ
ルスの立ち上がりを決める入力信号Ｓｔの立ち上がりと
第２のしきい値ＴＩ２との交叉点と、出力信号ＳＯのパ
ルスの立ち下がりを決める入力信号Ｓｔの立ち下がりと
第１のしきい値ＴＨＩ との交叉点との間の位相差を上
のように条件設定することにより １８０ ’にするこ
とができるからである。かかる５０％デユーティ比の出
力信号は前に述べたシフトレジスタの駆動用シフトパル
スや一般のクロックパルスとして有用である。As illustrated in FIG. 2, the waveform of the human input signal Si is a symmetrical waveform like the triangular wave shown, and both threshold values Tl1l and TI2 are set relative to the average level of the waveform of the human input signal St. When set to be vertically symmetrical, the duty ratio of the waveform of the output signal So can be set to 50%. As can be seen from the figure, this is the intersection point between the rising edge of the input signal St that determines the rising edge of the pulse of the output signal SO and the second threshold value TI2, and the intersection point of the input signal St that determines the falling edge of the pulse of the output signal SO. This is because the phase difference between the falling edge of THI and the crossing point with the first threshold THI can be set to 180' by setting the above conditions. Such an output signal with a duty ratio of 50% is useful as a shift pulse for driving the shift register mentioned above or as a general clock pulse.
以下、第３図以降を参照しながら本発明の詳細な説明す
る。Hereinafter, the present invention will be described in detail with reference to FIG. 3 and subsequent figures.
第３図は第１のコンパレータ１０と第２のコンパレータ
２０をそれぞれ１個のＭＯＳトランジスタと抵抗とで構
成した実施例を示すものである。第１のコンパレータ１
０にはＰチャネルＭＯＳトランジスタ１１が用いられ、
該ＭＯ３）ランジスタ１１は＋電源側に５抵抗１２は基
準電位点側に配されている。FIG. 3 shows an embodiment in which the first comparator 10 and the second comparator 20 are each composed of one MOS transistor and one resistor. first comparator 1
0, a P-channel MOS transistor 11 is used,
The MO3) transistor 11 is placed on the +power supply side, and the 5 resistor 12 is placed on the reference potential point side.
ＰチャネルＭＯ３）ランジスタ１１のサブストレートは
電源側に接続されていてそのゲートに入力信号Ｓｌを受
けるので、このコンパレータ１０のしきい値ＴＨＩは電
源電位ＥよりＭＯＳ）ランジスタの動作しきい値ｖｔｈ
だけ低いが電源電位寄りの高い方のしきい値となり、こ
れに相応してＭＯＳトランジスタ１１のオン抵抗よりも
抵抗１２の抵抗値を高く選定する。もう一方の第２のコ
ンパレータ２０はＮチャネルＭＯＳ）ランジスタ２１と
抵抗２２から構成され、今度はＭＯＳ）ランジスタ２１
の方が基準電位点側に配されるので、該コンパレータの
しきい値ＴＨ２は基準電位よりもＭＯＳ）ランジスタ２
１の動作しきい値ｖｔｈだけ高いが基準電位点寄りの低
い方のしきい値となり、これに対応して抵抗２２の抵抗
値はＭＯＳ）ランジスタ２１のオン抵抗よりも高く選定
される。これかられかるように、この実施例では電源電
圧Ｅの値を入力信号Ｓｉの波形の上下ピーク間の振幅と
ほぼ同じにしておくことにより、第２図Ｔａｌに示され
たように両しきい値ＴＨＩ、ＴＩ２が設定される。波形
合成回路３０および分周回路４０の動作は前に述べたと
同じであり、両ＭＯ３）ランジスタ１１，２１の動作し
きい値ｖｔｈを同じ値にしておくことにより５０％デユ
ーティ比の出力信号Ｓ。Since the substrate of the P-channel MO3) transistor 11 is connected to the power supply side and receives the input signal Sl at its gate, the threshold value THI of the comparator 10 is lower than the power supply potential E, which is the operating threshold value vth of the MOS) transistor.
However, the resistance value of the resistor 12 is selected to be higher than the on-resistance of the MOS transistor 11. The other second comparator 20 is composed of an N-channel MOS transistor 21 and a resistor 22, and this time the MOS transistor 21
Since the comparator is placed closer to the reference potential point, the threshold value TH2 of the comparator is lower than the reference potential (MOS) transistor 2.
1 is higher than the operating threshold value vth of 1, but it is a lower threshold value closer to the reference potential point, and correspondingly, the resistance value of the resistor 22 is selected to be higher than the on-resistance of the MOS transistor 21. As will be seen from now on, in this embodiment, by keeping the value of the power supply voltage E almost the same as the amplitude between the upper and lower peaks of the waveform of the input signal Si, both threshold values can be set as shown in FIG. THI and TI2 are set. The operations of the waveform synthesis circuit 30 and the frequency division circuit 40 are the same as described above, and by keeping the operating threshold values vth of both MO3) transistors 11 and 21 at the same value, an output signal S with a 50% duty ratio is obtained.
が得られる。is obtained.
第４図は本発明の異なる実施例を示すもので、その動作
波形が第５図に示されている。この実施例でも第１のコ
ンパレータと第２のコンパレータとの構成は前の実施例
と同じであるが、両コンパレータは第５図（ａｌに示す
入力信号Ｓｉのもつ平均レベルを基準電位ＶＯとする正
の電位Ｅ１と負の電位−Ｅ２との間に接続されている。FIG. 4 shows a different embodiment of the present invention, and its operating waveforms are shown in FIG. In this embodiment, the configurations of the first comparator and the second comparator are the same as in the previous embodiment, but both comparators use the average level of the input signal Si shown in FIG. 5 (al) as the reference potential VO. It is connected between the positive potential E1 and the negative potential -E2.
これらの正負の電源電位Ｅｌ、Ｅ２の値はいずれも入力
信号Ｓｉが基準電位ｖＯに対してもつピーク値ＶｐＯ値
と等しいかそれよりもやや低い目に選定される。また、
両ＭＯ３）ランジスタのもつ動作しきい値ｖｔｈが等し
いときは、両電源電位Ｅｌ 、 Ｅ２の値は互いに等し
くＥ１＝ｔ！２とされるが、再動作しきい値ｖｔｈが互
いに異なる場合には、その差だけ電源電位Ｅｌ、Ｅ２の
値を互いに異ならせて選定することにより、第５図（ａ
）に示したように第１のしきい値ＴＨＩ と第２のしき
い値ＴＨ２とを基準電位ｖＯを中心として上下に均等に
設定して出力信号Ｓｏのデユーティ比が５０％になるよ
うにする。The values of these positive and negative power supply potentials El and E2 are both selected to be equal to or slightly lower than the peak value VpO value that the input signal Si has with respect to the reference potential vO. Also,
When the operating threshold values vth of both MO3) transistors are equal, the values of both power supply potentials El and E2 are equal, and E1=t! 2, but if the re-operation thresholds vth are different from each other, by selecting the values of the power supply potentials El and E2 different from each other by that difference, the values shown in FIG.
), the first threshold THI and the second threshold TH2 are set equally above and below the reference potential vO so that the duty ratio of the output signal So becomes 50%. .
この実施例における波形合成回路としてはオアゲート３
１が用いられており、第１のコンパレータの出力Ａ１の
補信号Ａ１と第２のコンパレータの出力Ａ２とを受ける
。これらの波形は第５図山）〜（ｄ）に示されている。The waveform synthesis circuit in this embodiment is an OR gate 3.
1 is used and receives the complementary signal A1 of the output A1 of the first comparator and the output A2 of the second comparator. These waveforms are shown in Fig. 5(d) to (d).
オアゲート３１の出力Ｂの波形は同図＋ａ）に示すよう
に、前の第２図の場合の出力Ｂの補の波形となる。従っ
てこの実施例の場合、分周回路としてのフリップフロッ
プ４０の口出力から前の実施例の場合と同じ波形の出力
信号Ｓｏを取り出すことができる。The waveform of the output B of the OR gate 31 is the complementary waveform of the output B in the previous case of FIG. 2, as shown in +a) of the figure. Therefore, in this embodiment, the output signal So having the same waveform as in the previous embodiment can be extracted from the output of the flip-flop 40 as a frequency dividing circuit.
以上のいずれの実施例においても、各コンパレータはそ
れぞれ単一のＭＯＳ）ランジスタと抵抗とを組み合わせ
るだけで構成できるので、波形合成回路および分周回路
とともにＩＣ内の狭い領域内に本発明回路を容易に集積
化することができる。In any of the above embodiments, each comparator can be constructed by simply combining a single MOS transistor and a resistor, so it is easy to install the circuit of the present invention together with a waveform synthesis circuit and a frequency division circuit in a narrow area within an IC. can be integrated into
なお、本発明はこれらの実施例に限らず種々の態様で実
施をすることができる。例えば上の説明では各コンパレ
ータからのしきい値が入力信号の値を上回わったときに
その出力がすべてｒＨＪの状態を取るものとしたが、逆
にｒＬＪの状態を取るようにしても波形合成回路の論理
ゲートの種類とその入力へのコンパレータ出力の与え方
をこれに応じて少しく変えるだけで、本発明回路に上述
と同様の動作をさせることができる。また、波形合成回
路に行なわせる論理的な合成態様についても、知られて
いる基本的な論理演算のいずれの種類をも適宜に選択し
て本発明の実施に利用することができる。例えばイクス
クルーシブオアゲートを利用するときには、両コンパレ
ータからの出力パルス信号をそのまま波形合成回路に与
えるようにすることでよい。Note that the present invention is not limited to these embodiments, and can be implemented in various forms. For example, in the above explanation, when the threshold value from each comparator exceeds the value of the input signal, all the outputs assume the rHJ state, but even if the outputs take the rLJ state, the waveform The circuit of the present invention can be made to operate in the same manner as described above by slightly changing the type of logic gate of the synthesis circuit and the way in which the comparator output is applied to its input. Further, regarding the logical synthesis mode to be performed by the waveform synthesis circuit, any type of known basic logical operations can be appropriately selected and utilized in implementing the present invention. For example, when using an exclusive OR gate, the output pulse signals from both comparators may be fed as they are to the waveform synthesis circuit.
以上の説明かられかるように本発明回路においては、第
１のコンパレータと第２のコンパレータがもつ互いに異
なる第１のしきい値と第２のしきい値とを入力信号が持
つ上下のピーク値の間に選定してこれら両しきい値を入
力信号の山形の波形と確実に交叉させて、各コンパレー
タからこの古文叉点で立ち上がりまた立ち下がる波形の
パルスを発生させ、波形合成回路によりこれらパルスの
立ち上がりと立ち下がりのすへてを保存する形で両コン
パレータの出力を合成して入力信号の原波形の２倍の周
波数をもつ合成出力を作らせ、分周回路によりこの周波
数を％に落として方形波の出力信号を作らせるようにし
たので、人力信号をそれと同じ周波数をもち上述の交叉
点によりその原波形に対する位相が常に正確に定義され
た立ち上がりと立ぢ下がりをもつ方形波の出力信号に変
換することができる。As can be seen from the above description, in the circuit of the present invention, the upper and lower peak values of the input signal have the mutually different first threshold value and second threshold value of the first comparator and the second comparator. By selecting these thresholds between 1 and 2 to ensure that these two thresholds intersect with the chevron-shaped waveform of the input signal, each comparator generates a pulse with a waveform that rises and falls at this crossing point, and the waveform synthesis circuit combines these pulses. The outputs of both comparators are combined in a manner that preserves the entire rise and fall of the input signal to create a composite output with twice the frequency of the original waveform of the input signal, and a frequency divider circuit reduces this frequency to %. Since the output signal is a square wave, the human input signal is output as a square wave with the same frequency and a rise and fall whose phase with respect to the original waveform is always precisely defined by the above-mentioned intersection points. It can be converted into a signal.
このように本発明によれば山形の波形をもつ入力信号が
正確に方形波の出力信号に変換できるので、表示パネル
の駆動指令信号に高剰波分の少ない三角波等を使用する
ことが可能になり、映像との干渉や通信上の障害の問題
を解決することができる。As described above, according to the present invention, an input signal having a chevron-shaped waveform can be accurately converted into a square-wave output signal, so it is possible to use a triangular wave or the like with less high-frequency waves as a drive command signal for a display panel. This can solve problems such as interference with images and communication problems.
図はすべて本発明に関するもので、第１図は本発明によ
る波形変換回路の実施例を機能的に示す回路図、第２図
はその主な信号の波形図、第３図は第１図のコンパレー
タの具体構成例を示す回路図、第４図は本発明の異なる
実施例を示す回路図、第５図はその主な信号の波形図で
ある。図において、
１０：第１のコンパレータ、１１：ＰチャネルＭＯＳト
ランジスタ、１２：抵抗、２０：第２のコンパレータ、
２１：ＮチャネルＭＯ３）ランジスタ、２２：抵抗、３
０：波形合成回路ないしはアンドゲート、３１：波形合
成回路としてのナントゲート、４０：分周回路ないしは
Ｄ形フリップフロップ、Ａ１：第１のコンパレータの出
力パルス信号、へ１；第１のコンパレータの出力パルス
の補信号、Ａ２：第２のコンパレータの出力パルス信号
、Ａ２：第２のコンパレータの出力パルスの補信号、Ｂ
：波形合成回路ノ出力、ＩＥ、Ｅｌ、−Ｅ２ ：コンパ
レータに対する電源電圧、Ｓｌ：入力信号、ＳＯ：出力
信号、Ｔｔｌｌ：第１のしきい値、ＴＩ２ ：第２のし
きい値、ｖｐ：入力信号の山形の波形のもつ正負のピー
ク値、である。
第１図
特開口ＵＧ３−１９１４１０ （６）や、、、１４１
１
゜。、“→イ＼ヨ介ぐ−２
：°：＋十仁ゴ」工上（
（ｄ）The figures are all related to the present invention. Figure 1 is a circuit diagram functionally showing an embodiment of the waveform conversion circuit according to the present invention, Figure 2 is a waveform diagram of its main signals, and Figure 3 is the same as that of Figure 1. FIG. 4 is a circuit diagram showing a specific example of the configuration of a comparator, FIG. 4 is a circuit diagram showing a different embodiment of the present invention, and FIG. 5 is a waveform diagram of its main signals. In the figure, 10: first comparator, 11: P channel MOS transistor, 12: resistor, 20: second comparator,
21: N-channel MO3) transistor, 22: resistor, 3
0: Waveform synthesis circuit or AND gate, 31: Nant's gate as a waveform synthesis circuit, 40: Frequency division circuit or D-type flip-flop, A1: Output pulse signal of first comparator, to 1: Output of first comparator Complementary signal of the pulse, A2: Output pulse signal of the second comparator, A2: Complementary signal of the output pulse of the second comparator, B
: Output of waveform synthesis circuit, IE, El, -E2 : Power supply voltage for comparator, SL: Input signal, SO: Output signal, Ttll: First threshold, TI2: Second threshold, vp: Input These are the positive and negative peak values of the mountain-shaped waveform of the signal. Figure 1 Special opening UG3-191410 (6)...141
1°. , “→I\Yosuke-2 :°:+Junigo” Kojo ((d)
Claims (1)
変換する回路であって、入力信号をその上下ピーク値の
間の第１のしきい値と比較する第１のコンパレータと、
入力信号をその上下ピーク値の間の第１のしきい値より
は低い第２のしきい値と比較する第２のコンパレータと
、第１（第２）のコンパレータの出力パルス信号と第２
（第１）のコンパレータの出力パルス信号の補信号との
論理積（和）をとる波形合成回路と、波形合成回路から
のパルス信号を１／２分周して変換された方形波の出力
信号として発する分周回路とを備えてなる波形変換回路
。 ２）特許請求の範囲第１項記載の回路において、波形合
成回路からの補のパルス信号が分周回路に与えられるこ
とを特徴とする波形変換回路。 ３）特許請求の範囲第１項記載の回路において、入力信
号が左右対称な山形波形をもち、第１のしきい値および
第２のしきい値が該山形波形の平均レベル値に対して上
下対称に選ばれたことを特徴とする波形変換回路。 ４）特許請求の範囲第３項記載の回路において、入力信
号の山形波形が三角波形であることを特徴とする波形変
換回路。 ５）特許請求の範囲第１項記載の回路において、第１の
コンパレータをＰチャネルＭＯＳトランジスタとそのオ
ン抵抗より高い抵抗値をもち基準電位点側に配された抵
抗との直列回路で構成し、第２のコンパレータを基準電
位点側に配されたＮチャネルＭＯＳトランジスタとその
オン抵抗よりも高い抵抗値をもつ抵抗との直列回路で構
成し、両ＭＯＳトランジスタのゲートに入力信号を与え
、両直列回路のＭＯＳトランジスタと抵抗との相互接続
点からそれぞれ両コンパレータの出力パルス信号を取り
出すようにしたことを特徴とする波形変換回路。[Claims] 1) A circuit for converting an input signal having a mountain-shaped waveform into a square wave output signal, the circuit comprising: a first threshold value between the upper and lower peak values of the input signal; 1 comparator and
a second comparator that compares the input signal with a second threshold that is lower than the first threshold between its upper and lower peak values;
A waveform synthesis circuit that takes the AND (sum) of the output pulse signal of the (first) comparator with the complementary signal, and a square wave output signal that is converted by dividing the pulse signal from the waveform synthesis circuit into 1/2. A waveform conversion circuit comprising a frequency dividing circuit that generates a signal. 2) A waveform conversion circuit according to claim 1, wherein a complementary pulse signal from the waveform synthesis circuit is applied to the frequency dividing circuit. 3) In the circuit according to claim 1, the input signal has a symmetrical chevron waveform, and the first threshold value and the second threshold value are above and below the average level value of the chevron waveform. A waveform conversion circuit characterized by being symmetrically selected. 4) A waveform conversion circuit according to claim 3, wherein the chevron waveform of the input signal is a triangular waveform. 5) In the circuit set forth in claim 1, the first comparator is constituted by a series circuit of a P-channel MOS transistor and a resistor having a resistance value higher than its on-resistance and disposed on the reference potential point side, The second comparator is configured with a series circuit of an N-channel MOS transistor placed on the reference potential point side and a resistor with a resistance value higher than its on-resistance, and an input signal is applied to the gates of both MOS transistors. A waveform conversion circuit characterized in that output pulse signals of both comparators are extracted from interconnection points between a MOS transistor and a resistor of the circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329587A JPS63191410A (en) | 1987-02-03 | 1987-02-03 | Waveform converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329587A JPS63191410A (en) | 1987-02-03 | 1987-02-03 | Waveform converting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63191410A true JPS63191410A (en) | 1988-08-08 |
Family
ID=12106616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2329587A Pending JPS63191410A (en) | 1987-02-03 | 1987-02-03 | Waveform converting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63191410A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100414A (en) * | 1988-10-06 | 1990-04-12 | Nec Corp | Intermediate level detecting circuit |
| EP0389936A2 (en) * | 1989-03-27 | 1990-10-03 | National Semiconductor Corporation | Level and edge sensitive input circuit |
| JP2010045579A (en) * | 2008-08-12 | 2010-02-25 | Fujitsu Ltd | Comparator circuit, and analog digital converter having the same |
-
1987
- 1987-02-03 JP JP2329587A patent/JPS63191410A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100414A (en) * | 1988-10-06 | 1990-04-12 | Nec Corp | Intermediate level detecting circuit |
| EP0389936A2 (en) * | 1989-03-27 | 1990-10-03 | National Semiconductor Corporation | Level and edge sensitive input circuit |
| JP2010045579A (en) * | 2008-08-12 | 2010-02-25 | Fujitsu Ltd | Comparator circuit, and analog digital converter having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07507436A (en) | frequency multiplier | |
| US7554372B1 (en) | Digital dead-time controller for pulse width modulators | |
| WO2000049713A1 (en) | Digital pulse width modulator | |
| CN105958971A (en) | Clock duty ratio calibration circuit | |
| EP1364446B1 (en) | Self-oscillating circuit for driving high-side and low-side switching devices with variable width pulses | |
| JPH04223614A (en) | Pulse width modulator control circuit | |
| CN104242629A (en) | Low-voltage low-power-consumption PWM comparator with ramp compensation function | |
| KR100292315B1 (en) | Delay control circuit | |
| JPS63191410A (en) | Waveform converting circuit | |
| EP0641078B1 (en) | Ring oscillator circuit for VCO with frequency-independent duty cycle | |
| US9491014B1 (en) | Compact duty modulator | |
| JP3576711B2 (en) | Drive circuit for three-phase brushless motor | |
| JP4571905B2 (en) | Waveform generation circuit and spread spectrum clock generator | |
| US6307416B1 (en) | Integrated circuit for producing two output clock signals at levels which do not overlap in time | |
| US4926133A (en) | FM demodulator having a frequency independent delay circuit | |
| JPH0818419A (en) | Switching element driving circuit | |
| JP3327968B2 (en) | Semiconductor integrated circuits for display | |
| TW200536226A (en) | Digital power supply control system | |
| JPH05327484A (en) | Variable divider | |
| JPS5821236Y2 (en) | integrated circuit device | |
| JPH0454462A (en) | Cycle/voltage conversion circuit | |
| JPH03206714A (en) | Mos semiconductor integrated circuit | |
| JPH0360525A (en) | Pwm system a/d converter | |
| KR19980031813A (en) | High voltage generator | |
| JPH01220555A (en) | Semiconductor integrated circuit |