JPS63187612A - 積層体の積層成形法 - Google Patents

積層体の積層成形法

Info

Publication number
JPS63187612A
JPS63187612A JP62019533A JP1953387A JPS63187612A JP S63187612 A JPS63187612 A JP S63187612A JP 62019533 A JP62019533 A JP 62019533A JP 1953387 A JP1953387 A JP 1953387A JP S63187612 A JPS63187612 A JP S63187612A
Authority
JP
Japan
Prior art keywords
laminated
dielectric
metal foil
ceramic
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62019533A
Other languages
English (en)
Inventor
池沢 哲郎
坂下 勝敏
若本 晃太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP62019533A priority Critical patent/JPS63187612A/ja
Publication of JPS63187612A publication Critical patent/JPS63187612A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エレクトロニクス分野で広く使用される電子
部品、例えば、積層セラミックコンデンサ、積層型圧電
素子等のセラミック誘電体と内部電極とを層状に積層し
た積層体の積層成形法に関するものである。
〔従来の技術〕
従来、」二足積層体の一例である積層セラミックコンデ
ンサの製造方法として数多くの発明が提案されているが
、それらを分類すると、セラミック誘電体の成形法とし
ては、(1)グリーンシート法、(2)印刷法があり、
内部電極の成形法としては、(3)ペースト法、(4)
注入法があり、それぞれは実用化されている。
上記成形法の中で、(1)と(3)を組合わせた、いわ
ゆるグリーンシート法は、セラミック粉末と有機バイン
ダとを混合してスラリを作り、これをドクタブレード等
を用いたキャスティング法によって成形したグリーンシ
ート上に金属粉末と有機溶剤、バインダとを混合したペ
ーストを印刷し、積層圧着するようにしたものである。
またいわゆる印刷法はセラミック粉末とa機溶媒、バイ
ンダを混合した誘電体ペーストと金属粉を含宵した内部
電極ペーストを交互に印す11するようにしたものであ
る。
〔発明が解決しようとする問題点〕
従来の製造方法による積層セラミックコンデンサは、エ
レクトロニクス分野の飛W的発展の原動力の1つであり
極めて有用であった。
しかしそれらには一長一短があり、必ずしも満足のいく
製造方法ではない。その中で解決すべき重要な問題点に
、安価で、かつ導電性の高い内部電極成形法がある。こ
の内部電極の問題を詳細に説明すると、(1)導電性、
融点、反応性の点で白金、パラジウムあるいはこれらの
含有率の高い高価な材料を使用する、(2)印刷厚さに
起因する電極切れ、静電客足のバラツキ、デラミネーシ
ョン、クラックが生じる、(3)鉄、ニラケラ等安価な
金属を使用する場合、金属粉の酸化防止のための還元性
、不活性、中性ガス等高価なガスを使用しなければなら
ない等である。
〔問題点を解決するための手段及び作用〕本発明は上記
のことにかんがみなされたもので、鉄、ニッケル、調停
安価な金属箔を内部電極材料に使用でき、しかも均一な
厚さで、かつ導電性に優れた内部電極を得ることができ
、性能が優れていると共に、全体としてコストダウンを
図ることができるようにした誘電体と内部電極からなる
積層体の積層成形法を提供しようとするもので、誘電体
上にシート状の金属箔を接石してからこの金属箔の必要
箇所に誘電体をマスキングし、その後金属箔の不要部分
をエツチング処理し、さらにこれのエツチング処理した
部分を含む全面に誘電体を積層し、この各工程を順次必
要回数繰り返すようになっている。
〔実 施 例〕
本発明の実施態様を図面に基づいて説明する。
第1図は本発明方法にて積層成形された積層セラミック
コンデンサを示すもので、この構成は他の積層成形法に
て成形された従来のものと同じであり、図中1はセラミ
ック誘電体、2は内部電極、3は外部電極である。外部
電極3はセラミック誘電体の両外側に固着されており、
積層された複数個の内部電極2が交互に上記両性部電極
3,3に接続されている。そして両性部電極32.3に
図示してない導線がハンダ付けにて接続される。
以下に上記積層セラミックコンデンサの本発明法による
積層成形法を第2図から第5図を参照して説明する。
まず予め用意したグリーンシート4にニラケラ箔等のシ
ート状の金属箔5を接着剤にて貼り付け、その後この金
属箔5の表面に、第1図に示した製品の内部電極2と同
一寸法のセラミック誘電体6をセラミックペーストを用
いた印刷法によりマスキングする(第2図)。第5図は
上記セラミック誘電体6のマスキングした状態を示す平
面図である。
乾燥後、酸、アルカリ溶液等のエツチング液に浸漬して
マスキングしてない部分の金属箔5を溶解処理し、乾燥
して所定の内部電極寸法を得る(第3図)。
ついでグリーンシート4を含む全表面に、上記印刷法に
よりセラミック誘電体7を、金属油5の上面に所定の厚
さとなり、かつ上面か平面となるように積層し、乾燥し
て誘電体内に内部電極を封入した第1層目を得る。
上記第1層目の上面に再び上記工程を数回繰り返してセ
ラミック誘電体と内部電極となる金属箔を順次積層し、
最上層部にグリーンシート4を積層し、その後全体を加
圧、加熱により圧着成形する(第4図)。
この工程において、積層される金属箔は奇数層と偶数層
毎と、一方に交互にずらしてあり、上記圧着成形後、第
4図に鎖線で示すように各金属箔が交互に露出する位置
で切断する。
その後、脱バインダをしてから大気中で焼結を行ない、
冷却後従来の方法で外部電極を焼付けして第1図に示す
チップ型の積層セラミックコンデンサを得る。
本発明方法によれば、内部電極2に金属箔を使用してい
るため、脱バインダ、焼結工程における酸素分圧の高い
大気中加熱でもこれの導電性の劣化を防止できる。また
内部電極2に安価な鉄、ニッケル等を使用でき、製造コ
ストの低減を図ることができる。
上記実施例の工程をさらに詳細に説明する。
グリーンシート4は主成分のBaO,TiO2にCab
、SnO2、B12O3、PbOを添加したものか用い
られ、その大きさは50mmx50mmxQ、  2m
mであり、これに片面か1.+−磯接接着剤コートされ
た50mmX50mmX3μmのニッケル箔を貼り付け
、スクリーン印刷機にセントする。
ここで300メソンユのステンレススクリーンにより、
8mmX9mmX約15μmのグリーンート4と同一の
セラミック組成のセラミックペーストを第5図に示すよ
うに印刷する。
ついて乾燥後20%塩酸溶液に20m1n浸請して不要
なニッケル箔部を完全に溶解し、乾燥し、この上に30
0メンンユのステンレススリーンにより50mmx50
mmx約15μmのセラミックペーストを印1i1し、
乾燥して第1層目を得る。
第2層]二1以降の偶数層口は1回目のセラミックペー
ストの印刷位置より一方へ、例えば第5図において下方
へ1mmずらしてセラミックペーストを印刷し、奇数層
目は第1層目と同一位置に印刷し、合計10層積層した
後にを機接着剤により上記1層]1のグリーンシート4
と同一のグリーンシートを接台した。
このようにして得られた試料を金型にセットし、ホット
プレスにより約80°C130k g /cm2で30
m i n処理後放冷し、第4図に示すように切断した
その後550°Cで1時間脱バインダをし、大気中、1
150℃て45m1n焼結し、端面に外部電極を塗布、
焼付は後リード線をI\ンダ付けして、端子間の導電性
を測定した。
その結果、導1”i率は25個の試料のいずれも従来法
である金属粉末ペースト使用の場合の平均値(n−25
)の5〜10倍であり、導電性に優れていることかわか
った。
〔発明の効果〕
本発明によれば、鉄、ニンケル、調停安価な金属箔を内
部電極として使用でき、しかも均一な厚さて、かつ導電
性に優れた内部電極を得ることかでき、性能か優れてい
ると共に、全体としてコストダウン図ることかできる。
【図面の簡単な説明】
第1図は積層セラミックコンデンサの断面図、第2図、
第3図、第4図は成形工程を示す説明図、第5図は印j
σ11された誘導体の平面図である。 1はセラミック誘電体、2は内部電極、3は外部電極、
4はグリーンシート、5は金属箔。 出願人  株式会社 小 松 製 作 所代理人  弁
理士  米 原 圧 章 弁理士  浜 本    、1まi 第1図   第2図 第3図   第4図 笹 5 回

Claims (1)

    【特許請求の範囲】
  1.  誘電体と内部電極とからなる積層体において、誘電体
    上にシート状の金属箔を接着してからこの金属箔の必要
    箇所に誘電体をマスキングし、その後金属箔の不要部分
    をエッチング処理し、さらにこれのエッチング処理した
    部分を含む全面に誘電体を積層し、この各工程を順次必
    要回数繰り返すことを特徴とする積層体の積層成形法。
JP62019533A 1987-01-29 1987-01-29 積層体の積層成形法 Pending JPS63187612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62019533A JPS63187612A (ja) 1987-01-29 1987-01-29 積層体の積層成形法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62019533A JPS63187612A (ja) 1987-01-29 1987-01-29 積層体の積層成形法

Publications (1)

Publication Number Publication Date
JPS63187612A true JPS63187612A (ja) 1988-08-03

Family

ID=12001967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62019533A Pending JPS63187612A (ja) 1987-01-29 1987-01-29 積層体の積層成形法

Country Status (1)

Country Link
JP (1) JPS63187612A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003064A1 (en) * 1989-08-24 1991-03-07 Murata Manufacturing Co., Ltd. Laminated capacitor and method of producing the same
JP2004096071A (ja) * 2002-03-18 2004-03-25 Seiko Epson Corp 圧電アクチュエータの製造方法、液体噴射ヘッドの製造方法、及び、アクチュエータ母部材
JP2012216874A (ja) * 2003-02-24 2012-11-08 Epcos Ag 電気的な多層構成部材及び層スタック

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003064A1 (en) * 1989-08-24 1991-03-07 Murata Manufacturing Co., Ltd. Laminated capacitor and method of producing the same
GB2242070A (en) * 1989-08-24 1991-09-18 Murata Manufacturing Co Laminated capacitor and method of producing the same
US5144527A (en) * 1989-08-24 1992-09-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and method of fabricating the same
GB2242070B (en) * 1989-08-24 1994-01-19 Murata Manufacturing Co Multilayer capacitor and method of fabricating the same
JP2004096071A (ja) * 2002-03-18 2004-03-25 Seiko Epson Corp 圧電アクチュエータの製造方法、液体噴射ヘッドの製造方法、及び、アクチュエータ母部材
JP2012216874A (ja) * 2003-02-24 2012-11-08 Epcos Ag 電気的な多層構成部材及び層スタック

Similar Documents

Publication Publication Date Title
US4458294A (en) Compliant termination for ceramic chip capacitors
TWI406309B (zh) 積層陶瓷電子零件
JP5532581B2 (ja) セラミック電子部品
JP2012004480A (ja) 電子部品の製造方法及び電子部品
CN110783106B (zh) 层叠陶瓷电子部件
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JP2970030B2 (ja) 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JP2002015939A (ja) 積層型電子部品およびその製法
JP3359522B2 (ja) 積層セラミックコンデンサの製造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JPS63187612A (ja) 積層体の積層成形法
JP3603655B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
JP2002343674A (ja) 積層セラミックコンデンサの製造方法
JP2001044071A (ja) セラミック電子部品の製造方法
JP2003045740A (ja) 積層型電子部品
JP4702972B2 (ja) 積層型電子部品およびその製法
JP4696410B2 (ja) 積層セラミック電子部品の製造方法
JP2003264118A (ja) 積層セラミック電子部品
JPH07201637A (ja) 積層セラミック電子部品
JP3912129B2 (ja) 積層セラミック基板の製造方法
CN113593906B (zh) 陶瓷电子部件以及陶瓷电子部件的制造方法
JP3956191B2 (ja) 積層セラミック電子部品の製造方法
JPH04206910A (ja) 積層コイルの製造方法
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法