JPS6318638A - Testing method for semiconductor device - Google Patents

Abstract

PURPOSE:To shorten a turnaround time and to make it possible to perform writing in an EPROM by a user himself one time after packaging in a resin mold and completion of assembling, by performing insufficient writing in a wafer stage, and performing reading tests with aging being conducted in-between. CONSTITUTION:At a stage when a wafer process 1 is finished, insufficient writing 3A is carried out with the amount of writing electric charge less than the amount in ordinary use. Reading tests 4 and 6 are performed with aging 5 being conducted in-between. A wafer, whose amount of charge consumption is less, is judged to be defective and removed. A good wafer is shipped after assembling 8 and plant inspection 22. Since aging is not conducted after the plant inspection, a turnaround time from the reception of an order to the delivery to a user is remarkably shortened. Writing is not performed in the plant inspection. The user can write in the EPROM one time after the wafer is packaged in a resin mold and assembled.

Description

【発明の詳細な説明】 〔概要〕 製品組立後１回だけ書込みが可能な、ＵＰＩ”２０Ｍ構
造のチップを樹脂モールドした、所謂ワンタイムＥ　Ｐ
　ＲＯＭ　（Ｏｎｅｔｉｍｅ　Ｅｒａｓａｂｌｅ　Ｐｒ
ｏｇｒａｍ−ｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍ
ｏｒｙ　）において、ウェーハの状態で、通常の使用時
に書込む電荷量より少ない書込みを行い、ついでエージ
ングを挟んで読みだしテス）・を行い、電荷量の減少状
態を検査するもので、納期の短縮化とユーザでの書込み
が可能となる。[Detailed Description of the Invention] [Summary] A so-called one-time EP in which a chip with a UPI"20M structure is molded in resin and can be written only once after product assembly.
ROM (Onetime Erasable Pr
ogram-mable Read 0nly Mem
(ory), the wafer is written with a smaller amount of charge than would be written during normal use, and then read out after aging (test) to inspect the state of decrease in the amount of charge, which shortens the delivery time. It is now possible to create and write data by the user.

〔産業上の利用分野〕[Industrial application field]

本発明はワンタイムＥＰＲＯ〜１の試験方法に係わり、
詳しくは不充分書込みとエージングを含むワンタイムＥ
ＰＲＯＭの試験方法に［即する。The present invention relates to a test method for One Time EPRO~1,
For details, see One-time E including incomplete writing and aging.
Follow the PROM test method.

ワンタイムＥＰＲＯＭは一般のＥＦＲＯＭに使用する構
造の半導体素子を価格を安くするために、パッケージを
樹脂モールドとしたもので、消去が出来ないので機能的
にはＦＲＯＭとなっており、ユーザに出荷された後でも
書込みが可能であるとして最近開発されたメモリ素子で
ある。One-time EPROM is a semiconductor element with a structure used in general EFROM, but in order to reduce the price, the package is molded in resin, and since it cannot be erased, it is functionally a FROM, and is shipped to the user. This is a recently developed memory element that can be written to even after it has been stored.

第２図はワンタイムＥＰＲＯＭの構造を示す断面模式図
である。FIG. 2 is a schematic cross-sectional diagram showing the structure of a one-time EPROM.

この図は、ＥＰＲＯＭの一種のＳへ〜１０Ｓ（Ｓｔａｃ
ｋｅｄ　ｇａｔ、ｅ　Ａｖａｌａｎｃｈｅ　１ｎｊｅｃ
ｔｉｏｎ　ＭＯＳ）の−般的な構造のもので、ゲート酸
化膜３３上に電荷を蓄積するフローティングゲート３１
をもち、その上にゲート間酸化膜３１１を挟んでコント
ロールゲート３２を形成した構造となっている。This figure shows a type of EPROM S to 10S (Stac
ked gat,e Avalanche 1njec
A floating gate 31 that accumulates charge on a gate oxide film 33 has a general structure of
, and a control gate 32 is formed thereon with an inter-gate oxide film 311 interposed therebetween.

このフローティングゲート３１に書込みにより電荷が注
入され、半永久的に保存される。Charge is injected into this floating gate 31 by writing and is stored semi-permanently.

しかし、ゲート酸化膜３３、ゲート間酸化膜３４におけ
る欠陥等に基づくリーク不良により蓄積した電荷が減少
消失するものがある。　即ちメモリが消える不良素子が
僅かながら混入するため、これを除去してユーザに供給
する必要が生ずる。However, there are cases in which the accumulated charge decreases and disappears due to leakage failure due to defects in the gate oxide film 33 and the inter-gate oxide film 34. That is, since a small amount of defective elements that cause the memory to disappear are mixed in, it becomes necessary to remove them and supply them to the user.

このため、半導体メーカは工場で書込み、エージングし
て劣化するものを除去してユーザに出荷している状況で
ある。For this reason, semiconductor manufacturers are writing at the factory, removing anything that deteriorates due to aging, and then shipping it to users.

そのため、ユーザよりの注文を受けて出荷までの日数、
即ちターンアラウンドタイムは、エージングおよびテス
トがあるため１週間〜１０８間を要している。Therefore, the number of days from receiving an order from a user to shipping,
That is, the turnaround time is 1 week to 108 days due to aging and testing.

従って、ターンアラウンドタイムを短縮することと、ユ
ーザ自身で書込みが出来る当初の目標を実現することが
望まれている。Therefore, it is desired to shorten the turnaround time and realize the original goal of allowing users to write on their own.

〔従来の技術〕[Conventional technology]

第４図は従来例における装造工程ブロック図である。 FIG. 4 is a block diagram of the manufacturing process in a conventional example.

この図において、ウェーハプロセス（ＷＰ）１を完了し
たＥＰＲＯＭ構造のウェーハは一次ブローブ（ＰＰ）２
１の工程に送られる。このＰＰ２１の工程においては、
まず消去２を行い、ついで通常の使用時と略同じ条件で
書込み３を行う。In this figure, a wafer with an EPROM structure that has completed wafer process (WP) 1 has a primary probe (PP) 2.
Sent to step 1. In this PP21 process,
First, erase 2 is performed, and then write 3 is performed under substantially the same conditions as during normal use.

更に、読みだしテスト４によりメモリの保存性について
テストし、ついで消去７により書き込んだものを全部消
去する。Furthermore, the read test 4 tests the storability of the memory, and then the erase 7 erases all written data.

上記のＰＰ２１の完了したウェーハは組立８の工程を経
て工場検査（ＦＴ）２２の工程に送られる。The wafers that have undergone the above-mentioned PP21 are sent to the factory inspection (FT) 22 process through the assembly process 8.

組立８において、ウェーハは個々のチップに切り離され
た後、樹脂モールドのパッケージに収納される。In assembly 8, the wafer is cut into individual chips and then housed in a resin mold package.

ＦＴ２２においては、ユーザの指定する仕様のメモリ内
容を書き込む書込みｌＯを行う。ついで、例えば１２５
〜１５０”Ｃ１４８時間のエージング５を行う。In FT22, a write operation is performed to write the memory contents according to the specifications specified by the user. Then, for example, 125
Perform aging 5 for 148 hours at ~150''C.

つぎに、読みだしテストを含んだＤＣ−ＦＮテスト９を
行うことにより、エージング５による劣化でメモリが消
失するものは除去する。Next, a DC-FN test 9 including a read test is performed to eliminate memory loss due to deterioration due to aging 5.

以上を半導体メーカで実施してユーザに出荷１１をする
。The semiconductor manufacturer carries out the above steps and ships the product 11 to the user.

このような方法によると、ユーザがメモリの仕様を決め
て発注し品物を受は取るまでのターンアラウンドタイム
は大体７〜１０日間を要する。According to this method, the turnaround time for a user to decide on memory specifications, place an order, and receive the item is approximately 7 to 10 days.

以上のような方法をとるのは、現在のワンタイムＥＰＲ
ＯＭは組立だままでは、その品質が充分でなく使用中に
劣化してメモリが消える不良があり、これを熱エージン
グによる加速テストで除去するためである。The method described above is used in the current one-time EPR.
This is because when an OM is assembled, its quality is not sufficient and there is a defect that deteriorates during use and erases the memory, and this is removed by an accelerated test using thermal aging.

［発明が解決しようとする問題点］ 従来例の半導体ノー力が書込みを行う出荷法によると、
ユーザから注文を受けて出荷までの所要日数が大である
。これの短縮化を図る。[Problems to be Solved by the Invention] According to the conventional shipping method in which writing is performed without any semiconductor power,
It takes a long time from receiving an order from a user to shipping. We will try to shorten this time.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点の解決は、ＥＰＲＯＭ構造の半導体チップを
樹脂モールドに封入し、製品組立完了後１回だけ書込み
が可能な半導体装置の試験方法において、ウェーハプロ
セス（１）完了後のウェーハに対して、通常の使用時の
書込み電荷量以下で書込む不充分書込み（３Ａ）を行い
、その後エージング（５）を挟んで読みだしテスト（４
）および（６）を行い、エージング（５）の前後の電荷
量を比較検査する本発明による半導体装置の試験方法に
より達成される。The solution to the above problem is that in a testing method for semiconductor devices in which a semiconductor chip with an EPROM structure is encapsulated in a resin mold and can be written only once after product assembly, on a wafer after the wafer process (1) is completed, Insufficient writing (3A) is performed with less than the writing charge amount during normal use, and then a reading test (4) is performed with aging (5) in between.
) and (6) and compares and tests the amount of charge before and after aging (5).

［作用］ ワンタイムＥ　Ｐ　ＲＯＭにおいて、ＰＰ工程でウェー
ハの状態で、通常の使用時に書込む電荷量より少ない不
充分書込みを行い、ついでエージングを挟んで読みだし
テストを行い、電荷量の減少状態を検査し不良を除去す
るもので、エージングが先に行っであるので納期の短縮
化が可能となり、またユーザで不良が発生することがな
くなるため、ユーザでの書込みが可能となる。[Operation] In one-time EP ROM, insufficient writing is performed in the wafer state during the PP process, which is less than the amount of charge written during normal use, and then a reading test is performed after aging to determine the state in which the amount of charge has decreased. Since aging is performed first, delivery time can be shortened, and since defects are not generated by the user, it is possible to write by the user.

〔実施例〕〔Example〕

第１図は本発明における製造工程ブロック図である。 FIG. 1 is a block diagram of the manufacturing process in the present invention.

この図において、ＷＰＩを完了したＥＰＲＯＭ構造のウ
ェーハはＰＰ２１の工程に送られ、消去２を行うまでは
従来例に示すものと同じである。In this figure, a wafer having an EPROM structure that has completed WPI is sent to the process of PP21, and is the same as that shown in the conventional example until erase 2 is performed.

つぎに、不充分書込み３Ａにより通常の使用時に書き込
む電荷量よりは少ない電荷量の書込みを行う。電荷量は
電圧と時間を調整して通常値の１ノ１０〜１／２０のも
のを書き込む。これは、例えば、コントロールゲート・
ソース電圧ＶＧＳ−２１Ｖ、時間＝５０　ｍ５ｅｃの通
常値に対して、不充分書込みは、ＶＧ！！＝２１Ｖ、時
間−２〜５ｍ５ｅｃ程度の書込みを行う。Next, insufficient writing 3A is performed to write an amount of charge smaller than the amount of charge written during normal use. The amount of charge is written at 1/10 to 1/20 of the normal value by adjusting the voltage and time. This is for example a control gate
For the normal value of source voltage VGS-21V, time = 50 m5ec, insufficient writing is VG! ! =21V, writing is performed for a time of about -2 to 5 m5ec.

ついで、読みだしテスト４を実施し、エージング前の初
期値を確認する。Next, readout test 4 is performed to confirm the initial value before aging.

つぎに、１２５〜１５０″Ｃ１２４時間のエージング５
を実施した後、再び読みだしテストロを行い電荷量消失
の大きいものを不良として除去する。Next, aging 5 at 125-150″C for 124 hours.
After carrying out the test, a readout test is performed again, and those with a large amount of charge dissipated are removed as defective.

ついで消去７により書き込んだものを全部消去する。Then, by erasing 7, all written data is erased.

上記のＰＰ２１の完了したウェーハは組立８の工程で樹
脂モールドパッケージに収容されてＦＴ２２の工程に送
られる。消去チェ・ツク＋ＤＣ−ＦＮテスト９を行った
後、ルーｈ　（Ｉ）またはルート（ＩＩ）のルートによ
り出荷１１をされる。The wafer that has undergone the above PP21 is housed in a resin mold package in the assembly process 8 and is sent to the FT22 process. After performing the erase check + DC-FN test 9, the product is shipped 11 via route (I) or route (II).

ルート（■）のものはユーザの注文で半導体メーカが書
き込んで出荷１１をするものであるが、従来例で示す如
きエージングを注文後行う必要がないので、ターンアラ
ウンドタイムはこのエージング時間だけ確実に短縮され
る。The route (■) is written by the semiconductor manufacturer based on the user's order and shipped 11, but there is no need to perform aging after placing the order as in the conventional example, so the turnaround time is guaranteed by this aging time. be shortened.

また、ルート（Ｉ）のものはユーザで書き込まれるもの
であるが、半導体メーカにおいてエージングにより、劣
化する可能性のあるものは充分選別除去されているので
、ユーザにおいて簡単なＲＯＭライターで書込み、安心
して使用することが可能となる。In addition, the root (I) data is written by the user, but semiconductor manufacturers have carefully selected and removed those that may deteriorate due to aging, so the user can write it with a simple ROM writer and safely. It can be used with care.

第３図は”）７タイムＥＰＲＯＭ（７）Ｉｎ　　　ＶＧ
Ｓ特性図である。■。はドレイン電流、■、３はコント
ロールゲート・ソース電圧で、メモリに電荷が注入され
ていない消去状態では特性曲線は図の左端の曲線となり
、所謂電荷“０”の状態である。また、通常の使用時の
書込み状態では右端の曲線となり、電荷“１”の状態と
なる。Figure 3 is 7-time EPROM (7) In VG.
It is an S characteristic diagram. ■. is the drain current, and 3 is the control gate/source voltage. In the erased state where no charge is injected into the memory, the characteristic curve becomes the curve at the left end of the figure, which is the so-called charge "0" state. Further, in the write state during normal use, the curve is at the right end, and the charge is "1".

不充分書込み状態では、前記三者の中間の曲線群となる
。In an insufficiently written state, a group of curves is in between the above three.

エージングを行ったとき酸化膜等に欠陥があると、電荷
が失われ曲線は左に移動する。If there is a defect in the oxide film or the like during aging, charge is lost and the curve shifts to the left.

同じエージングを行っても、使用時の書込み状態にある
ものに比べて、不充分書込み状態のものは変化率が大き
いこと及び最初の電荷量が少ないので、電荷“１”の状
態から、電荷“０”の状態に早くなる。従って、短時間
のエージングで不良品を除去することが可能となる。Even if the same aging is performed, the rate of change in the insufficiently written state is larger and the initial charge amount is smaller than that in the written state during use, so the charge changes from the state of charge "1" to "1". 0” state quickly. Therefore, it is possible to remove defective products with short aging time.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によるとワンタイム
ＥＰＲＯＭの納期を短縮できるか、あるいはユーザによ
る書込みが可能となる。As described in detail above, according to the present invention, the delivery time for one-time EPROMs can be shortened or writing can be performed by the user.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明における製造工程ブロック図、第２図は
ワンタイムＥＰＲＯＭの構造を示す断面模式図、 第３図は’７７タイムＥ　Ｐ　ＲＯＭ　ノＩｎ　　　Ｖ
ｃｓ特性図、 第４図は従来例における製造工程ブロック図である。 この図において、 ■はウェーハプロセス（ＷＰ）、 ２．７は消去、 ３Ａは不充分の込み、 ４．６は読みだしテスト、 ５はエージング、 ８は組立、 ９はＤＣ，、ＦＮテスト、 １０は書込み、 １１　　は出荷、 ２１は一次プローブ（ＰＰ）、 ２２は工場４全査（ＦＴン、 ３１はフコ−ティングゲート、 ３２はコントロールゲート、 ３３はゲート酸化膜、 ３４はゲート間酸化膜 旧宅ヱ狙；几゛（アを茨直工屁ブ゛ロツ２０景　（口 ワレ２イｂ　ＥＰＲＯｒ−ｑ、ｙ）＄生り出消郵め欺因
不　２　叩 ゲートソーｉ−富凡（■シ ワ″／９イ、　ｇ　Ｐ、ｒ；２０．１．／Ｉ　０１　Ｄ
　−Ｖｃ、ｓ　’ｒｖ＋’ｒｌ’Ｊ界　３　　ＺFig. 1 is a manufacturing process block diagram of the present invention, Fig. 2 is a cross-sectional schematic diagram showing the structure of a one-time EPROM, and Fig. 3 is a block diagram of a one-time EPROM.
cs characteristic diagram, FIG. 4 is a manufacturing process block diagram in a conventional example. In this figure, ■ is wafer process (WP), 2.7 is erase, 3A is insufficient inclusion, 4.6 is read test, 5 is aging, 8 is assembly, 9 is DC, FN test, 10 is writing, 11 is shipping, 21 is primary probe (PP), 22 is full inspection of factory 4 (FT), 31 is front coating gate, 32 is control gate, 33 is gate oxide film, 34 is old house of oxide film between gatesヱAim; ゛〇゛　　　　　　　゛　　　　　　　　　　　　　　　　　〄〄 Birth, disappearance　mail　　　　2　Slap gate saw　-　　　　　　　　　/9i, g P,r;20.1./I 01 D
-Vc, s'rv+'rl'J world 3 Z

Claims (1)

【特許請求の範囲】 ＥＰＲＯＭ構造の半導体チップを樹脂モールドに封入し
、製品組立完了後１面だけ書込みが可能な半導体装置の
試験方法において、 ウェーハプロセス（１）完了後のウェーハに対して、通
常の使用時の書込み電荷量以下で書込む不充分書込み（
３Ａ）を行い、 その後エージング（５）を挟んで読みだしテスト（４）
および（６）を行い、エージング（５）の前後の電荷量
を比較検査する ことを特徴とする半導体装置の試験方法。[Claims] In a test method for a semiconductor device in which a semiconductor chip with an EPROM structure is sealed in a resin mold and writing can be performed on only one side after the product assembly is completed, the wafer after the wafer process (1) is normally Insufficient writing (writing with less than the writing charge amount when using
3A), then aging (5) and reading test (4).
and (6), and compares and inspects the amount of charge before and after aging (5).