JPS6318566A - Drum control circuit for tape reproducer with helical scan system - Google Patents

Abstract

PURPOSE:To eliminate a need for providing a head, etc., independently in order to detect the rotation of a drum and to reduce the number of parts by controlling the rotational speed of a drum by using a pilot signal included in a reproduced signal obtained from a head. CONSTITUTION:In requiring the rotation of the drum, the drum is forcibly rotated and accelerated in order to detect that the pattern interval of a periodic signal that could be detected from among plural periodic signals recorded respectively in respective tracks of a tape goes into a prescribed range. Thereafter, the periods of the plural periodic signals are discriminated, and the pilot signal P which is one of them is detected. This pilot signal P and a first reference signal AFCCK are frequency-compared with each other, and the rotation of the drum is controlled corresponding to thus generated differential component. Therefore, the pilot signal P is phase-compared with a second reference signal APCCK in a state that the rotational speed of the drum is converged in a specified range and the rotation of the drum is controlled corresponding to the differential component.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば回転ヘッド式のデジタルオーディオ
テープレコーダ等のようなヘリカルスキャン方式テープ
再生興讃に係り、特にそのヘッドを支持するドラムの回
転速度を制御するドラム制御回路の改良に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to the promotion of helical scan type tape playback, such as for example in a rotary head type digital audio tape recorder, and particularly relates to the use of a rotary head type digital audio tape recorder. This invention relates to improvements in drum control circuits that control the rotational speed of supported drums.

（従来の技術） 周知のように、音Ｉ機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をＰＣＭ（パルス　コードモジュレーション）技術
によりデジタル化データに変換して記録媒体に記録し、
これを再生するようにしたデジタル記録再生システムが
普及してきている。(Prior Art) As is well known, in the field of audio I equipment, information signals such as audio signals are processed using PCM (pulse code modulation) technology in order to record and reproduce information with as high density and high fidelity as possible. Convert it to digitized data and record it on a recording medium,
Digital recording and reproducing systems that reproduce this information are becoming popular.

このうち、記録媒体として磁気テープを使用するものは
、デジタルオーディオテープレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転するよ
うに設番プられた円筒形状のドラムにテープを巻き付け
てヘリカルスキャンを行なうようにした回転ヘッド式の
ものとがある。Among these, those that use magnetic tape as a recording medium are called digital audio tape recorders.
For example, there are fixed head types in which multiple heads are arranged in the width direction of the tape, and helical scans in which the tape is wound around a cylindrical drum numbered so that the heads rotate along the circumference. There is also a rotating head type.

ここで、第６図は上記回転ヘッド式のデジタルオーディ
オチーブレコーダの全体的な構成を示すものである。す
なわち、図中１１．１２は一対のリール台で、それぞれ
リールモータ１３．１４によって図中反時計方向に回転
駆動されることにより、テープ１５が図中矢印ａで示す
方向に走行されるようになされている。Here, FIG. 6 shows the overall configuration of the rotary head type digital audio chip recorder. That is, reference numerals 11 and 12 in the figure denote a pair of reel stands, which are each rotated counterclockwise in the figure by reel motors 13 and 14, so that the tape 15 is run in the direction indicated by arrow a in the figure. being done.

また、上記一対のリール台１１．１２間には、円筒形状
に形成されたドラム１６と、キャプスタン１７及び図示
しないピンチローラとが配置されている。Further, a cylindrical drum 16, a capstan 17, and a pinch roller (not shown) are arranged between the pair of reel stands 11 and 12.

このうち、ドラム１６には、その回転中心を挟んで互い
に外向きに一対の記録再生ヘッド（以下ヘッドという）
　１８．１９が支持されている。また、このドラム１Ｇ
は、ドラムモータ２０によって図中反時計方向に回転駆
動されるようになっている。Among these, the drum 16 has a pair of recording/reproducing heads (hereinafter referred to as heads) facing outward from each other with the center of rotation in between.
18.19 is supported. Also, this drum 1G
is rotated counterclockwise in the figure by a drum motor 20.

そして、記録再生時には、図示のように、ドラム１６の
中心から９０’の開角の範囲で、テープ１５がドラム１
６の周側面に一定の傾斜をもって斜めに巻き付けられる
。また、キャプスタン１７は、キャプスタンモータ２１
によって図中反時計方向に一定速度で回転駆動されると
ともに、前記ピンチローラがテープ１５を介して圧接さ
れ、テープ１５が定速走行されるようになる。このため
、テープ１５には、ヘッド１８に対応するトラックとヘ
ッド１つに対応するトラックとが、交互に一定の傾斜を
もって形成されるようになるものである。During recording and reproduction, the tape 15 is placed on the drum 16 within an opening angle range of 90' from the center of the drum 16, as shown in the figure.
It is wound diagonally around the circumferential side of 6 with a certain inclination. Further, the capstan 17 is connected to a capstan motor 21.
The pinch roller is rotated counterclockwise in the figure at a constant speed, and the pinch roller is pressed against the tape 15, so that the tape 15 is run at a constant speed. Therefore, on the tape 15, tracks corresponding to the heads 18 and tracks corresponding to one head are alternately formed with a constant inclination.

この場合、ヘッド１８は、トラックの形成方向に対して
＋２０°のアジマス角をもってドラム１６に支持されて
おり、ヘッド１９は、トラックの形成方向に対して一２
０°のアジマス角をもってドラム１６に支持されている
ものである。In this case, the head 18 is supported by the drum 16 at an azimuth angle of +20° with respect to the track forming direction, and the head 19 is supported at an azimuth angle of +20° with respect to the track forming direction.
It is supported by the drum 16 with an azimuth angle of 0°.

次に、記録再生動作について説明する。まず、記録時に
は、情報信号をＰ’ＣＭ化してなるデジタル化データＤ
ＡＴＡＲが、入力端子２２に供給される。すると、この
デジタル化データＤＡＴＡＲは、加算回路２３によって
、クロック発生回路２４から出力される後述する各種制
御データＤが付加された後、スイッチ回路２５及びゲー
ト回路２６．２７を介して、ヘッド１８．１９に供給さ
れる。Next, the recording/reproducing operation will be explained. First, during recording, digitized data D is obtained by converting the information signal into P'CM.
ATAR is provided to input terminal 22 . Then, the digitized data DATAR is added with various control data D outputted from the clock generation circuit 24 and described later by the adder circuit 23, and then sent to the head 18. 19.

ここで、上記クロック発生回路２４は、システムクロッ
ク信号入力端子２８に供給される一定周波数のシステム
クロック信号ＳＣに基づいて、上記制御データＤヤその
他の後述するクロック信号を生成するものである。Here, the clock generation circuit 24 generates the control data D and other clock signals to be described later, based on a system clock signal SC of a constant frequency supplied to the system clock signal input terminal 28.

また、上記スイッチ回路２５は、クロック発生回路２４
から出力される記録用ヘッドクロック信号）（ＤＣＫＲ
に基づいて切ｌ！！！！υ制御されるものである。The switch circuit 25 also includes a clock generation circuit 24.
(recording head clock signal output from DCKR)
Cut based on! ! ! ! υ is controlled.

すなわち、スイッチ回路２５は、記録用へラドクロック
信＠ＨＤＣＫＲによって、ヘッド１８がテープ１５に接
触されている期間加算回路２３の出力データをヘッド１
８に導くように切換えられ、ヘッド１９がテープ１５に
接触されている期間加算回路２３の出力データをヘッド
１９に導くように切換えられるものである。That is, the switch circuit 25 transfers the output data of the adder circuit 23 for the period during which the head 18 is in contact with the tape 15 to the head 1 using the recording RAD clock signal @HDCKR.
8, and the output data of the adding circuit 23 is switched to the head 19 during the period when the head 19 is in contact with the tape 15.

さらに、上記ゲート回路２６．２７は、記録モードのと
きＨレベルの信号が供給され、再生モードのときしレベ
ルの信号が供給される記録再生モード入力端子２９に、
Ｈレベルの信号が供給された状態（つまり記録モード）
でゲートが開状態となり、加算回路２３の出力データが
ヘッド１８．１９に供給されるようになるものである。Further, the gate circuits 26 and 27 have a recording/reproducing mode input terminal 29 to which an H level signal is supplied in the recording mode and a threshold level signal in the reproducing mode.
State where H level signal is supplied (that is, recording mode)
At this point, the gate is opened, and the output data of the adder circuit 23 is supplied to the heads 18 and 19.

このため、記録モードでは、入力端子２２に供給された
デジタル化データＤＡＴＡＲがヘッド１８゜１９に交互
に供給されるようになり、ここにテープ１５へのデジタ
ル化データＤＡＴＡＲの記録が行なわれるものである。Therefore, in the recording mode, the digitized data DATAR supplied to the input terminal 22 is alternately supplied to the heads 18 and 19, and the digitized data DATAR is recorded onto the tape 15 here. be.

また、再生時には、各ヘッド１８．１９から得られる再
生信号ＲＦが、それぞれコンデンサＣＩ。Furthermore, during playback, the playback signals RF obtained from each head 18 and 19 are sent to the respective capacitors CI.

Ｃ２，増幅器３０．３１、イコライザ回路３２．３３及
びスイッチ回路３４を介して取り出され、データスライ
ス回路３５に供給される。このスイッチ回路３４は、後
述する位置信号検波制御回路３６から出力される再生用
へラドクロック信号ＨＤＣＫＰｋ：Ｉづいて切換制御さ
れるものである。C2, amplifiers 30 and 31, equalizer circuits 32 and 33, and switch circuits 34, and are supplied to a data slice circuit 35. This switch circuit 34 is switched and controlled in accordance with a reproduction RAD clock signal HDCKPk:I output from a position signal detection control circuit 36, which will be described later.

すなわち、スイッチ回路３４は、再生用へラドクロック
信号ＨＤＣＫＰによって、ヘッド１８がテープ１５に接
触されている期間ヘッド１８の再生信号ＲＦをデータス
ライス回路３５に導くように切換えられ、ヘッド１９が
テープ１５に接触されている期間ヘッド１９の再生信号
ＲＦをデータスライス回路３５に導くように切換えられ
るものである。このため、データスライス回路３５には
、各ヘッド１８．１９から得られる再生信号ＲＦが交互
に供給されるようになる。That is, the switch circuit 34 is switched to guide the reproduction signal RF of the head 18 to the data slice circuit 35 during the period when the head 18 is in contact with the tape 15 by the reproduction RAD clock signal HDCKP, so that the head 19 is connected to the tape 15. The reproduction signal RF of the head 19 is switched to be guided to the data slice circuit 35 during the period when the head 19 is in contact with the head 19 . Therefore, the data slice circuit 35 is alternately supplied with reproduction signals RF obtained from each head 18, 19.

ここで、上記データスライス回！Ｉ３５は、入力された
再生信号ＲＦを波形整形してデジタル化データＤＡＴＡ
Ｐを生成するものである。この生成されたデジタル化デ
ータＤＡＴＡＰは、出力端子３７を介して図示しない復
調再生回路系に供給される。Here, the above data slice times! I35 waveform-shapes the input reproduction signal RF and converts it into digitized data DATA.
It generates P. The generated digitized data DATAP is supplied to a demodulation/reproduction circuit system (not shown) via an output terminal 37.

また、上記デジタル化データＤＡＴＡＰは、ＰＬＬ　（
位相同期ループ）回路３８に供給されデータ抜き取りク
ロック信号ＰＬＣＫが生成される。In addition, the above digitized data DATAP is processed by PLL (
The data extraction clock signal PLCK is supplied to a phase-locked loop) circuit 38 to generate a data extraction clock signal PLCK.

このデータ抜き取りクロック信＠ＰＬＣＫは、出力端子
３９を介して上記復調再生回路系に供給されて復調再生
動作に供され、ここにテープ１５に記録されたデータの
再生が行なわれるものである。This data extraction clock signal @PLCK is supplied to the demodulation/reproduction circuit system through the output terminal 39 and subjected to demodulation/reproduction operation, where the data recorded on the tape 15 is reproduced.

次に、前記ドラムモータ２０は、以下に述べるドラムサ
ーボ回路によって、その回転速度が一定となるようにＩ
ＪＩＩ）されている。すなわち、前記ドラム１Ｇの近傍
には、周波数検出用のヘッド４０と、位置検出用のヘッ
ド４１とが設置されている。このうち、ヘッド４０は、
ドラム１６とともに回転され周波数検出用の交流磁化パ
ターン（ＦＧパターン）が形成された回転体く図示せず
）に対向して設置されているもので、ドラム１６の回転
数に対応した周波数信号ＤＦＧを発生するものである。Next, the drum motor 20 is controlled by a drum servo circuit described below to keep its rotational speed constant.
JII). That is, a head 40 for frequency detection and a head 41 for position detection are installed near the drum 1G. Among these, the head 40 is
It is installed opposite to a rotating body (not shown) that rotates together with the drum 16 and has an AC magnetization pattern (FG pattern) for frequency detection formed thereon, and outputs a frequency signal DFG corresponding to the number of rotations of the drum 16. It happens.

そして、上記ヘッド４０から得られた周波数信号ＤＦＧ
は、増幅器４２を介して、自動周波数比較回路（以下Ａ
ＦＣ回路という）４３に供給され、前記クロック発生回
路２４から出力される基準クロック信号ＡＦＣＣＫと周
波数比較基れる。こ−のＡＦＣ回路４３は、上記周波数
信号ＤＦＧと基準クロック信号ＡＦＣＣＫとの周波数差
に応じた電圧信号を生成し、加算回路４４に出力するも
のである。Then, the frequency signal DFG obtained from the head 40 is
is connected to an automatic frequency comparison circuit (hereinafter referred to as A) via an amplifier 42.
43 (referred to as an FC circuit), and is compared in frequency with a reference clock signal AFCCK output from the clock generation circuit 24. This AFC circuit 43 generates a voltage signal according to the frequency difference between the frequency signal DFG and the reference clock signal AFCCK, and outputs it to the adder circuit 44.

一方、上記ヘッド４１は、ドラム１６とともに回転され
位置検出用の石化パターンが形成された回転体（図示せ
ず）に対向して設置されているもので、ドラム１６の回
転時における各ヘッド１８．１９の位置を判別する基準
となる位置信号ＤＰＧを発生するものである。On the other hand, the heads 41 are installed facing a rotating body (not shown) that rotates together with the drum 16 and has a petrified pattern for position detection formed thereon, and each head 18. A position signal DPG is generated as a reference for determining the position of 19.

そして、上記ヘッド４１から得られた位置信号ＤＰＧは
、増８器４５を介して、前記位置信号検波制御回路３６
に供給される。この位置信号検波制御回路３６は、入力
された位四信＠ＤＰＧを検波して位相信号ＭＤＰＧを生
成する。そして、上記位置信号検波ちり四回路３６から
得られた位相信号ＭＤＰＧは、自動位相比較回路（以下
ＡＰＣ回路という）４６に供給され、クロック発生回路
２４から出力される基準クロック信号ＡＰＣＣＫと位相
比較される。このＡＰＣ回路４６は、上記位相信号ＭＤ
ＰＧと基準クロック信号ＡＰＣＣＫとの位相差に応じた
電圧信号を生成し、上記加算回路４４に出力するもので
ある。The position signal DPG obtained from the head 41 is transmitted to the position signal detection control circuit 36 via an amplifier 45.
supplied to This position signal detection control circuit 36 detects the input position signal @DPG and generates a phase signal MDPG. Then, the phase signal MDPG obtained from the position signal detection circuit 36 is supplied to an automatic phase comparison circuit (hereinafter referred to as APC circuit) 46, and is compared in phase with the reference clock signal APCCK output from the clock generation circuit 24. Ru. This APC circuit 46 is connected to the phase signal MD.
A voltage signal corresponding to the phase difference between PG and the reference clock signal APCCK is generated and output to the adder circuit 44.

このため、上記加算回路４４は、ＡＦＣ回路４３及びＡ
ＰＣ回路４６からそれぞれ出力される電圧信号を加専す
る。そして、この加算回路４４から出力される電圧信号
が、イコライザ回路４７及び駆動回路４８を介して前記
ドラムモータ２０に供給されることにより、ドラムモー
タ２０が一定の回転速度になるように制御され、ここに
ドラム１６の回転速度が一定（１００／　３　Ｈｚ　）
′になるようにυｊｌｌｌされるものである。Therefore, the adder circuit 44 is connected to the AFC circuit 43 and the AFC circuit 43.
The voltage signals output from the PC circuits 46 are processed. The voltage signal output from the adder circuit 44 is supplied to the drum motor 20 via an equalizer circuit 47 and a drive circuit 48, so that the drum motor 20 is controlled to have a constant rotational speed. Here, the rotational speed of the drum 16 is constant (100/3 Hz)
'.

ここで、上記のようなドラムサーボ回路においては、Ａ
ＦＣ回路４３によって周波数信号ＤＦＧと基準クロック
信号’Ａ　Ｆ　ＣＣＫとの周波数差が、ある範囲内には
いった状態で、ＡＰＣ回路４６が駆動されるように♂り
即されている。Here, in the drum servo circuit as described above, A
The FC circuit 43 is arranged so that the APC circuit 46 is driven while the frequency difference between the frequency signal DFG and the reference clock signal 'AFCCK is within a certain range.

また、上記位冒信号検波制郊回路３６は、上記ｌ＼フッ
ド１から得られる位四信＠ＤＰＧに基づいて、前記スイ
ッチ回路３４を切換えるための再生用へラドクロック信
＠ＨＤＣＫＰを生成するものである。Further, the above-mentioned noise signal detection and control circuit 36 generates a radio clock signal @HDCKP for regeneration for switching the switch circuit 34 based on the above-mentioned noise signal @DPG obtained from the l\hood 1. It is.

次に、前記キャプスタンモータ２１は、以下に述べるキ
ャプスタンサーボ回路によって、その回転速度が制御さ
れている。すなわち、前記キャプスタン１７の近傍には
、周波数検出用のヘッド４９が設置されている。このヘ
ッド４９は、キャプスタン１７とともに回転され周波数
検出用の交流磁化パターン（ＦＧパターン）が形成され
た回転体（図示せず）に対向して設置されているもので
、キャプスタン１１の回転数に対応した周波数信号ＣＦ
Ｇを発生するものである。Next, the rotational speed of the capstan motor 21 is controlled by a capstan servo circuit described below. That is, a frequency detection head 49 is installed near the capstan 17. This head 49 is installed facing a rotating body (not shown) that rotates together with the capstan 17 and has an AC magnetization pattern (FG pattern) for frequency detection formed thereon. Frequency signal CF corresponding to
It generates G.

そして、上記ヘッド４９から得られた周波数信号ＣＦＧ
は、増幅器５０を介して、キャプスタンサーボ回路５１
に供給される。このキャプスタンサーボ回路５１は、記
録モードのときＨレベルの信号が供給され、再生モード
のときＬレベルの信号が供給される記録再生モード入力
端子５２に、Ｈレベルの信号が供給された状態（つまり
記録モード）で、上記周波数信号ＣＦＧと前記りＯツク
発生回路２４から出力される基準クロック信＠ＳＣＫと
を周波数比較し、その周波数差に応じた電圧信号を生成
するとともに、上記周波数信号ＣＦＧを分周した信号と
上記基準クロック信号ＳＣＫとを位相比較し、その位相
差に応じた電圧信号を生成して、これら両電圧信号を加
算して出力するものである。Then, the frequency signal CFG obtained from the head 49 is
is connected to the capstan servo circuit 51 via the amplifier 50.
supplied to This capstan servo circuit 51 is in a state in which an H level signal is supplied to a recording/reproduction mode input terminal 52, which is supplied with an H level signal in the recording mode and an L level signal in the reproduction mode. In other words, in recording mode), the frequencies of the frequency signal CFG and the reference clock signal @SCK output from the O-clock generating circuit 24 are compared, and a voltage signal corresponding to the frequency difference is generated, and the frequency signal CFG is The phase of the frequency-divided signal and the reference clock signal SCK are compared, a voltage signal corresponding to the phase difference is generated, and these two voltage signals are added and output.

このキャプスタンサーボ回路５１から出力される電圧信
号は、イコライザ回路５３及び駆動回路５４を介して前
記キャプスタンモータ２１に供給されることにより、キ
ャプスタンモータ２１が一定の回転速度になるようにυ
Ｊｉｌｔされ、ここに記録モードにおいてキャプスタン
１７の回転速度が一定、つまりテープ１５の走行速度が
一定（８，１５０＋ｎ／ｓ　）になるように制御される
ものである。The voltage signal outputted from the capstan servo circuit 51 is supplied to the capstan motor 21 via an equalizer circuit 53 and a drive circuit 54, so that the capstan motor 21 has a constant rotational speed υ
In the recording mode, the rotating speed of the capstan 17 is constant, that is, the running speed of the tape 15 is controlled to be constant (8,150+n/s).

また、上記記録再生モード入力端子５２に、Ｌレベルの
信号が供給された状Ｂ（っまり再生モード）では、キャ
プスタンサーボ回路５１は、上記周波数信号ＣＦＧと前
記クロック発生回路２４から出力される基準クロック信
号ＳＣＫとを周波数比較し、その周波数差に応じた電圧
信号を生成するとともに、後述するＡＴＦ回路５５から
出力されるトラッキングエラー信号ＴＥと上記基準クロ
ック信号ＳＣＫとを位相比較し、その位相差に応じた電
圧信号を生成して、これら両電圧信号を加算して出力す
るものである。そして、この電圧信号が上記イコライザ
回路５３及び駆動回路５４を介してキャプスタンモータ
２０に供給され、ここに再生モードにおいてキャプスタ
ン１１の回転速度、つまりテープ１５の走行速度が制御
されるようになるものである。In state B (full playback mode) in which an L level signal is supplied to the recording/playback mode input terminal 52, the capstan servo circuit 51 outputs the frequency signal CFG and the clock generation circuit 24. It compares the frequency with the reference clock signal SCK and generates a voltage signal according to the frequency difference, and also compares the phase of the tracking error signal TE output from the ATF circuit 55, which will be described later, with the reference clock signal SCK, and calculates the difference. It generates a voltage signal according to the phase difference, adds these two voltage signals, and outputs the result. This voltage signal is then supplied to the capstan motor 20 via the equalizer circuit 53 and the drive circuit 54, where the rotational speed of the capstan 11, that is, the running speed of the tape 15, is controlled in the playback mode. It is something.

ここで、上記ＡＴＦ回路５５には、前記スイッチ回路３
４で導かれた各ヘッド１８．１９からの再生信号ＲＦと
、前記位置信号検波１ｉ１１１１１１回路３６から出力
される再生用へラドクロック信号ＨＤＣＫＰと、前記デ
ータスライス回路３５から出力されるデジタル化データ
ＤＡＴＡＰとが供給されている。ぞして、このＡＴＦ回
路５５は、詳細な動作は後述するが、テープ１５の再生
状態で、再生用へラドクロック信号ＨＤＣＫＰ及びデジ
タル化データＤＡＴＡＰを用い、再生信号ＲＦ中に含ま
れるＡＴＦ信号を利用して、各ヘッド１８．１９と、そ
れに対応するテープ１５上に形成された各トラックとの
トラッキングずれに対応するトラッキングエラー信号Ｔ
Ｅを生成するものである。Here, the ATF circuit 55 includes the switch circuit 3.
4, the reproduction signal RF from each head 18 and 19 guided by the position signal detection circuit 36, the reproduction rad clock signal HDCKP output from the position signal detection circuit 36, and the digitized data DATAP output from the data slice circuit 35. are supplied. Although the detailed operation will be described later, this ATF circuit 55 uses the rad clock signal HDCKP for reproduction and the digitized data DATAP to convert the ATF signal contained in the reproduction signal RF while the tape 15 is being reproduced. The tracking error signal T corresponding to the tracking deviation between each head 18, 19 and each track formed on the corresponding tape 15 is
It generates E.

このため、再生状態においては、キャプスタンモータ２
１は、上記トラッキングエラー信号ＴＥに基づいて回転
速度制御が行なわれ、テープ１５の走行速度がＩＩＩ　
Ｉｌｌされるようになり、ここに上記トラッキングずれ
をなくし各ヘッド１８．１９が対応するトラックの中心
を正確にトレースするようにするためのトラッキングサ
ーボが行なわれるものである。Therefore, in the playback state, the capstan motor 2
1, the rotational speed is controlled based on the tracking error signal TE, and the running speed of the tape 15 is set to III.
At this point, tracking servo is performed to eliminate the above-mentioned tracking deviation so that each head 18, 19 accurately traces the center of the corresponding track.

また、前記リールモータ１３．１４は、上記クロック発
生回路２４から出力されるリールモータυ１１ＩＩ信号
ＲＭＳ１．ＲＭＳ２が、駆動回路５６．５７を介してそ
れぞれ供給されることにより所定の回転速度で回転駆動
され、リール台１１からのテープ１５の供給及びリール
台１２によるテープ１５の巻き取りが行なわれるもので
ある。The reel motors 13 and 14 also receive the reel motor υ11II signal RMS1. which is output from the clock generation circuit 24. The RMS 2 is rotated at a predetermined rotational speed by being supplied through drive circuits 56 and 57, and the tape 15 is supplied from the reel stand 11 and the tape 15 is wound up by the reel stand 12. be.

次に、第７図は、テープ１５に形成されるトラックのフ
ォーマットを示すものである。すなわち、１つのトラッ
クは、１９６ブロツクで構成されており、中央部の１２
８ブロツクがＰ、　ＣＭ化されたデジタル化データが記
憶されるデータ領域となっている。また、このデータレ
ートの両側には、前記ｌ１ＩＩｉｌｌデータＤが記録さ
れている。Next, FIG. 7 shows the format of tracks formed on the tape 15. In other words, one track consists of 196 blocks, with 12 blocks in the center.
The 8th block is a data area in which digitized data converted into P and CM is stored. Furthermore, the l1llll data D is recorded on both sides of this data rate.

ここで、上記制御データＤは、第７図中左側から、１１
ブロツクのマージンデータＭＡＲＧＩＮ。Here, the control data D is 11 from the left side in FIG.
Block margin data MARGIN.

２ブロツクのＰＬＬデータ、８ブロツクのサブコードデ
ータ５Ｕ８１．１ブロツクのポストアンブルデータＰＡ
、３ブロックのＩＢＧデータ、５ブロツクのＡＴＦデー
タ、３ブロツクのＩＢＧデータ及び２ブロツクのＰＬＬ
データの順序で記録されている。2 blocks of PLL data, 8 blocks of subcode data 5U81.1 block of postamble data PA
, 3 blocks of IBG data, 5 blocks of ATF data, 3 blocks of IBG data, and 2 blocks of PLL
Data is recorded in order.

また、上記制御データＤは、第７図中右側から、１１ブ
ロツクのマージンデータＭＡＲＧＩＮ、１ブロツクのポ
ストアンブルデータＰＡ、８ブロックのサブコードデー
タ５Ｕ８２．２ブロツクのＰＬＬデータ、３ブロツクの
ＩＢＧデータ、５ブロツクのＡＴＦデータ及び３ブロツ
クのＩＢＧデータの順序で記録されている。The control data D includes, from the right side in FIG. 7, 11 blocks of margin data MARGIN, 1 block of postamble data PA, 8 blocks of subcode data 5U82.2 blocks of PLL data, 3 blocks of IBG data, The data is recorded in the order of 5 blocks of ATF data and 3 blocks of IBG data.

そして、上記データ領域には、デジタル化データが８ビ
ット−１０ビット変換、ＮＲＺ　（ノン　リターン　ト
ウ　ゼＯ）変調されて記録されている。In the data area, the digitized data is 8-bit to 10-bit converted and NRZ (non-return-to-zero) modulated and recorded.

また、上記サブコードデータ５ＬＪＢＩ　、５ＬＪＢ２
は、曲番や絶対時間等を示す情報信号である。さらに、
上記ＰＬＬデータは、上記サブコードデータ５ＬＩＢＩ
　、５ＵＢ２ヤ前記データ抜き取りクロック信号ＰＬＣ
Ｋを生成するための情報信号であり、ｆｃｈ／２（ｆｃ
ｈはデータレートで９，４０８Ｍ　ｌｂ　）の単一波で
ある。また、上記マージンデータＭＡＲＧＩＮ及びポス
トアンブルデータＰＡは、それぞれｆ　ｃｈ／　２で、
ＩＢＧデータはｆ　ｃｈ／　６の単一波である。In addition, the above subcode data 5LJBI, 5LJB2
is an information signal indicating the song number, absolute time, etc. moreover,
The above PLL data is the above subcode data 5LIBI
, 5UB2 and the data extraction clock signal PLC.
It is an information signal for generating K, and fch/2(fc
h is a single wave with a data rate of 9,408 M lb). Furthermore, the above margin data MARGIN and postamble data PA are each f ch/2,
IBG data is a single wave of f ch/6.

ここで、上記１ブロツクは、第８図に示すように、３Ｇ
シンボルより構成されている。このうち、中央部の２８
シンボルがデジタル化データが記憶されるデータＩｌｌ
となっている。また、このデータ領域の図中４側には、
４シンボルのｌ１１１Ｉｌデータが記録されており、デ
ータ領域の図中右側には、４シンボルのパリティデータ
ｐａが記録されている。Here, the above-mentioned one block is 3G as shown in FIG.
It is made up of symbols. Of these, 28 in the center
Data Ill in which symbols are digitized and data is stored
It becomes. Also, on the 4 side in the figure of this data area,
Four symbols of l111Il data are recorded, and four symbols of parity data pa are recorded on the right side of the data area in the figure.

そして、上記１シンボルは８ビツトで構成されており、
上記４シンボルの９Ａ御データは、第９図に示すように
、１シンボルのシンクデータ５ＹＮＣ，２シンボルのワ
ードＷｌ　、Ｗ２及び１シンボルのパリティデータｐｂ
よりなるものである。ここで、ワードＷ１はチャネル数
、エンファシス及びトラックピッチ幅等を示しており、
ワードＷ２はブロックアドレスを示している。The above one symbol consists of 8 bits,
The above 4 symbols of 9A control data are, as shown in FIG. 9, 1 symbol of sync data 5YNC, 2 symbols of words Wl, W2, and 1 symbol of parity data pb.
It is more than that. Here, the word W1 indicates the number of channels, emphasis, track pitch width, etc.
Word W2 indicates a block address.

また、前記ＡＴＦデータは、第１０図に示すように、ヘ
ッド１８に対応するトラックに同期（ＳＹＮＣ）信号Ｓ
　１　　（ｆ　ａｈ／１８）と、パイロット信号（図中
格子状に示す）　Ｐ　（ｆ　ａｈ／７２の単一波）とが
形成され、ヘッド１９に対応するトラックに同期信号８
２　　（ｆｃｈ／１２）と、パイロット信号（図中格子
状に示す）Ｐとが形成されてなるものである。Further, the ATF data is transmitted to the track corresponding to the head 18 by a synchronization (SYNC) signal S, as shown in FIG.
1 (f ah/18) and a pilot signal (shown in a grid pattern in the figure) P (single wave of f ah/72) are formed, and a synchronizing signal 8 is sent to the track corresponding to the head 19.
2 (fch/12) and a pilot signal P (shown in a grid pattern in the figure).

なお、第１０図において、矢印すはヘッド１８．１９の
移動方向を示し、矢印Ｃはテープ１５の走行方向を示し
ている。In FIG. 10, arrows C indicate the moving direction of the heads 18 and 19, and arrow C indicates the running direction of the tape 15.

次に、前記トラッキングサーボについて説明する。この
トラッキングサーボは、一般に、エリア分割型ＡＴＦ（
オートマチイック　トラック　ファインディング）方式
が採用さ−れ、そのなかでも４トラック完結式が実際に
使用されている。Next, the tracking servo will be explained. Generally, this tracking servo is an area-divided ATF (
A 4-track self-contained system is actually used.

すなわら、第１０図中上から２番目のトラックをヘッド
１９がトレースすることを考える。まず、ヘッド１９が
同期信号Ｓ２の記録部分に到達されると、前記ＡＴＦ回
路５５が、上記位置信号検波制御回路３６から出力され
る再生用へラドクロック信号ＨＤＣＫＰに基づいて、ヘ
ッド１９からの再生信号ＲＦが供給されていることを判
別するとともに、上記データスライス回路３５から出力
されるデジタル化データＤＡＴＡＰ１．：Ｊｌづいて、
同期信号Ｓ２を検出する。In other words, consider that the head 19 traces the second track from the top in FIG. First, when the head 19 reaches the recording part of the synchronization signal S2, the ATF circuit 55 starts the reproduction from the head 19 based on the reproduction rad clock signal HDCKP output from the position signal detection control circuit 36. It is determined that the signal RF is supplied, and the digitized data DATAP1 . : Following Jl,
Detect synchronization signal S2.

そして、上記ＡＴＦ何路５５は、上記同期信号Ｓ２が検
出されたタイミングで、隣接するトラック（第１０図中
１番上のトラック）から漏れるバイロット信号Ｐをヘッ
ド１９が再生したレベルを検出する。次に、上記ＡＴＦ
回路５５は、上記同期信号Ｓ２が検出された時点から所
定時間経過したタイミングで、Ｖ４接するトラック（第
１０図中上から３番目のトラック）から漏れるパイロッ
ト信号Ｐをヘッド１９が再生したレベルを検出する。そ
して、ＡＴＦ回路５５は、検出された両パイロット信号
の漏れのレベル差を算出し、ここにヘッド１９が自己の
トレースすべきトラックの中心から、どちら側の隣接す
るトラックに偏っているかに対応するトラッキングエラ
ー信号ＴＥが生成されるものである。Then, the ATF path 55 detects the level at which the head 19 reproduces the pilot signal P leaking from the adjacent track (the top track in FIG. 10) at the timing when the synchronization signal S2 is detected. Next, the above ATF
The circuit 55 detects the level at which the head 19 reproduces the pilot signal P leaking from the track adjacent to V4 (the third track from the top in FIG. 10) at a timing when a predetermined period of time has elapsed since the synchronization signal S2 was detected. do. Then, the ATF circuit 55 calculates the difference in the level of leakage between the detected pilot signals, and calculates the difference in level of leakage between the detected pilot signals, which corresponds to which side of the adjacent track the head 19 is biased toward from the center of the track to be traced. A tracking error signal TE is generated.

その後、上記のようにして生成されたトラッキングエラ
ー信＠ＴＥに基づいて、前述したようにキャプスタンモ
ータ２１が制御され、テープ１５の走行速度がｔｄｌｌ
ｌｌされることにより、トラッキングサーボが施される
ものである。Thereafter, the capstan motor 21 is controlled as described above based on the tracking error signal @TE generated as described above, and the running speed of the tape 15 is adjusted to tdll.
By doing so, tracking servo is applied.

次に、前記再生用ヘッドクロック信号 ＨＤＣＫＰと、ヘッド１８．１９から得られる再生信号
ＲＦとの関係について説明する。すなわち、第１１図（
ａ）は、再生用へラドクロック信号ＨＤＣＫＰを示し、
この信号がＨレベルの期間、第１１図（ｂ）に示すよう
に、前記スイッチ回路３４がヘッド１８から得られる再
生信号ＲＦａをデータスライス回路３５に導くように切
換えられ、Ｌレベルの期間、前記スイッチ回路３４がヘ
ッド１９から得られる再生信号ＲＦ’ｂをデータスライ
ス回路３５に導くように切換えられるものである。Next, the relationship between the reproduction head clock signal HDCKP and the reproduction signal RF obtained from the heads 18 and 19 will be explained. In other words, Fig. 11 (
a) shows the RAD clock signal HDCKP for reproduction;
During the period when this signal is at the H level, the switch circuit 34 is switched to guide the reproduced signal RFa obtained from the head 18 to the data slice circuit 35, as shown in FIG. The switch circuit 34 is switched so as to guide the reproduced signal RF'b obtained from the head 19 to the data slice circuit 35.

そして、再生用へラドクロック信号ＨＤＣＫＰの１周期
が、前記ドラム１６の１回転に相当しており、再生用へ
ラドフロツタ信号）−ＩＤＣＫＰのＨレベル及びＬレベ
ルｗ４間の略中央部で、各ヘッド１８゜１９からの再生
信号ＲＦａ　、ＲＦｂが得られるようになされている。One cycle of the reproducing RAD clock signal HDCKP corresponds to one revolution of the drum 16, and each head is Reproduction signals RFa and RFb from 18°19° can be obtained.

なお、前記記録用へラドフロツタ信号 ＨＤＣＫＲも、そのＨレベル期間においてデジタル化デ
ータをヘッド１８に供給するようにスイッチ回路２５を
切換えるとともに、そのＬレベル期間においてデジタル
化データをヘッド１９に供給するようにスイッチ回路２
５を切換えるようになされているものである。そして、
記録用へラドクロック信号ＨＤＣＫＲと、ヘッド１８．
１９にそれぞれ供給するデジタル化データとの関係も、
上記と略同様になされているものである。Note that the recording head flop signal HDCKR also switches the switch circuit 25 to supply digitized data to the head 18 during its H level period, and supplies digitized data to the head 19 during its L level period. switch circuit 2
5 can be switched. and,
RAD clock signal HDCKR for recording and head 18.
The relationship with the digitized data supplied to each
This is done in substantially the same way as above.

（発明が解決しようとする問題点） ところで、上述したようなデジタルオーディオチーブレ
コーダは、まだまだ開発途上にある段階であって、特に
部品点数が多（構成が？ｆｆ雑で大形化しがちであり、
経済的に不利になるという問題を有している。(Problems to be Solved by the Invention) By the way, the digital audio recorder as described above is still in the development stage, and has a particularly large number of parts (its configuration is complicated and tends to be large). ,
This has the problem of being economically disadvantageous.

そこで、この発明は上記事情を考慮してなされたもので
、部品点数を削減し構成を簡易化し得るとともに、ドラ
ムを安定かつ正確に回転駆動させることができる穫めて
良好なヘリカルスキャン方式テープ再生装置のドラム制
御回路を提供することを目的とする。Therefore, the present invention has been made in consideration of the above circumstances, and it is possible to reduce the number of parts and simplify the configuration, as well as to drive the drum to rotate stably and accurately. The purpose is to provide a drum control circuit for the device.

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るヘリカルスキャン方式テープ
再生装置のドラム制御回路は、ます、ドラムの回転が要
求された状態で、該ドラムを強制的に回転加速させ、テ
ープの各トラックにそれぞれ記録されている複数の周期
性信号のうち、検出することができた周期性信号のパタ
ーン間隔が、所定範囲内にはいったことを検出する。そ
の後、複数の周期性信号の周期を判別して、上記周期性
信号の１つであるパイロット信号を検出する。そして、
検出されたパイロット信号と第１のＭ単信号とを周波数
比較しその差成分に応じてドラムの回転を制御するとと
もに、これによりドラムの回転速度が所定範囲内に収束
された状態で、パイロット信号と第２のＭ単信号とを位
相比較しその差成分に応じてドラムの回転を制御するよ
うにしたものである。[Structure of the Invention] (Means for Solving the Problems) That is, the drum control circuit of the helical scan type tape playback device according to the present invention first forcibly controls the drum when rotation of the drum is requested. The rotation of the tape is accelerated, and it is detected that the pattern interval of the detected periodic signals among the plurality of periodic signals recorded on each track of the tape falls within a predetermined range. Thereafter, the periods of the plurality of periodic signals are determined, and a pilot signal, which is one of the periodic signals, is detected. and,
The detected pilot signal and the first M single signal are compared in frequency, and the rotation of the drum is controlled according to the difference component, and when the rotational speed of the drum is converged within a predetermined range, the pilot signal is and the second M single signal are compared in phase, and the rotation of the drum is controlled according to the difference component.

（作用） そして、上記のような構成によれば、ヘッドから得られ
る再生信号中に含まれるパイロット信号を利用してドラ
ムの回転速度制御を行なうようにしているので、ドラム
の回転を検出するためのヘッド等を別個に設ける必要が
なくなり、部品点数の削減を図ることができ構成の簡易
化を促進させることができるものである。また、ドラム
の回転加速中において、複数の周期性信号のうち検出す
ることができた周期性信号のパターン間隔が、所定範囲
内にはいったことを検出し、その後、複数の周期性信号
の周期を判別してパイロット信号を検出するようにした
ので、他の周期性信号と誤ることなく確実にパイロット
信号を検出することができ、ドラムの回転を安定かつ正
確に１１１１１１することができるようになるものであ
る。(Function) According to the above configuration, since the rotational speed of the drum is controlled using the pilot signal included in the reproduction signal obtained from the head, it is necessary to detect the rotation of the drum. There is no need to separately provide a head, etc., and the number of parts can be reduced and the configuration can be simplified. In addition, during rotational acceleration of the drum, it is detected that the pattern interval of the periodic signal that could be detected among the plurality of periodic signals falls within a predetermined range, and then the period of the plurality of periodic signals is detected. Since the pilot signal is detected by determining the , the pilot signal can be reliably detected without being confused with other periodic signals, and the rotation of the drum can be stably and accurately 111111 It is something.

（実施例） 以下、この発明の一実茄例について図面を参照して詳細
に説明する。第１図において、第６図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記データスライス回路３５から
出力されるデジタル化データＤＡＴＡＰは、周期性パタ
ーン検出回路５８及び期間測定回路δ９に、それぞれ供
給される。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. In FIG. 1, the same parts as in FIG. 6 are shown with the same symbols, and only the different parts will be explained here. That is, the digitized data DATAP output from the data slice circuit 35 is supplied to a periodic pattern detection circuit 58 and a period measurement circuit δ9, respectively.

このうち、周期性パターン検出回路５８は、入力された
デジタル化データ０ＡＴＡＰ中から、周期性のあるデー
タ成分を検出して検出信号Ｃを発生するとともに、検出
された周期性信号の周期に対応する時間信号τＣを発生
するものである。ここで、周期性信号とは、先に第７図
で示した制御データ０１つまりマージンデータＭＡＲＧ
ＩＮ。Among these, the periodic pattern detection circuit 58 detects a periodic data component from the input digitized data 0ATAP and generates a detection signal C, and also generates a detection signal C corresponding to the period of the detected periodic signal. It generates a time signal τC. Here, the periodic signal refers to the control data 01, that is, the margin data MARG shown in FIG.
IN.

ＰＬＬデータ、ポストアンブルデータＰＡ。PLL data, postamble data PA.

ＩＢＧデータ及びＡＴＦデータのことで、同一データが
同一周波数で記録されているような信号のことである。IBG data and ATF data are signals in which the same data is recorded at the same frequency.

また、上記期間測定回路５９は、入力されたデジタル化
データＤＡＴＡＰを１／ｎ分周した周期を測定し、測定
信＠ｎτＣを出力するものである。Further, the period measuring circuit 59 measures the period obtained by dividing the input digitized data DATAP by 1/n, and outputs a measurement signal @nτC.

そして、上記周期性パターン検出回路５８から出力され
る検出信号Ｃは、カウンタ回路６０に供給される。この
カウンタ回路６０は、検出信号Ｃが供給される毎に、カ
ウント値をクリアして再びＯからアップカウント動作を
行なうもので、このカウント値によって、周期性信号の
検出された間隔τ１を測定し、該間隔τ１が所定の範囲
内にはいったことを示す検出信号゛に１．に２を、前記
クロック発生回路２４に出力するものである。The detection signal C output from the periodic pattern detection circuit 58 is supplied to the counter circuit 60. This counter circuit 60 clears the count value every time the detection signal C is supplied and performs an up-count operation from O again, and uses this count value to measure the interval τ1 at which the periodic signal is detected. , a detection signal indicating that the interval τ1 is within a predetermined range is 1. 2 to the clock generation circuit 24.

また、上記周期性パターン検出回路５８から出力される
ＹｆＩｍ信号τＣは、パイロット信号検出回路６１に供
給される。このパイロット信号検出回路６１は、入力さ
れた時間信号τＣに基づいて、前記パイロット信号Ｐを
判別してクロック発生回路２４゜ＡＰＣ回路４Ｇ及びラ
ッチ回路６２に出力するものである。Further, the YfIm signal τC output from the periodic pattern detection circuit 58 is supplied to the pilot signal detection circuit 61. The pilot signal detection circuit 61 determines the pilot signal P based on the input time signal τC and outputs it to the clock generation circuit 24° APC circuit 4G and the latch circuit 62.

ここで、上記ラッチ回ｊ’１６２は、パイロット信号Ｐ
が供給された時点で、期間測定回路５９から出力されて
いる測定信号ｎτＣをラッチし、前記ＡＦＣ回路４３に
出力するものである。Here, the latch time j'162 is the pilot signal P
When supplied, the measurement signal nτC output from the period measurement circuit 59 is latched and output to the AFC circuit 43.

このため、上記測定信＠ｎτＣとクロック発生回路２４
から出力される基準クロック信号ＡＦＣＣＫとが上記Ａ
Ｆ、Ｃ回路４３によって周波数比較され、その差成分に
対応した電圧、信号が生成される。また、上記パイロッ
ト信号Ｐとり０ツク発生回路２４から出力される基準ク
ロック信号ＡＰＣＣＫとが上記ＡＰＣ回路４６によって
位相比較され、その差成分に対応した電圧信号が生成さ
れる。Therefore, the above measurement signal @nτC and the clock generation circuit 24
The reference clock signal AFCCK output from the above A
The frequencies are compared by the F and C circuits 43, and voltages and signals corresponding to the difference components are generated. Further, the phase of the pilot signal P and the reference clock signal APCCK outputted from the zero clock generation circuit 24 is compared by the APC circuit 46, and a voltage signal corresponding to the difference component is generated.

そして、このＡＦＣ回路４３及びＡＰＣ回路４６から出
力される各電圧信号は、それぞれゲート回路６３、６４
を介して、前記加飾回路４４の両入力端に供給される。Each voltage signal outputted from the AFC circuit 43 and the APC circuit 46 is transmitted to the gate circuits 63 and 64, respectively.
The signal is supplied to both input terminals of the decorating circuit 44 via.

これらゲート回路６３．６４は、それぞれ上記りＯツク
発生回路２４から出力されるゲート信号Ｇｌ　、Ｇ２に
よって開閉されるようになされている。These gate circuits 63 and 64 are opened and closed by gate signals Gl and G2 outputted from the above-mentioned O-sock generating circuit 24, respectively.

ここにおいて、ドラム１６の回転及びテープ１５の走行
が停止されている状態から、テープ１５の再生が要求さ
れてドラム１６が所定の回転速度（１００／’３　Ｈｚ
　）にｌｌＩｎされるまでの一連の動作について、第２
図に示すフローチャートを参照して説明する。Here, from a state in which the rotation of the drum 16 and the running of the tape 15 are stopped, playback of the tape 15 is requested and the drum 16 is rotated at a predetermined rotational speed (100/'3 Hz).
), the second
This will be explained with reference to the flowchart shown in the figure.

まず、ステップＳ１で、テープ１５の再生が要求される
と、ステップＳ２で、テープ１５の走行が停止されたま
まで、スイッチ回路３４がヘッド１８からの再生信ＱＲ
Ｆａのみをデータスライス回路３５に導く状態に固定さ
れる。このとき、クロック発生回路２４からは、・ゲー
ト回路６３．６４の出力を強υ１−的にＨレベルとなす
ゲート信号Ｇｌ　、Ｇ２が発生され、ドラムモータ２０
つまりドラム１６が強ｉｌ的に回転駆動されろようにな
る。First, in step S1, when a request is made to reproduce the tape 15, in step S2, the switch circuit 34 outputs the reproduction signal QR from the head 18 while the tape 15 is stopped running.
The state is fixed such that only Fa is guided to the data slice circuit 35. At this time, the clock generation circuit 24 generates gate signals Gl and G2 that force the outputs of the gate circuits 63 and 64 to the H level, and the drum motor 20
In other words, the drum 16 is forced to rotate.

このため、ヘッド１８から出力された再生信号ＲＦａを
、データスライス回路３５を介して得られるデジタル化
データＤＡＴＡＰが、周期性パターン検出回路５８及び
期間調定回路５９に、それぞれ供給されるようになる。Therefore, the digitized data DATAP obtained from the reproduction signal RFa output from the head 18 via the data slice circuit 35 is supplied to the periodic pattern detection circuit 58 and the period adjustment circuit 59, respectively. .

すると、ステップＳ３で、周期性パターン検出回路５８
は、周期性信号を検出して検出信号Ｃを発生する。また
、この検出信号Ｃの発生間隔τ１が、上記カウンタ回路
６０によって測定される。Then, in step S3, the periodic pattern detection circuit 58
detects a periodic signal and generates a detection signal C. Further, the generation interval τ1 of this detection signal C is measured by the counter circuit 60.

その後、ステップＳ４で、カウンタ回路６０は、測定し
た間隔τ１が、予め設定された所定の時間τ１ｎよりも
長い範囲にあるか否かを判別する。Thereafter, in step S4, the counter circuit 60 determines whether the measured interval τ1 is within a range longer than a predetermined time τ1n.

ここで、上記周期性信号の周波数には、第３図に示すよ
うに、ｆ　ｃｈ／　２　、　ｆ　ｃｈ／　６　、　ｆ　
ａｈ／　１８（同期信号Ｓ２ならばｆ　ｃｈ／　１２）
及びｆ　ｃｈ／　７２の種類がある。この場合、ｆｃｈ
は、前述したように、データレート周波数で、例えばド
ラム１６の径が３０■でテープ１５の巻き付は角が９０
°のとき、ｆ　ｃｈｏ　＝　９．４０８ＭＨｚとなるも
のである。また、１ブロツクはｆ　Ｃｈ／　３６０であ
る。Here, as shown in FIG. 3, the frequency of the periodic signal is f ch/2, f ch/6, f
ah/18 (if synchronization signal S2, f ch/12)
and f ch/72 types. In this case, fch
As mentioned above, is the data rate frequency, for example, if the diameter of the drum 16 is 30 cm and the corner of the tape 15 is 90 cm,
°, f cho = 9.408 MHz. Also, one block is f Ch/360.

このため、ドラム１Ｇの回転数Ｎが１００／３Ｈｚ（＝
ＮＯ）のとき、ｆｃｈがｆ　ｃｈｏであるから、ｆｃｈ
とＮとの関係は、 ｆｃｈ＝　（ｆｃｈｏ　／Ｎｏ　）　Ｎとなる。すなわ
ち、ドラム１Ｇの回転数がＯからＮＯに近付くと、ｆｃ
ｈもＯからｆｃｌ＋ｏに近付くような関係となるもので
ある。Therefore, the rotation speed N of the drum 1G is 100/3Hz (=
NO), fch is f cho, so fch
The relationship between and N is fch=(fcho/No)N. That is, when the rotational speed of the drum 1G approaches from O to NO, fc
h also approaches fcl+o from O.

ここで、テープ１５の再生信号帯域は、２００ｋ）Ｉｚ
〜５ＭＨｚ程度であるから、ドラム１Ｇが回転され始め
た状態、つまりＮ＜Ｎｏのときには、ヘッド１８からの
再生信＠ＲＦａは全て０となっている。このため、周期
パターン検出回路５８は、どの周波数の周期性信号も検
出することができず、その結果。Here, the playback signal band of tape 15 is 200k)Iz
Since the frequency is about 5 MHz, when the drum 1G starts to rotate, that is, when N<No, the reproduced signal @RFa from the head 18 is all 0. Therefore, the periodic pattern detection circuit 58 cannot detect periodic signals of any frequency.

ステップＳ４の判別結果がＮｏとなる。The determination result in step S4 becomes No.

すると、ステップＳ５で、クロック発生回路２４は、ド
ラムモータ２０の強きり回転を継続させ、回転速度を高
めてステップＳ３に戻し、再びステップＳ４による判別
に供させるようにする。Then, in step S5, the clock generation circuit 24 continues the strong rotation of the drum motor 20, increases the rotational speed, returns to step S3, and makes the drum motor 20 undergo the determination in step S4 again.

そして、ドラム１６の回転数がやや高くなり、上記周期
性信号のうち最も周波数の＾いｆ　ｃｈ／　２成分の信
号が、上記再生帯域の最低周波数２００ｋＨ２を越える
周波数で得られるようになると、周期性パターン検出回
路５８から検出信号Ｃが得られるようになる。Then, when the rotational speed of the drum 16 becomes slightly higher and the signal of the highest frequency ^f ch/2 component among the periodic signals is obtained at a frequency exceeding the lowest frequency of 200kHz in the reproduction band, the periodicity increases. A detection signal C can now be obtained from the sexual pattern detection circuit 58.

すなわち、第４図（ａ）に示すように、ヘッド１８から
の再生信号ＲＦａが得られたとすると（ヘッド１９から
の再生信号ＲＦｂはスイッチ回路３４が固定のため得ら
れないが、第４図では発生タイミングを示す意味で点線
で示している）、その制御データ領域りにおいて、第４
図（ｂ）に示すように、検出信号Ｃが発生されるように
なるものである。That is, as shown in FIG. 4(a), if the reproduced signal RFa from the head 18 is obtained (the reproduced signal RFb from the head 19 cannot be obtained because the switch circuit 34 is fixed, but in FIG. (shown by a dotted line to indicate the timing of occurrence), in the control data area, the fourth
As shown in Figure (b), a detection signal C is generated.

この場合、ドラム１６の回転数がまだ低いので、ヘッド
１９に対応するトラックに記録された制（財）データＤ
（特にパイロット信号Ｐ）の漏れをヘッド１８が再生す
るため、再生信号ＲＦｂのｔｉｌｌ　ＷＪデータ領域り
においても、検出信号Ｃを得ることができるようになる
。In this case, since the rotation speed of the drum 16 is still low, the control data D recorded on the track corresponding to the head 19
Since the head 18 reproduces the leakage of the pilot signal (particularly the pilot signal P), the detection signal C can be obtained even in the till WJ data area of the reproduced signal RFb.

そして、上記カウンタ回路６０は、第４図（Ｃ）に示す
ように、検出信号Ｃの発生タイミングに同期して、カウ
ント値をクリアし再びＯからアップカウントを行なう動
作を繰り返すようになる。この場合、カウンタ回路６０
は、カウント動作中、第４図（ｄ）に示すように、Ｌレ
ベルの信号をクロック発生回路２４に出力しているが、
検出信号Ｃが入力されてから前記所定時間τ１ｎが経過
してもクリアされないと、つまり゛検出信号Ｃが得られ
ないとＨレベルの検出信号に１を発生するようになり、
ステップＳ４における判別結果がＹＥＳとなる。Then, as shown in FIG. 4(C), the counter circuit 60 repeats the operation of clearing the count value and counting up from O again in synchronization with the timing of generation of the detection signal C. In this case, the counter circuit 60
During the counting operation, as shown in FIG. 4(d), outputs an L level signal to the clock generation circuit 24.
If the detection signal C is not cleared even after the predetermined time τ1n has elapsed since the detection signal C was input, that is, if the detection signal C is not obtained, 1 is generated as an H level detection signal.
The determination result in step S4 becomes YES.

すなわち、検出信号Ｃの発生間隔で１として、τ１ｎよ
りも長い時間を有するものが存在されたことが、りＯツ
ク発生回路２４に判別されるようになるものである。That is, assuming that the generation interval of the detection signal C is 1, the occurrence of a detection signal C having a time longer than τ1n is determined by the O-sock generation circuit 24.

次に、ドラム１６の回転速度がざらに＾まると、ステッ
プＳ６で、カウンタ回路６０は、検出信号Ｃを測定した
間隔τ１が、予め設定された所定の時間τＩａＸよりも
短い範囲にあるか否かを判別する。Next, when the rotation speed of the drum 16 becomes rough, in step S6, the counter circuit 60 determines whether the interval τ1 at which the detection signal C is measured is within a range shorter than a predetermined time τIaX. Determine whether

そして、ドラム１６の回転数が上記ＮＯよりも速くなり
、検出信号Ｃの発生間隔て１がτｍａｘよりも短くなる
と、ステップＳ６の判別結果がＮｏとなる。Then, when the rotational speed of the drum 16 becomes faster than the above-mentioned NO and the generation interval of the detection signal C becomes shorter than τmax, the determination result in step S6 becomes No.

すると、ステップＳ１で、りＯツク発生回路２４は、ド
ラムモータ２０の回転速度を強制的に減速させ、ドラム
１Ｇの回転速度を低くしてステップＳ３に戻し、再びス
テップ８４．８６による判別に供させるようにする。Then, in step S1, the overdrive generation circuit 24 forcibly reduces the rotational speed of the drum motor 20, lowers the rotational speed of the drum 1G, returns to step S3, and again provides for the determination in steps 84 and 86. Let them do it.

そして、ステップＳ６による判別結果がＹＥＳになると
、カウンタ回路６０からはＨレベルの検出信号に２がク
ロック発生回路２４に発生されるようになる。つまり、
ステップＳ４．８６によって、周期性信号の検出信号Ｃ
の発生間隔τ１として、τｇａｉｎとτ■ａＸとの間の
範囲内にあるものが存在されたことが、クロック発生回
路２４に判別されるようになる。このことは、逆に言え
ば、ドラム１６の回転速度が、τｓｉｎとτ■（ＩＸと
で規定された範囲内にはいったことになるものである。When the determination result in step S6 becomes YES, the counter circuit 60 generates an H level detection signal of 2 to the clock generation circuit 24. In other words,
By step S4.86, the detection signal C of the periodic signal is
The clock generation circuit 24 determines that the occurrence interval τ1 of τ is within the range between τgain and τ■aX. Conversely, this means that the rotational speed of the drum 16 falls within the range defined by τsin and τ■(IX).

ここで、上記ヘッド１８からの再生信号ＲＦａのうち、
制御データＤを除いた部分は１２８ブロツクであり、ま
た、いずれのヘッド１８．１９もテープ１５に接触され
ていない期間は１９６ブロツクであるので、上記ｒ１ｎ
　、　Ｔｌ１ａＸをそれぞれ１２８．　１９６（ブロッ
ク長）に設定することができる。このようにした場合、
ドラム１Ｇの回転速度がτ１ｎとτｉａｘとで規定され
た範囲内にはいったときにおける、ドラム１６の回転数
は、上記ＮＯに対して、の範囲で収束させることができ
るものである。Here, among the reproduced signals RFa from the head 18,
The portion excluding the control data D is 128 blocks, and the period in which neither head 18 or 19 is in contact with the tape 15 is 196 blocks, so the above r1n
, Tl1aX at 128. It can be set to 196 (block length). If you do this,
When the rotational speed of the drum 1G falls within the range defined by τ1n and τiax, the rotational speed of the drum 16 can be converged within the range of NO above.

次に、ステップＳ８で、パイロット信号検出回路６１は
、周期性パターン検出回路５８から出力される時間信号
τＣに基づいて、パイロット信号Ｐを検出する。この検
出動作は、周期性信号のうち最も周期の長いものがパイ
ロット信号Ｐであるため、上記時間信号τＣのうち最も
時間の艮いものを検出することによって実現される。Next, in step S8, the pilot signal detection circuit 61 detects the pilot signal P based on the time signal τC output from the periodic pattern detection circuit 58. Since the pilot signal P has the longest period among the periodic signals, this detection operation is realized by detecting the one with the longest period among the time signals τC.

そして、上記パイロット信号検出回路６１からパイロッ
ト信号Ｐが出力されたタイミングで、前記ラッチ回路６
２は、Ｗ１間測測定路５９から出力される測定信号ｎτ
Ｃをラッチして、ＡＦＣ回路４３に出力するものである
。この場合、測定信号ｎ・τＣは、パイロット信号Ｐの
周期を０倍したものに対応している。Then, at the timing when the pilot signal P is output from the pilot signal detection circuit 61, the latch circuit 6
2 is the measurement signal nτ output from the W1 intermediate measurement path 59.
C is latched and output to the AFC circuit 43. In this case, the measurement signal n·τC corresponds to the period of the pilot signal P multiplied by 0.

その後、ステップＳ９で、クロック発生回路２４は、ゲ
ート回路６３を開放状態とするゲート信号Ｇ１を発生ず
る。このため、ＡＦＣ回路４３の出力電圧信号が、ゲー
ト回路６３．加算回路４４．イコライザ回路４７及び駆
動回路４８を介してドラムモータ２０に供給され、ドラ
ム１６の回転数が基準りＯツク信号ＡＦＣＣＫに対応し
た回転数に収束されるようにＡＦＣサーボが施される。Thereafter, in step S9, the clock generation circuit 24 generates a gate signal G1 that opens the gate circuit 63. Therefore, the output voltage signal of the AFC circuit 43 is the same as that of the gate circuit 63. Addition circuit 44. The signal is supplied to the drum motor 20 via an equalizer circuit 47 and a drive circuit 48, and AFC servo is applied so that the number of rotations of the drum 16 is converged to the number of rotations corresponding to the reference clock signal AFCCK.

この場合、上記Ｉｌ１間測定回路５９による分周比ｎを
４とすると、測定信号ＮτＣは、 １／（４ｘ７２ｆｃｈ）となり、ドラム１Ｇの回転数は
、上記Ｎｏに対して、 ±　１００／　（４Ｘ７２）　＝±０．３５％の範囲で
収束させることができるものである。In this case, if the frequency division ratio n by the Il1 measurement circuit 59 is 4, the measurement signal NτC is 1/(4x72fch), and the rotation speed of the drum 1G is ±100/(4x72) with respect to the above No. = ±0.35%.

その後、ステップ８１Ｇで、上記ＡＦＣサーボが安定に
ロックしたことが判別されると、ステップ５１１で、ク
ロック発生回路２４は、ゲート回路６４を開放状態とす
るゲート信号Ｇ２を発生する。このため、ＡＰＣ回路４
６の出力電圧信号が、ゲート回路６４を介して、ＡＦＣ
回路４３から出力される電圧信匈と加算され、ここにド
ラム１６の回転数が規定回転数（１００／３１ｈ　）に
保持されるようになるものである。Thereafter, when it is determined in step 81G that the AFC servo is stably locked, in step 511, the clock generation circuit 24 generates a gate signal G2 that opens the gate circuit 64. For this reason, the APC circuit 4
The output voltage signal of 6 is passed through the gate circuit 64 to the AFC
This is added to the voltage signal output from the circuit 43, and the rotational speed of the drum 16 is maintained at the specified rotational speed (100/31h).

すなわち、上記ステップＳ６以降は、第５図（ａ）に示
すように、ヘッド１８から得られる再生信号ＲＦａと、
ヘッド１８がヘッド１９に対応するトラックに記録され
たパイロット信号Ｐの漏れを再生することとによって、
同図（ｂ）に示すように、パイロット信号Ｐを検出し、
このパイロット信号に基づいてドラムサーボが行なわれ
るようになる。That is, from step S6 onwards, as shown in FIG. 5(a), the reproduced signal RFa obtained from the head 18,
By the head 18 reproducing the leakage of the pilot signal P recorded on the track corresponding to the head 19,
As shown in the same figure (b), a pilot signal P is detected,
Drum servo is performed based on this pilot signal.

したがって、上記実施例のような構成によれば、テープ
１５に予め記録されているパイロット信号Ｐを用いてド
ラムサーボを行なうようにしたので、従来のように、ヘ
ッド４０．４１等が不要で部品点数の削減を図り、ＩＩ
４成の簡易化を促進させることができ、経済的に有利と
することができるものである。Therefore, according to the configuration of the above embodiment, since the drum servo is performed using the pilot signal P recorded in advance on the tape 15, there is no need for heads 40, 41, etc. as in the conventional case, and parts can be saved. In order to reduce the number of points, II
It is possible to promote the simplification of the four components, and it can be economically advantageous.

また、周期性信号の発生間隔τ１が所定の範囲内にはい
ったことを検出して、パイロット信ＱＰの検出を行なう
ようにしたので、確実にパイロット信＠Ｐを検出するこ
とができる。すなわち、ドラム１６が停止状態から順次
回転加速されて規定回転数に到達するまでの間において
、ヘッド１８から得られる周期性信号の周波数は、ドラ
ム１６の回転速度が遅い状態で低く、ドラム１６の回転
速度が現定速度に近付くにつれて正常な値となるもので
ある。Further, since the pilot signal QP is detected by detecting that the periodic signal generation interval τ1 falls within a predetermined range, the pilot signal @P can be reliably detected. That is, while the drum 16 is rotationally accelerated from a stopped state until it reaches the specified rotation speed, the frequency of the periodic signal obtained from the head 18 is low when the rotation speed of the drum 16 is low; This value becomes normal as the rotational speed approaches the current constant speed.

このため、例えば周期性信号のうちｆ　ｃｈ／　２成分
の信号の周波数は、ドラム１６の回転速度の上昇にとも
なって低い周波数から順次へい周波数に変化し、ドラム
１６が規定の回転速度に到達した状態で、ｆ　ａｈ／　
２となって得られるようになる。すると、このように、
周波数が変化される過程において、ｆ　ａｈ／　２成分
の信号の周波数がパイロット信号Ｐの周波数ｆＣＭ７２
と等しくなるときがある。For this reason, for example, the frequency of the f ch/2 component signal of the periodic signal changes from a low frequency to a high frequency in sequence as the rotational speed of the drum 16 increases, and when the drum 16 reaches a specified rotational speed. In the state, f ah/
2 and you will be able to get it. Then, like this,
In the process of changing the frequency, the frequency of the f ah/ two-component signal becomes the frequency fCM72 of the pilot signal P.
Sometimes it is equal to

このため、パイロット信号検出回路６１によって、周期
性信号の周期だけを検出したのでは、ｆ　ｃｈ／　２成
分の信号をパイロット信号Ｐと誤検出してしまうことが
ある。Therefore, if the pilot signal detection circuit 61 detects only the period of the periodic signal, the f ch/2 component signal may be mistakenly detected as the pilot signal P.

そこで、ドラム１６の回転速度を、周期性信号の発生間
隔τ１がτ１０とτｌａＸとの間にはいるまで高め、こ
の状態で得られる周期性信号の周期によってパイロット
信号Ｐを検出するようにすることにより、誤りのない確
実なパイロット信号Ｐの検出を行なうことができるもの
である。Therefore, the rotation speed of the drum 16 is increased until the generation interval τ1 of the periodic signal falls between τ10 and τlaX, and the pilot signal P is detected based on the period of the periodic signal obtained in this state. Accordingly, the pilot signal P can be detected reliably without errors.

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で梯々変形して実施
することができる。It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with numerous modifications without departing from the gist thereof.

［発明の効果］ したがって、以上詳述したようにこの発明によれば、部
品点数を削減し構成を簡易化し得るとともに、ドラムを
安定かつ正確に回転駆動させることができる穫めて良好
なヘリカルスキャン方式テープ再生Ｈｆｆｉのドラムシ
１即回路を提供することができる。[Effects of the Invention] Therefore, as described in detail above, according to the present invention, the number of parts can be reduced and the configuration can be simplified, and the drum can be rotated stably and accurately, resulting in an excellent helical scan. It is possible to provide a drum system 1 immediate circuit for the tape playback system Hffi.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明に係るヘリカルスキャン方式テープ再
生装置のドラム制御回路の一実農例を示すブロック構成
図、第２図は同実施例の動作を説明するためのフローチ
ャート、第３図は制御データのフォーマットを説明する
ための図、第４図及び第５図はそれぞれ同実施例の動作
を説明するための各部のタイミング図、第６図は従来の
ヘリカルスキャン方式テープ再生装置のドラムＩＩＪ　
Ｗ１１回路を示すブロック構成図、第７図乃至第９図は
それぞれ１トラツクに記録されるデータのフォーマット
を説明するための図、第１０図はＡＴＦデータの詳細を
示す図、第１１図は再生用へラドクロック信号とヘッド
から得られる再生信号との関係を示すタイミング図であ
る。 １１、１２・・・リール台、１３．１４・・・リールモ
ータ、１５・・・テープ、１６・・・ドラム、１７・・
・キャプスタン、１８゜１９・・・ヘッド、２０・・・
ドラムモーフ、２１・・・キャプスタンモータ、２２・
・・入力端子、２３・・・加算回路、２４・・・クロッ
ク発生回路、２５・・・スイッチ回路、２６．２７・・
・ゲート回路、２８・・・システムクロック信号入力端
子、２９・・・記録再生モード入力端子、３０．３１・
・・増幅器、３２、３３・・・イコライザ回路、３４・
・・スイッチ回路、３５・・・データスライス回路、３
６・・・位置信号検波制卸回路、３７・・・出力端子、
３８・・・ＰＬＬ回路、３９・・・出力端子、４０．４
１・・・ヘッド、４２・・・増幅器、４３・・・ＡＦＣ
回路、４４・・・加算回路、４５・・・増幅器、４６・
・・ＡＰＣ回路、４７・・・イコライザ回路、４８・・
・駆動回路、４９・・・ヘッド、５０・・・増幅器、５
１・・・キャプスタンサーボ回路、５２・・・記録再生
モード入力端子、５３・・・イコライザ回路、５４・・
・駆動回路、５５・・・ＡＴＦ回路、５６．５７・・・
駆動回路、５８・・・周期性パターン検出回路、５９・
・・期間測定回路、６０・・・カウンタ回路、６１・・
・パイロット信号検出回路、６２・・・ラッチ回路、６
３．６４・・・ゲート回路。FIG. 1 is a block configuration diagram showing an example of a drum control circuit of a helical scan type tape playback device according to the present invention, FIG. 2 is a flowchart for explaining the operation of the same embodiment, and FIG. 3 is a control circuit. Figures 4 and 5 are diagrams for explaining the data format, timing diagrams of various parts for explaining the operation of the same embodiment, and Figure 6 is a drum IIJ of a conventional helical scan type tape playback device.
A block configuration diagram showing the W11 circuit, FIGS. 7 to 9 are diagrams each explaining the format of data recorded on one track, FIG. 10 is a diagram showing details of ATF data, and FIG. 11 is a reproduction diagram. FIG. 3 is a timing diagram showing the relationship between the RAD clock signal and the reproduction signal obtained from the head. 11, 12... Reel stand, 13.14... Reel motor, 15... Tape, 16... Drum, 17...
・Capstan, 18°19...Head, 20...
Drum morph, 21... Capstan motor, 22.
...Input terminal, 23...Addition circuit, 24...Clock generation circuit, 25...Switch circuit, 26.27...
・Gate circuit, 28... System clock signal input terminal, 29... Recording/reproduction mode input terminal, 30.31.
...Amplifier, 32, 33...Equalizer circuit, 34.
...Switch circuit, 35...Data slice circuit, 3
6...Position signal detection control circuit, 37...Output terminal,
38... PLL circuit, 39... Output terminal, 40.4
1...Head, 42...Amplifier, 43...AFC
Circuit, 44...Addition circuit, 45...Amplifier, 46.
...APC circuit, 47...Equalizer circuit, 48...
・Drive circuit, 49...head, 50...amplifier, 5
DESCRIPTION OF SYMBOLS 1... Capstan servo circuit, 52... Recording/reproduction mode input terminal, 53... Equalizer circuit, 54...
・Drive circuit, 55...ATF circuit, 56.57...
Drive circuit, 58... Periodic pattern detection circuit, 59.
...Period measurement circuit, 60...Counter circuit, 61...
・Pilot signal detection circuit, 62...Latch circuit, 6
3.64...Gate circuit.

Claims (1)

【特許請求の範囲】[Claims] 各トラックに低周波数のパイロット信号を含む互いに異
なる周波数の周期性信号がそれぞれ記録されたテープと
、このテープが接触される周側にヘッドが配置されたド
ラムとを備え、前記ドラムを停止状態から回転駆動させ
規定回転速度で保持するように制御するヘリカルスキャ
ン方式テープ再生装置のドラム制御回路において、前記
ドラムの回転が要求された状態で該ドラムを強制的に回
転加速させ該ドラムの回転状態で前記複数の周期性信号
のうち検出することができた周期性信号のパターン間隔
が所定範囲内にはいったことを検出する第１の検出手段
と、この第１の検出手段による検出状態で前記複数の周
期性信号の周期を判別して前記パイロット信号を検出す
る第２の検出手段と、この第２の検出手段で検出された
前記パイロット信号と第１の基準信号とを周波数比較し
その差成分に応じて前記ドラムの回転を制御する制御信
号を生成する周波数比較手段と、この周波数比較手段に
よつて前記ドラムの回転速度が所定範囲内に収束された
状態で前記第２の検出手段で検出された前記パイロット
信号と第２の基準信号とを位相比較しその差成分に応じ
て前記ドラムの回転を制御する制御信号を生成する位相
比較手段とを具備してなることを特徴とするヘリカルス
キャン方式テープ再生装置のドラム制御回路。The drum is equipped with a tape in which periodic signals of different frequencies including a low-frequency pilot signal are recorded on each track, and a drum with a head disposed on the circumferential side where the tape comes into contact, and the drum is moved from a stopped state to a drum. In a drum control circuit of a helical scan type tape playback device that controls the drum to rotate and maintain it at a specified rotation speed, the drum is forcibly accelerated to rotate when the drum is requested to rotate. a first detection means for detecting that a pattern interval of a periodic signal that could be detected among the plurality of periodic signals falls within a predetermined range; a second detection means for detecting the pilot signal by determining the period of the periodic signal; and a frequency comparison between the pilot signal detected by the second detection means and the first reference signal, and a difference component thereof. a frequency comparison means for generating a control signal for controlling the rotation of the drum according to the frequency comparison means, and a state in which the rotation speed of the drum is converged within a predetermined range by the frequency comparison means, and then detected by the second detection means. a helical scan comprising: phase comparison means for comparing the phases of the pilot signal and a second reference signal, and generating a control signal for controlling the rotation of the drum according to the difference component; drum control circuit for a tape playback device.