JPS63185652A - Thermal printer control - Google Patents
Thermal printer controlInfo
- Publication number
- JPS63185652A JPS63185652A JP62017248A JP1724887A JPS63185652A JP S63185652 A JPS63185652 A JP S63185652A JP 62017248 A JP62017248 A JP 62017248A JP 1724887 A JP1724887 A JP 1724887A JP S63185652 A JPS63185652 A JP S63185652A
- Authority
- JP
- Japan
- Prior art keywords
- head
- logic
- output
- section
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 abstract description 13
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、サーマルプリンタ制御方式に関するもので
あり、特に、サーマルプリンタに設けられている複数個
のヘッドを、論理１なる′指令信号または論理０なる指
令信号のいずれかによって任意に加熱することができる
ようにされたサーマルプリンタ制御方式に関するもので
ある。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a thermal printer control system, and in particular, a plurality of heads provided in a thermal printer are controlled by a logic 1 command signal or a logic 1 command signal. The present invention relates to a thermal printer control method that allows heating to be performed as desired by any command signal of zero.
第２図は、従来のこの樵のサーマルプリンタ制御方式の
機能的構成図である。この第２図において、全体的な動
作の制御をするためのＣＰＵ（１１）、上記のような動
作のために必要な各種のプログラムが記憶されているＲ
ＯＭ（１２）、所要のプリント出力のためのデータが記
憶されているＲＡＭ（１３）、データ入力信号線（１４
Ａ）を介して外部のホストコンピュータ（図示されない
）と接続されている入力回路（１４）、ＣＰＵ（１１）
によって設定された期間だけ論理１の出力信号を発生さ
せる第１カウンタ（１５）および第２カウンタ（１６）
、入力回路（１４）から入力されたデータをパラレル・
シリアル変換するためのパラレル・シリアル変換器（１
７）によってプリンタ制御機能部（１ｏ）が構成されて
おり、上記された諸手段はパス・ライン（ＩＩＡ）によ
って相互に接続されている。ま−た、クロツク発生器（
１８）は第１カウンタ（１５）および第２カウンタ（１
６）に接続されており、更に、パラレル・シリアル変換
器（１７）のＬＯＡＤ端子には分局器（１９）を介して
接続され、そのＣＬＫｐ端子には直接的に接続されてい
る。FIG. 2 is a functional block diagram of the conventional control system for this woodcutter's thermal printer. In FIG. 2, there is a CPU (11) for controlling the overall operation, and a CPU (11) for controlling the overall operation, and a CPU (11) for controlling the overall operation.
OM (12), RAM (13) in which data for required print output is stored, data input signal line (14)
A) An input circuit (14) and a CPU (11) connected to an external host computer (not shown) via
a first counter (15) and a second counter (16) that generate a logic 1 output signal for a period set by
, the data input from the input circuit (14) in parallel
Parallel-to-serial converter for serial conversion (1
7) constitutes a printer control function section (1o), and the above-mentioned means are interconnected by a path line (IIA). Also, the clock generator (
18) is the first counter (15) and the second counter (1
6), and is further connected to the LOAD terminal of the parallel-to-serial converter (17) via a divider (19), and directly connected to its CLKp terminal.
一方、（２０）はサーマルプリンタのヘッド部であって
、これに含まれているものは、パラレル・シリアル変換
器（１７）からのシリアル・データを受入れるシフトレ
ジスタ（２１）、上記シフトレジスタ（２１）からのパ
ラレル出力を受入れるラッチ（２２）、上記ラッチ、（
２２）の各出力段に対応して設けられているＮＡＮＤゲ
ート（２３）、および、上記ＮＡＮＤゲート（２３）の
各々と個別に対応して設けられている発熱抵抗体（２４
）である。そして、シフトレジスタ（２１）とラッチ（
２２）とは−１信号線（２１Ａ）によって接続され、ラ
ッチ（２２）とＮＡＮＤゲート（２３）の一方の入力端
とは一２信号線（２２Ａ）Ｉｃよって接続され、また、
ＮＡＮＤゲート（２３）の出力端と発熱抵抗体（２４）
とは−３信号＠（２３Ａ）によって接続されている。な
お、シフトレジスタ（２１）のＩＮ端子にはパラレル・
シリアル変換器（１７）の出力部が接続され、そのＣＬ
Ｋｓ端子にはクロック発生器（１８）の出方部が接続さ
れている。ラッチ（２２）の入力端子には第２カウンタ
（１６）の出力部が接続されており、また、ＮＡＮＤゲ
ー）（２３）の他方の入力部は、後述される条件設定部
（３ｏ）とＩ４信号線（２２Ｂ）Ｋよって接続されてい
る。On the other hand, (20) is a head section of a thermal printer, which includes a shift register (21) that receives serial data from a parallel-to-serial converter (17), and a shift register (21) that receives serial data from a parallel-to-serial converter (17). ), the latch (22) accepts the parallel output from the above latch, (
NAND gates (23) provided corresponding to each output stage of the NAND gates (22), and heating resistors (24) provided individually corresponding to each of the NAND gates (23).
). Then, the shift register (21) and latch (
22) is connected to the -1 signal line (21A), the latch (22) and one input end of the NAND gate (23) are connected to the -1 signal line (22A) Ic, and
Output end of NAND gate (23) and heating resistor (24)
and is connected by -3 signal @ (23A). In addition, the IN terminal of the shift register (21) has a parallel
The output part of the serial converter (17) is connected and its CL
The output part of the clock generator (18) is connected to the Ks terminal. The input terminal of the latch (22) is connected to the output part of the second counter (16), and the other input part of the NAND game (23) is connected to the condition setting part (3o) and I4, which will be described later. It is connected by a signal line (22B)K.
次に、（３０）は条件設定部であって、バッファ（３１
）と第１ショートプラグ配設部（３３）との直列回路部
、および、インバータ（３２）と第２ショートプラグ配
設部（３４）との直列回路部が互いに並列にされており
、その入力側はプリンタ制御機能部（１０）における第
１カウンタ（１５）の出力部に接続され、その出力側は
ヘッド部（２ｏ）におけるＮＡＮＤゲート（２３）の他
方の入力部に接続されている。なお、この第２図の例に
おいては、ショートプラグ（３５）が第１ショートプラ
グ配設部（３３）側に設けられているものとして示され
ている。Next, (30) is a condition setting section, and a buffer (31
) and the first shorting plug arrangement part (33), and the series circuit part of the inverter (32) and the second shorting plug arrangement part (34) are parallel to each other, and the input One side is connected to the output part of the first counter (15) in the printer control function part (10), and the output side thereof is connected to the other input part of the NAND gate (23) in the head part (2o). In the example shown in FIG. 2, the short plug (35) is shown as being provided on the first short plug placement portion (33) side.
次Ｋ、上記された従来例の動作を説明する。プリンタ制
御機能部（１０）における第１カクンタ（１５）および
第２カウンタ（１６）は、通常は論理０なる信号を出力
しており、ヘッド部（２０）Ｋおける発熱抵抗体（１７
）を発熱させるために、ＣＰＵ（１１）によって規定さ
れた時間だけは論理ｌを出力するようＫされている。ま
た、ヘッド部（２ｏ）Ｋおける加熱抵抗体（２４）は、
ＮＡＮＤゲー） （２３）からの出力が論理０のときに
発熱されるものとする。いま、ＣＰＵ（１１）からの指
令により第１カウンタ（１５）および第２カウンタ（１
６）が論理１なる信号を出力しているものとする。前述
されたようＫ、ショートプラグ（３５）が第１ショート
プラグ配設部（３３）の側に設けられていることから、
−４信号ｄ （２２Ｂ）を介して論理１なる信号がＮＡ
ＮＤゲート（２３）の他方の入力部に加えられている。Next, the operation of the above-mentioned conventional example will be explained. The first counter (15) and the second counter (16) in the printer control function section (10) normally output a logic 0 signal, and the heating resistor (17) in the head section (20)K
) to generate heat, the CPU (11) outputs a logic 1 only for a specified time. Moreover, the heating resistor (24) in the head part (2o) K is
(NAND game) It is assumed that heat is generated when the output from (23) is logic 0. Now, the first counter (15) and the second counter (1
6) is outputting a signal of logic 1. As mentioned above, since the short plug (35) is provided on the side of the first short plug installation part (33),
-4 Signal d (22B) through logic 1 signal is NA
It is applied to the other input of the ND gate (23).
また、シフトレジスタ（２１）にはプリントすべきデー
タが蓄積されており、このデータは、ある所定の時点に
おいてラッチ（２２）Ｉｃ向けて並列に出力される。そ
して、前述されたように、このラッチ（２２）には第２
カウンタ（１６）からの論理１なる信号が加えられてい
るために、このラッチ（２２）内のデータは、そのビッ
ト毎に対応するＮＡＮＤゲー）（２３）の一方の入力部
に加えられる。Further, data to be printed is stored in the shift register (21), and this data is outputted in parallel to the latch (22) Ic at a certain predetermined point of time. As mentioned above, this latch (22) has a second
Due to the addition of a logic 1 signal from the counter (16), the data in this latch (22) is applied bit by bit to one input of the corresponding NAND game (23).
そして、この中で論理１にされているビットについては
、ＮＡＮＤゲー）（２３）からの出力信号は論理Ｏにな
り、これに対応する発熱抵抗体（２４）は発熱される。For bits that are set to logic 1, the output signal from the NAND game (23) becomes logic O, and the corresponding heating resistor (24) generates heat.
また、論理Ｏにされているビットについては、対応の出
力信号は論理１になり、これに対応する発熱抵抗体（２
４）は発熱されない。即ち、このような出力信号の論理
状態に対応して、発熱抵抗体（２４）を選択的に発熱さ
せることにより、所望のプリント動作がなされることに
なる。Furthermore, for bits that are set to logic O, the corresponding output signal becomes logic 1, and the corresponding heating resistor (2
4) does not generate heat. That is, a desired printing operation can be performed by selectively causing the heating resistor (24) to generate heat in accordance with the logic state of such an output signal.
こ−で、ヘッド部（２０）におけるＮＡＮＤゲート（２
３）がＯＲゲートで置換されたものとする。前述された
ようＫ、第１カウンタ（１５）からの出力は通常時は論
理０であるようにされている。このため、ラッチ（２２
）からのデータ出力がないときに、このＯＲゲートから
の論理出力は論理Ｏのものとなり、その結果とし【、発
熱抵抗体（２４）は、プリントすべきデータが存在しな
（ても発熱が生じて、破壊に至ることがある。このよう
なときには、第２ショートプラグ配設部（３４）側にシ
ョートプラグ（３５）を設けて、このような事態が生じ
ないようにされる。With this, the NAND gate (2
3) is replaced with an OR gate. As mentioned above, the output from the first counter (15) is normally set to logic 0. For this reason, the latch (22
), the logic output from this OR gate becomes logic O, and as a result, the heat generating resistor (24) generates heat even if there is no data to be printed (24). In such a case, a short plug (35) is provided on the second short plug installation portion (34) to prevent such a situation from occurring.
従来のサーマルプリンタ制御方式は上記のように構成さ
れており、それまでの発熱指令信号の論理状態とはを異
なるヘッドに交換しようとするときには、２個のショー
トプラグ配設部のいずれにショートプラグを設けるべき
かを定めるための手間が必要になり、また、その設定を
誤ったときにはヘッドが故障してしまうことがあるとい
う問題点があった。The conventional thermal printer control system is configured as described above, and when replacing the head with a head that has a different logic state of the heat generation command signal, connect the shorting plug to either of the two shorting plug installation sections. There is a problem in that it requires time and effort to determine whether or not to provide the head, and if the setting is incorrect, the head may malfunction.
この発明は、上記の問題点を解決するためになされたも
のであって、ショートプラグの使用が不要になるととも
に、ヘッドに対して適切な論理状態の発熱指令信号を与
えることができるようにされたサーマルプリンタ制御方
式を得ることを目的とする。This invention was made to solve the above problems, and it is possible to eliminate the need for a shorting plug and to provide a heat generation command signal in an appropriate logical state to the head. The purpose is to obtain a thermal printer control method.
この発明に係るサーマルプリンタ制御方式は、プリンタ
制御機能部と、サーマルプリンタのヘッド部と、両者間
に介在する条件設定部とからなるものであって、前記ヘ
ッド部にはヘッドを発熱させる信号の論理状態を識別す
る識別信号回路が含まれ、前記条件設定部は互いに並列
にされているバッファおよびインバータとヘッド駆動制
御回路とからなっているものである。The thermal printer control method according to the present invention includes a printer control function section, a head section of the thermal printer, and a condition setting section interposed between the two, and the head section is provided with a signal that causes the head to generate heat. An identification signal circuit for identifying a logical state is included, and the condition setting section is made up of a buffer, an inverter, and a head drive control circuit that are arranged in parallel with each other.
この発明においては、条件設定部内で互いに並列にされ
ているバッファおよびインバータは、ヘッド部内の識別
信号回路からの信号に基づいて、その一方が有効にされ
、他方が無効にされる。In this invention, one of the buffers and inverters that are arranged in parallel in the condition setting section is enabled and the other is disabled based on a signal from the identification signal circuit in the head section.
第１図は、この発明の一実施例であるサーマルプリンタ
制御方式の機能的構成図である。この中で、プリンタ制
御機能部（１０）の構成は前述された従来例のそれと同
様であるから、その詳細な説明は省略する。また、サー
マルプリンタのヘッド部（２０Ａ）には、前述された従
来例のものに加えて、識別信号回路（２５）が設けられ
ている。更に、条件設定部（３０Ａ）に含まれているも
のは、互いに並列にされているバッファ（３１Ａ）およ
びインバータ（３２Ａ）と、それぞれの条件入力部に接
続されているヘッド駆動制御回路（３６）である。この
ヘッド駆動制御回路（３６）はヘッド部（２０Ａ）内の
識別信号回路、（２５）に接続されている。また、バッ
ファ（３１Ａ）とインバータ（３２Ａ）との並列回路の
入力側はプリンタ制御機能部（１ｏ）の第１カウンタ（
１５）Ｉｃ接続され、その出力側はＮＡＮＤゲー） （
２３）の入力部に接続されている。FIG. 1 is a functional configuration diagram of a thermal printer control system according to an embodiment of the present invention. Among these, the configuration of the printer control function section (10) is the same as that of the conventional example described above, so a detailed explanation thereof will be omitted. Further, the head section (20A) of the thermal printer is provided with an identification signal circuit (25) in addition to that of the conventional example described above. Furthermore, the condition setting section (30A) includes a buffer (31A) and an inverter (32A) which are arranged in parallel with each other, and a head drive control circuit (36) connected to each condition input section. It is. This head drive control circuit (36) is connected to an identification signal circuit (25) in the head section (20A). In addition, the input side of the parallel circuit of the buffer (31A) and the inverter (32A) is connected to the first counter (1o) of the printer control function section (1o).
15) Ic is connected, and its output side is a NAND game) (
23).
次に、上記実施例の動作について説明する。なお、前述
された従来例と同様な動作についての説明は省略する。Next, the operation of the above embodiment will be explained. Note that a description of operations similar to those of the conventional example described above will be omitted.
先ず、ヘッド部（２０Ａ）の発熱抵抗体（２４）が、Ｎ
ＡＮＤゲー） （２３）からの出力が論理０であるとき
に発熱されるものであることについてみると、このとき
には、識別信号回路（２５）からは論理Ｏに相当する出
力信号が発生されて、ヘッド駆動制御回路（３６）に加
えられる。ヘッド駆動制御回路（３６）は、これに応答
して、バッファ（３１Ａ）を無効にするとともにインバ
ータ（３２Ａ）を有効にするような条件設定を行なう。First, the heating resistor (24) of the head part (20A)
Regarding the fact that heat is generated when the output from (23) is logic 0, in this case, the identification signal circuit (25) generates an output signal corresponding to logic 0, It is added to the head drive control circuit (36). In response, the head drive control circuit (36) sets conditions to disable the buffer (31A) and enable the inverter (32A).
その結果として、第１カウンタ（１５）からの出力はイ
ンバータ（３２Ａ）を介してヘッド部（２０Ａ）側に加
わるようにされる。いま、ＣＰＵ（１１）によるプリン
ト動作の指令のために、第１カウンタ（１５）からの出
力が論理１であるものとすると、これはインバータ（３
２Ａ）で反転されてヘッド部（２０Ａ）９１Ｉｌに加わ
るようにされる。そして、このために、論理０なる入力
がヘッド部（２０Ａ）側に加わることになる。As a result, the output from the first counter (15) is applied to the head section (20A) via the inverter (32A). Now, suppose that the output from the first counter (15) is logical 1 due to the print operation command by the CPU (11), and this is the output from the inverter (3).
2A), it is reversed and applied to the head portion (20A) 91Il. For this reason, a logical 0 input is applied to the head section (20A).
次いで、ヘッド部（２０Ａ）の発熱抵抗体（２４）が、
ＮＡＮＤゲー）（２３）からの出力が論理１であるとき
に発熱されるものであることについてみると、このとき
には、識別信号回路（２５）からは論理１に相当する出
力信号が発生されて、ヘッド駆動制御回路（３６）Ｉｃ
加えられる。ヘッド駆動制御回路（３６）は、これに応
答して、バッファ（３１Ａ）を有効にし、インバータ（
３２Ａ）を無効にするような条件設定を行なう。その結
果として、第１カウンタ（１５）からの出力はバッファ
（３１Ａ）を介してヘッド部（２０Ａ）側に加わるよう
にされる。Next, the heating resistor (24) of the head part (20A)
Regarding the fact that heat is generated when the output from the NAND game (23) is logic 1, at this time, an output signal corresponding to logic 1 is generated from the identification signal circuit (25), Head drive control circuit (36) Ic
Added. In response, the head drive control circuit (36) enables the buffer (31A) and turns on the inverter (31A).
32A) is set to invalidate it. As a result, the output from the first counter (15) is applied to the head section (20A) via the buffer (31A).
以上説明されたように、この発明に係るサーマルプリン
タ制御方式は、プリンタ制御機能部と、サーマルプリン
タのヘッド部と、両者間に介在する条件設定部とからな
るものであって、前記ヘッド部にはヘッドを発熱させる
信号の論理状態を識別するための識別信号回路が含まれ
、前記条件設定部は互いに並列にされたバッファおよび
インバータとヘッド為動制御回路とからなるように構成
されており、前記ヘッド駆動制御回路は、前記識別信号
回路からの信号に基づいて、前記バッファおよびインバ
ータの一方を有効化し、他方を無効化するようにされて
いるものであるから、それまでの発熱指令信号の論理状
態とは異なるヘッドに交換するときにも、それに対応す
る駆動制御回路を交換する必要がなくなり、また、切換
えのミスによるヘッドの故障を防止することができると
いつた効果が奏せられるものである。As explained above, the thermal printer control method according to the present invention includes a printer control function section, a head section of the thermal printer, and a condition setting section interposed between the two, and the thermal printer control method according to the present invention includes a printer control function section, a head section of the thermal printer, and a condition setting section interposed between the two. includes an identification signal circuit for identifying the logical state of a signal that causes the head to generate heat, and the condition setting section is configured to include a buffer and an inverter that are arranged in parallel with each other, and a head action control circuit, Since the head drive control circuit is configured to enable one of the buffer and the inverter and disable the other based on the signal from the identification signal circuit, the previous heat generation command signal is Even when replacing a head with a different logical state, there is no need to replace the corresponding drive control circuit, and head failures due to switching errors can be prevented. It is.
第１図は、この発明の一実施例であるサーマルプリンタ
制御方式の機能的構成図、第２図は、従来のこの種のサ
ーマルプリンタ制御方式の機能的構成図である。
（１０）はプリンタ制御機能部、（１１）はＣＰＵ、（
１２）はＲＯＭ、（１３）はＲＡＭ、（１４）は入力回
路、（１５）は第１カウンタ、（１６）は第２カウンタ
、（１７）はパラレル・シリアル変換器、（１８）はク
ロック発生器、（１９）は分局器、（２ＯＡ）はヘッド
部、（２１）はシフトレジスタ、（２２）はラッチ、（
２３）はＮＡＮＤゲート、（２４）は発熱抵抗体、（２
５）は識別信号回路、（３０Ａ）は条件設定部、（３１
Ａ）はバッファ、（３２Ａ）はインバータ、（３６）は
ヘッド駆動制御回路。
なお、図中、同一符号は同一または相当部分を示す。FIG. 1 is a functional block diagram of a thermal printer control system according to an embodiment of the present invention, and FIG. 2 is a functional block diagram of a conventional thermal printer control system of this type. (10) is the printer control function section, (11) is the CPU, (
12) is a ROM, (13) is a RAM, (14) is an input circuit, (15) is a first counter, (16) is a second counter, (17) is a parallel-to-serial converter, and (18) is a clock generator. (19) is a branching unit, (2OA) is a head unit, (21) is a shift register, (22) is a latch, (
23) is a NAND gate, (24) is a heating resistor, (2
5) is an identification signal circuit, (30A) is a condition setting section, (31
A) is a buffer, (32A) is an inverter, and (36) is a head drive control circuit. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
、両者間に介在する条件設定部とからなるサーマルプリ
ンタ制御方式であつて、前記ヘッド部にはヘッドを発熱
させる信号の論理状態を識別する識別信号回路が含まれ
、前記条件設定部は互いに並列にされたバッファおよび
インバータとヘッド駆動制御回路とからなつており、前
記ヘッド駆動制御回路は、前記識別信号回路からの信号
に基づいて前記バッファおよびインバータの一方を有効
化し、他方を無効化するようにされていることを特徴と
するサーマルプリンタ制御方式。A thermal printer control system consisting of a printer control function section, a thermal printer head section, and a condition setting section interposed between the two, wherein the head section is provided with an identification signal that identifies the logical state of a signal that causes the head to generate heat. The condition setting section includes a buffer, an inverter, and a head drive control circuit that are arranged in parallel with each other, and the head drive control circuit controls the buffer and inverter based on the signal from the identification signal circuit. A thermal printer control method characterized in that one of the following is enabled and the other is disabled.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62017248A JPS63185652A (en) | 1987-01-29 | 1987-01-29 | Thermal printer control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62017248A JPS63185652A (en) | 1987-01-29 | 1987-01-29 | Thermal printer control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63185652A true JPS63185652A (en) | 1988-08-01 |
Family
ID=11938647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62017248A Pending JPS63185652A (en) | 1987-01-29 | 1987-01-29 | Thermal printer control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63185652A (en) |
-
1987
- 1987-01-29 JP JP62017248A patent/JPS63185652A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794558A (en) | Microprocessor having self-programmed eprom | |
| KR100224965B1 (en) | The diagnostic/control system using the multi-level i2c bus | |
| JPS6336338A (en) | Interrupt demand generator | |
| JPS63185652A (en) | Thermal printer control | |
| JPS6335360A (en) | Lifetime lengthening system of heat-sensitive printing-head | |
| US6034545A (en) | Macrocell for data processing circuit | |
| US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| US5341380A (en) | Large-scale integrated circuit device | |
| JP2578144B2 (en) | Parallel data port selection method and device | |
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| KR100357426B1 (en) | Clock circuit suitable for sequential control system with multifunction | |
| JP2500158Y2 (en) | Thermal recording device | |
| JPH0566872B2 (en) | ||
| JP3295016B2 (en) | Thermal history control device for thermal head and thermal head | |
| JPH0694804A (en) | Ic testing device | |
| JPH0738399A (en) | Bidirectional buffer circuit | |
| SU809397A1 (en) | Storage device with error correction | |
| JPS62131342A (en) | Diagnostic system for digital output | |
| JPS61213960A (en) | Data transmission system between cpus | |
| JPS63109654A (en) | Facsimile receiver | |
| JPS62168258A (en) | Cpu switching circuit | |
| JPH0438501A (en) | Set value input method using telephone line | |
| JPH0773135A (en) | Device identification system | |
| JPH02266409A (en) | Power supply controller | |
| JPH02142223A (en) | Parity check circuit |