JPS63185213A - Input circuit - Google Patents
Input circuitInfo
- Publication number
- JPS63185213A JPS63185213A JP1624087A JP1624087A JPS63185213A JP S63185213 A JPS63185213 A JP S63185213A JP 1624087 A JP1624087 A JP 1624087A JP 1624087 A JP1624087 A JP 1624087A JP S63185213 A JPS63185213 A JP S63185213A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- input circuit
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、不平衡信号を取り込み平衡信号に変換して後
続の回路へ入力するだめの入力回路に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an input circuit for taking in an unbalanced signal, converting it into a balanced signal, and inputting the signal to a subsequent circuit.
例えば衛星放送やテレビ放送をアンテナで受信して得ら
れる不平衡信号を、ＩＣ化されたチューナ回路（平衡信
号を扱う回路形式を採っている）等へ入力する際、不平
衡信号を平衡信号に変換してから入力してやらなければ
ならないが、本発明は、このような用途に好適に用い得
る入力回路に関するものである。For example, when inputting an unbalanced signal obtained by receiving satellite broadcasting or television broadcasting with an antenna to an IC tuner circuit (which uses a circuit format that handles balanced signals), the unbalanced signal is converted into a balanced signal. Although input must be performed after conversion, the present invention relates to an input circuit that can be suitably used for such applications.
第２図は、かかる従来の入力回路を示す回路図である。 FIG. 2 is a circuit diagram showing such a conventional input circuit.
同図において、１１１は不平衡信号の入力される入力端
子、１５は可変減衰器、１１２は可変減衰器１５にける
減衰量を制御する制御電圧の印加端子、１は高周波トラ
ンス、４，５．６はそれぞれ直流遮断用コンデンサ、７
はＩＣ（集積回路）、８〜１３はそれぞれバイアス抵抗
、２゜３はそれぞれＩＣ７内のトランジスタ、１４は定
電流源回路、である。In the figure, 111 is an input terminal into which an unbalanced signal is input, 15 is a variable attenuator, 112 is a control voltage application terminal for controlling the amount of attenuation in the variable attenuator 15, 1 is a high frequency transformer, 4, 5 . 6 are DC cutoff capacitors, 7
1 is an IC (integrated circuit), 8 to 13 are bias resistors, 2.3 are transistors in the IC 7, and 14 is a constant current source circuit.
入力端子１１１から入力された不平衡信号を可変減衰器
１５で適当に減衰させた後、直流遮断用コンデンサ４，
５．６および高周波トランス１がら成る入力回路を介す
ることにより平衡信号に変換してＩＣ７に入力する。Ｉ
Ｃ７は、図示の如きトランジスタ２，３等からなる差動
増幅回路、即ち平衡信号を処理する差動増幅回路を構成
している。After appropriately attenuating the unbalanced signal input from the input terminal 111 with the variable attenuator 15, the DC interrupting capacitor 4,
5.6 and a high frequency transformer 1, the signal is converted into a balanced signal and input to the IC7. I
C7 constitutes a differential amplifier circuit made up of transistors 2, 3, etc. as shown, that is, a differential amplifier circuit that processes a balanced signal.
なお、これに関連した技術を記載した文献としては、特
開昭６１−１０７８０４号公報を挙げることが出来る。Incidentally, as a document describing a technique related to this, JP-A-61-107804 can be mentioned.
以上説明した従来技術は、不平衡信号を平衡信号に変換
するのにトランスを必要とする。トランスは大変高張る
上、Ｌ（インダクタンス）と磁性体から構成されている
ため、ＩＣ化に適しないという問題がある。The conventional technology described above requires a transformer to convert an unbalanced signal into a balanced signal. A transformer has a problem that it is not suitable for IC implementation because it is very high-voltage and is composed of L (inductance) and a magnetic material.
本発明の目的は、トランスを必要とせず、従って高張る
こともなく、ＩＣ化にも適した入力回路を提供すること
にある。An object of the present invention is to provide an input circuit that does not require a transformer, is not expensive, and is suitable for IC implementation.
上記目的は、エミッタ接地型増幅器において、エミッタ
抵抗とコレクタ抵抗をほぼ同じに選び、エミッタ抵抗と
並列に補償用のコンデンサを接続し、ベースに不平衡信
号を入力することにより、エミッタとコレクタより互い
に位相の反転した出力を得ることにより達成される。The above purpose is achieved by selecting almost the same emitter resistance and collector resistance in an emitter-grounded amplifier, connecting a compensation capacitor in parallel with the emitter resistance, and inputting an unbalanced signal to the base. This is achieved by obtaining an output with an inverted phase.
また、エミッタとエミッタ抵抗の間にピンダイオードを
挿入し、エミッタ抵抗と並列にコンデンサを接続し、ピ
ンダイオードとエミッタ抵抗およびコンデンサとの接続
点とコレクタより互いに位相の反転した出力を得、エミ
ッタ電流（コレクタ電流）としてのピンダイオードを流
れる動作電流を変えることにより通過利得を制御するこ
とができる。In addition, a pin diode is inserted between the emitter and the emitter resistor, and a capacitor is connected in parallel with the emitter resistor. Outputs with opposite phases are obtained from the connection point of the pin diode, emitter resistor, and capacitor, and from the collector, and the emitter current The pass gain can be controlled by changing the operating current flowing through the pin diode (collector current).
あるいは、エミッタとエミッタ抵抗およびコレクタとコ
レクタ抵抗の間にそれぞれピンダイオードを接続し、エ
ミッタ抵抗とピンダイオードの直列回路に並列にコンデ
ンサを接続し、各抵抗とピンダイオードの接続点より互
いに位相の反転した出力を得、エミッタ電流（コレクタ
電流）としての両ビンダイオードを流れる動作電流を変
えることにより通過利得を制御することができる。Alternatively, connect a pin diode between the emitter and the emitter resistor and between the collector and the collector resistor, connect a capacitor in parallel to the series circuit of the emitter resistor and the pin diode, and reverse the phase from the connection point of each resistor and the pin diode. The pass gain can be controlled by changing the operating current flowing through both bin diodes as emitter current (collector current).
この通過利得の制御は、第２図における可変減衰器１５
の機能に相当するもので、本人力回路は、不平衡信号を
平衡信号に変換するだけでなく、可変減衰器の機能も有
し、好都合な回路と云うことができる。Control of this pass gain is performed by the variable attenuator 15 in FIG.
The self-powered circuit not only converts an unbalanced signal into a balanced signal, but also has the function of a variable attenuator, and can be said to be a convenient circuit.
エミッタ抵抗をＲＥ、 コレクタ出力をＲＣ，ミラー効
果によるコレクタ容量をＣＣ，エミッタに接続する補償
用コンデンサの容量をＣＥとすると、ベースへの入力信
号ｖｉｎに対するエミッタ電流（−コレクタ電流）の変
化ｉＥは、
で表わされる。よって、コレクタ出力ｖＣとエミッタ出
力ｖＥはＲＥ＝ＲＣ，ＣＥ＝ＣＣに選ぶと、ｖＥ＝ ｉ
Ｅ ・（ＲＥ／／ＣＥ）−ｖ ｉ ｎ −（２
１ｖＣ−−ｉＥ（ＲＣ／／ＣＣ）＝−ｖｉｎ ＝（３
１となり、振幅が同じで逆位相の出力ｖＣとｖＥが得ら
れる。Assuming that the emitter resistance is RE, the collector output is RC, the collector capacitance due to the Miller effect is CC, and the capacitance of the compensation capacitor connected to the emitter is CE, the change iE in the emitter current (-collector current) with respect to the input signal vin to the base is , is expressed as . Therefore, if the collector output vC and emitter output vE are chosen as RE=RC and CE=CC, then vE=i
E ・(RE//CE)-v i n -(2
1vC--iE(RC//CC)=-vin=(3
1, and outputs vC and vE with the same amplitude and opposite phases are obtained.
ここで（ＲＥ／／ＧＥ）は、インピーダンスＲＥとイン
ピーダンスＣＢの並列接続回路の合成インピーダンスを
表わす。Here, (RE//GE) represents the composite impedance of a circuit connected in parallel with impedance RE and impedance CB.
ここでエミッタ側にピンダイオードを挿入した場合は、
ピンダイオードの等価抵抗をＲＤとすると、エミッタ電
流ｉＥは
ＲＤ＋ＲＥ（１＋ｊωＲＤ、ＣＥ）
・・・・・・（４）
となり、同様にＲＥ＝ＲＣ，ＣＥ＝ＣＣに選ぶとｖＥ＝
ｉ Ｅ・（ＲＥ／／ＣＥ）
ＲＤ＋ＲＦ、（１＋ ｊωＲＤ、ＣＢ）・・・・・・（
５）
ｖｃ−−ｉ Ｅ（ＲＣ／／ＣＧ）
ＲＤ＋ＲＥ（１＋ ３ωＲＤ−ＣＢ）
ＲＣ
１＋ｊωＲＣ−ＣＣ
ＲＤ＋ＲＥ（１＋ ｊωＲＤ−ＣＢ）
・・・・・・（６）
となり、振幅が同じで互いに逆位相の出力ｖＥとＶＣが
得られる。If you insert a pin diode on the emitter side,
If the equivalent resistance of the pin diode is RD, the emitter current iE is RD + RE (1 + jωRD, CE) ... (4) Similarly, if RE = RC and CE = CC are chosen, vE =
i E・(RE//CE) RD+RF, (1+ jωRD, CB)・・・・・・(
5) vc--i E(RC//CG) RD+RE(1+3ωRD-CB) RC 1+jωRC-CC RD+RE(1+ jωRD-CB) ・・・・・・(6) Outputs vE and VC are obtained.
また、エミッタ電流の直流成分を可変しピンダイオード
の等価抵抗を変化させると振幅を制御すことができる。Furthermore, the amplitude can be controlled by varying the DC component of the emitter current and changing the equivalent resistance of the pin diode.
コレクタ側とエミッタ側の両方にピンダイオードを挿入
した場合は、式＋１１． （２）、 （３１において、
各抵抗にＲＤを加算したことになり、同様に振幅が同じ
で互いに逆位相の二つの出力が得られる。なお、ミラー
効果によるコレクタ容量が無視できる場合には補償用の
コンデンサＣＢは必要ない。If pin diodes are inserted on both the collector side and the emitter side, formula +11. (2), (in 31,
This means that RD is added to each resistor, and two outputs having the same amplitude and opposite phases are obtained. Note that if the collector capacitance due to the Miller effect can be ignored, the compensation capacitor CB is not necessary.
以下、本発明の実施例を図により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
同図に示す入力回路は、バイポーラトランジスタ１６と
バイアス用抵抗１８，１９，２０．２１とコンデンサ２
３とピンダイオード１７から構成され、端子２００は不
平衡信号が図示せざる直流遮断コンデンサを介して入力
される信号入力端子、端子２０１と２０２は互いに逆位
相の二つの信号を平衡信号として出力する信号出力端子
、端子２Ｏ３は減衰特性制御のための直流電圧の印加端
子、ＶＣＣは電源である。The input circuit shown in the figure consists of a bipolar transistor 16, bias resistors 18, 19, 20.21, and a capacitor 2.
3 and a pin diode 17, the terminal 200 is a signal input terminal into which an unbalanced signal is input via a DC cutoff capacitor (not shown), and the terminals 201 and 202 output two signals with mutually opposite phases as balanced signals. A signal output terminal, terminal 2O3, is a DC voltage application terminal for controlling attenuation characteristics, and VCC is a power supply.
ピンダイオード１７は、トランジスタ１６のエミッタに
接続され、補償用コンデンサ２３は抵抗１９に並列に接
続される。不平衡信号から成る入力信号はトランジスタ
１６のベースに入力され、コレクタに接続された端子２
０１からは入力信号に対し逆相の信号が出力され、ピン
ダイオード１７と抵抗１９と補償用コンデンサ２３との
接続点に接続された端子２０２からは人力信号と同相の
信号が出力される。また、制御端子２０３に印加した制
御信号（電圧）によりトランジスタ１６のベース・バイ
アスを変えてエミッタ電流を変化させることによりピン
ダイオード１７の等価抵抗を変えて出力端子２０１，２
０２から出力される平衡信号の振幅特性を制御している
。Pin diode 17 is connected to the emitter of transistor 16, and compensation capacitor 23 is connected in parallel to resistor 19. An input signal consisting of an unbalanced signal is input to the base of the transistor 16 and is connected to the terminal 2 connected to the collector.
01 outputs a signal with the opposite phase to the input signal, and a terminal 202 connected to the connection point between the pin diode 17, the resistor 19, and the compensation capacitor 23 outputs a signal with the same phase as the human input signal. In addition, by changing the base bias of the transistor 16 and changing the emitter current by the control signal (voltage) applied to the control terminal 203, the equivalent resistance of the pin diode 17 is changed, and the output terminals 201 and 2
The amplitude characteristics of the balanced signal output from 02 are controlled.
第３図は本発明の他の実施例を示す回路図である。同図
に示す実施例は、エミッタ側とコレクタ側にそれぞれピ
ンダイオード１７ａ、１７ｂを接続し、エミッタをコン
デンサ２３で接地している。FIG. 3 is a circuit diagram showing another embodiment of the present invention. In the embodiment shown in the figure, pin diodes 17a and 17b are connected to the emitter side and the collector side, respectively, and the emitter is grounded by a capacitor 23.
出力は各ピンダイオード１７ａ、１７ｂと抵抗１８，１
９の各接続点から得られ、出力振幅は端子２０３に印加
される制御電圧で変化する。The output is each pin diode 17a, 17b and resistor 18,1
9, and the output amplitude changes with the control voltage applied to the terminal 203.
第４図は本発明の別の実施例を示す回路図である。同図
に示す実施例は、出力振幅の制御を行なわずピンダイオ
ードを用いない例である。出力信号はトランジスタ１６
のエミッタとコレクタから出力端子２０１，２０２を介
して出力される。つまり本実施例は、入力不平衡信号を
平衡信号に変換して出力する機能を有するのみで、その
出力信号の振幅を可変させる機能は有しない実施例であ
ると云える。FIG. 4 is a circuit diagram showing another embodiment of the present invention. The embodiment shown in the figure is an example in which the output amplitude is not controlled and no pin diode is used. The output signal is the transistor 16
The signal is output from the emitter and collector of the signal via output terminals 201 and 202. In other words, this embodiment can be said to be an embodiment that only has a function of converting an input unbalanced signal into a balanced signal and outputting it, but does not have a function of varying the amplitude of the output signal.
第５図は第１図に示した実施例を差動増幅器の入力回路
として用いた場合を示す回路図で、第１図と第２図を併
せ参照することにより、容易に理解されるであろう。FIG. 5 is a circuit diagram showing the case where the embodiment shown in FIG. 1 is used as an input circuit of a differential amplifier, and can be easily understood by referring to FIG. 1 and FIG. 2 together. Dew.
第５図において、コンデンサ２４は直流遮断用である。In FIG. 5, the capacitor 24 is for DC interruption.
端子２００へ入力された不平衡信号は、トランジスタ１
６によって平衡信号に変換され、トランジスタ２，３か
らなる差動増幅回路へ入力される。トランジスタ２．３
へ入力される信号振幅は抵抗２２に印加される制御電圧
（例えばＡＧＣ制御電圧）によって制御される。。The unbalanced signal input to the terminal 200 is transmitted to the transistor 1
6, the signal is converted into a balanced signal and input to a differential amplifier circuit consisting of transistors 2 and 3. Transistor 2.3
The amplitude of the signal input to the resistor 22 is controlled by a control voltage (for example, an AGC control voltage) applied to the resistor 22. .
本実施例は差動増幅回路を例に挙げたが、これに限るも
のではなく、平衡信号入力を必要とするミクサ等にも適
用できるのは明らかである。Although the present embodiment takes a differential amplifier circuit as an example, it is obvious that the present invention is not limited to this and can also be applied to a mixer or the like that requires balanced signal input.
第６図は、本発明の更に別の実施例を示す回路図である
。同図に示す実施例は、第１図、第３図に示した実施例
のように、トランジスタ１６のベースのバイアスを変え
る手段（制御端子２０３への制御電圧の印加）によるの
でなしに、ピンダイオード１７を流れる動作電流（エミ
ッタ電流）を制御して、出力端子２０１，２０２から出
力される出力信号の振幅を可変させる実施例である。FIG. 6 is a circuit diagram showing still another embodiment of the present invention. The embodiment shown in the figure does not depend on the bias of the base of the transistor 16 (applying a control voltage to the control terminal 203) as in the embodiments shown in FIGS. 1 and 3. This is an embodiment in which the operating current (emitter current) flowing through the diode 17 is controlled to vary the amplitude of the output signal output from the output terminals 201 and 202.
第６図において、エミッタ抵抗１９は端子２０３により
制御電圧が印加され、制御電圧が変化することでエミッ
タ抵抗１９の両端間電圧が可変され、エミッタ電流が制
御される。In FIG. 6, a control voltage is applied to the emitter resistor 19 through a terminal 203, and by changing the control voltage, the voltage across the emitter resistor 19 is varied, and the emitter current is controlled.
以上の諸実施例は、ＮＰＮ型のバイポーラトランジスタ
を例に述べてきたが、ＰＮＰ型のトランジスタを用いて
も同様な効果が得られるは明らかである。Although the above embodiments have been described using an NPN type bipolar transistor as an example, it is clear that similar effects can be obtained using a PNP type transistor.
また、３端子能動デバイスとしてのトランジスタに、バ
イポーラトランジスタでなく、ＦＥＴを用いても同様な
効果が得られる。Moreover, the same effect can be obtained even if an FET is used instead of a bipolar transistor as a transistor serving as a three-terminal active device.
第７図乃至第９図は何れもバイポーラトランジスタの代
りにＦＥＴを用いた実施例を示す回路図である。第７図
において、ＦＥＴ２５のドレイン側の端子２０１から入
力信号と逆相の出力が、ソース側の端子２０２からは同
相の信号が出力される。第７図は第４図に対応している
。7 to 9 are circuit diagrams each showing an embodiment in which a FET is used instead of a bipolar transistor. In FIG. 7, a terminal 201 on the drain side of the FET 25 outputs an output having the opposite phase to the input signal, and a terminal 202 on the source side outputs a signal in phase. FIG. 7 corresponds to FIG. 4.
第８図、第９図の実施例は、端子２０３に印加した制御
電圧によりゲートバイアスを変化させ、ドレイン電流を
変化させてピンダイオード１７ （１７ａ、 １７
ｂ）の等価抵抗を可変し、出力振幅を制御している。な
お、前にも同様のことを述べたが、ＦＥＴ２５のソース
容量が無視できる場合、上記実施例のコンデンサ２３は
省略できる。In the embodiments shown in FIGS. 8 and 9, the gate bias is changed by the control voltage applied to the terminal 203, the drain current is changed, and the pin diodes 17 (17a, 17
The equivalent resistance of b) is varied to control the output amplitude. As mentioned above, if the source capacitance of the FET 25 can be ignored, the capacitor 23 in the above embodiment can be omitted.
第８図は第１図に、第９図は第３図に、それぞれ対応し
ている。8 corresponds to FIG. 1, and FIG. 9 corresponds to FIG. 3, respectively.
本発明によれば、高周波スランスを用いることなく、不
平衡信号系から平衡信号が得られ、また得られた平衡信
号の可変減衰特性を有し、しかもＩＣ化可能である等の
利点がある。According to the present invention, there are advantages such that a balanced signal can be obtained from an unbalanced signal system without using a high frequency balance, the obtained balanced signal has variable attenuation characteristics, and can be integrated into an IC.
第１図は本発明の一実施例を示す回路図、第２図は従来
の入力回路を示す回路図、第３図乃至第９図はそれぞれ
本発明の別の実施例を示す回路図である。
符号の説明
１６・・・トランジスタ、１７・・・ピンダイオード、
１８．１９，２０，２１．２２・・・抵抗、２３・・・
コンデンサ、２５・・・ＦＥＴ
代理人 弁理士 並 木 昭 夫
第１図
＠２ 図
第８図
第４図FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional input circuit, and FIGS. 3 to 9 are circuit diagrams showing other embodiments of the present invention. . Explanation of symbols 16...Transistor, 17...Pin diode,
18.19,20,21.22...Resistance, 23...
Capacitor, 25...FET Agent Patent Attorney Akio Namiki Figure 1@2 Figure 8 Figure 4
Claims (1)
路へ入力するための入力回路において、 ３端子能動デバイスと、該デバイスの第１の端子を電源
に接続する第１の抵抗と、該デバイスの第２の端子を接
地するための第２の抵抗と、該デバイスの第３の端子に
バイアス電圧を印加するバイアス回路と、前記第１の抵
抗と第２の抵抗の少なくともいずれか一方に並列に接続
されたコンデンサと、を具備し、 前記第３の端子に不平衡信号を取り込み、前記第１の端
子および第２の端子から平衡信号を取り出して後続の回
路へ入力することを特徴とする入力回路。 ２、特許請求の範囲第１項記載の入力回路において、前
記第１の端子と第１の抵抗との間、または前記第２の端
子と第２の抵抗との間、にピンダイオードを接続し、該
オインダイオードに流れる動作電流を可変制御する手段
を具備することを特徴とする入力回路。 ３、特許請求の範囲第１項記載の入力回路において、前
記第１の端子と第１の抵抗との間、前記第２の端子と第
２の抵抗との間、にそれぞれピンダイオードを接続し、
該ピンダイオードに流れる動作電流を可変制御する手段
を具備したことを特徴とする入力回路。 ４、特許請求の範囲第２項記載の入力回路において、ピ
ンダイオードを接続された側の抵抗に並列にコンデンサ
を接続したことを特徴とする入力回路。 ５、特許請求の範囲第３項記載の入力回路において、第
１の抵抗とピンダイオードとの直列接続回路、第２の抵
抗とピンダイオードとの直列接続回路、の少なくも一方
にコンデンサを並列接続したことを特徴とする入力回路
。 ６、特許請求の範囲第２項乃至第５項のうちの任意の一
つに記載の入力回路において、前記ピンダイオードに流
れる動作電流を可変制御する手段が、前記３端子能動デ
バイスの第３の端子に印加する電圧を可変する手段から
成ることを特徴とする入力回路。 ７、特許請求の範囲第２項乃至第５項のうちの任意の一
つに記載の入力回路において、前記ピンダイオードに流
れる動作電流を可変制御する手段が、前記３端子能動デ
バイスの第１の端子と第２の端子のうちで、電源に接続
された側にない方の端子につながる電位を可変制御する
手段から成ることを特徴とする入力回路。[Claims] 1. An input circuit for taking in an unbalanced signal, converting it into a balanced signal, and inputting it to a subsequent circuit, comprising: a three-terminal active device; and a third terminal connecting the first terminal of the device to a power source. a second resistor for grounding a second terminal of the device; a bias circuit for applying a bias voltage to a third terminal of the device; and the first resistor and the second resistor. a capacitor connected in parallel to at least one of the above, the unbalanced signal is taken into the third terminal, and the balanced signal is taken out from the first terminal and the second terminal and sent to a subsequent circuit. An input circuit characterized by inputting. 2. In the input circuit according to claim 1, a pin diode is connected between the first terminal and the first resistor or between the second terminal and the second resistor. , an input circuit comprising means for variably controlling the operating current flowing through the ion diode. 3. In the input circuit according to claim 1, pin diodes are connected between the first terminal and the first resistor and between the second terminal and the second resistor, respectively. ,
An input circuit comprising means for variably controlling the operating current flowing through the pin diode. 4. The input circuit according to claim 2, characterized in that a capacitor is connected in parallel to the resistor connected to the pin diode. 5. In the input circuit according to claim 3, a capacitor is connected in parallel to at least one of the series connection circuit of the first resistor and the pin diode, and the series connection circuit of the second resistor and the pin diode. An input circuit characterized by: 6. In the input circuit according to any one of claims 2 to 5, the means for variably controlling the operating current flowing through the pin diode is a third terminal of the three-terminal active device. An input circuit comprising means for varying a voltage applied to a terminal. 7. In the input circuit according to any one of claims 2 to 5, the means for variably controlling the operating current flowing through the pin diode is a first terminal of the three-terminal active device. An input circuit comprising means for variably controlling the potential connected to the terminal and the second terminal that is not connected to the power source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1624087A JPS63185213A (en) | 1987-01-28 | 1987-01-28 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1624087A JPS63185213A (en) | 1987-01-28 | 1987-01-28 | Input circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63185213A true JPS63185213A (en) | 1988-07-30 |
Family
ID=11911033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1624087A Pending JPS63185213A (en) | 1987-01-28 | 1987-01-28 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63185213A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846453A (en) * | 1994-07-29 | 1996-02-16 | Nec Corp | Differential amplifier circuit |
| WO2006030513A1 (en) * | 2004-09-16 | 2006-03-23 | Fujitsu Limited | Unbalance-balance converter |
| JP2012104953A (en) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Emphasis signal generation circuit and signal synthesis circuit |
| WO2023182510A1 (en) * | 2022-03-25 | 2023-09-28 | 株式会社村田製作所 | Electronic circuit and doherty amplification circuit |
-
1987
- 1987-01-28 JP JP1624087A patent/JPS63185213A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846453A (en) * | 1994-07-29 | 1996-02-16 | Nec Corp | Differential amplifier circuit |
| WO2006030513A1 (en) * | 2004-09-16 | 2006-03-23 | Fujitsu Limited | Unbalance-balance converter |
| JP2012104953A (en) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Emphasis signal generation circuit and signal synthesis circuit |
| WO2023182510A1 (en) * | 2022-03-25 | 2023-09-28 | 株式会社村田製作所 | Electronic circuit and doherty amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US6211718B1 (en) | Low voltage double balanced mixer | |
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| JPH07147523A (en) | Variable gain amplifier | |
| US3383612A (en) | Integrated circuit biasing arrangements | |
| JPH0563466A (en) | High input impedance-low noise amplifier for microphone | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPS63185213A (en) | Input circuit | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US6278299B1 (en) | Voltage to current converter | |
| JPS645370Y2 (en) | ||
| US6407632B1 (en) | Radio frequency amplifier | |
| US4535301A (en) | High frequency amplifier circuit | |
| US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
| JPH0527282B2 (en) | ||
| JP2719251B2 (en) | Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics | |
| KR20050093820A (en) | Controllable rf broadband amplifier with a constant input impedance | |
| JPH03125507A (en) | Frequency conversion circuit | |
| JPS63142716A (en) | Input switching circuit | |
| JPS6126313A (en) | Broad band dc amplifier circuit | |
| JPH0511681B2 (en) | ||
| JPS6019844B2 (en) | Voltage controlled variable resistance circuit | |
| JPS61264904A (en) | Frequency conversion circuit | |
| JP2977022B2 (en) | Frequency mixer circuit |