JPS63169125A - D/a converter - Google Patents
D/a converterInfo
- Publication number
- JPS63169125A JPS63169125A JP128187A JP128187A JPS63169125A JP S63169125 A JPS63169125 A JP S63169125A JP 128187 A JP128187 A JP 128187A JP 128187 A JP128187 A JP 128187A JP S63169125 A JPS63169125 A JP S63169125A
- Authority
- JP
- Japan
- Prior art keywords
- group
- reference voltage
- signal
- digital input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｄ／Ａ変換器に関し、さらに詳しくは、複数
のデジタル入力信号を同時にＤ／Ａ変換するＤ／Ａ変換
器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a D/A converter, and more particularly to a D/A converter that simultaneously D/A converts a plurality of digital input signals.
従来、複数のデジタル入力信号をＤ／Ａ変換する方法と
しては、
（１）Ｄ／Ａ変換器の出力にデジタル信号の数と同数の
サンプルホールド回路を設けて、各デジタル入力信号を
順次Ｄ／Ａ変換し、出力を対応するサンプルホールド回
路で保持する方法や、（２）デジタル入力信号と同数の
Ｄ／Ａ変換器を設ける方法があった。このような回路の
応用回路としては、例えばＶＴＲの再生時の色信号処理
系におけるＲ−Ｙ信号とＢ−Ｙ信号の発生がある。Conventionally, methods for D/A converting multiple digital input signals include: (1) providing the same number of sample and hold circuits as the number of digital signals at the output of a D/A converter, and sequentially D/A converting each digital input signal; There are two methods: (2) providing the same number of D/A converters as digital input signals; and (2) providing the same number of D/A converters as digital input signals. An example of an application circuit of such a circuit is the generation of RY and BY signals in a color signal processing system during reproduction of a VTR.
第５図（ｂ）は、そのような例のブロック図である。第
５図には、再生時と共に、記録時のブロック図も示しで
ある。同図の構成によるＶＴＲの色信号処理系について
、簡単に説明する。図中、Ｒ−Ｙ信号６１とＢ−Ｙ信号
６２は、色あい、色の濃さを決める信号であり、記録時
に同図の回路はＲ−Ｙ信号６１とＢ−Ｙ信号６２を磁気
記録に適した信号（以下、低域変換副搬送波６３と呼ぶ
）に変換することを目的とし、再生時は低域変換副搬送
波６３より、Ｒ−Ｙ信号６１．Ｂ−Ｙ信号６２を再現す
ることを目的としている。FIG. 5(b) is a block diagram of such an example. FIG. 5 shows a block diagram during recording as well as during reproduction. The color signal processing system of the VTR having the configuration shown in the figure will be briefly explained. In the figure, the R-Y signal 61 and the B-Y signal 62 are signals that determine the color tone and color density. During recording, the circuit in the diagram converts the R-Y signal 61 and the B-Y signal 62 into magnetic recording. The purpose is to convert the R-Y signal 61 . The purpose is to reproduce the BY signal 62.
ま−ず、記録時においては、第５図（ａ）に示すように
Ｒ−Ｙ信号６１と、Ｂ−Ｙ信号６２は、おのおのＡ／Ｄ
変換器５１．５２によりデジタル信号に変換され、次の
デジタル信号処理回路５３で、所定のデジタル信号処理
を受けた後、Ｄ／Ａ変換器５４により低域変換副搬送波
６３として出力される。再生時においては、第５図（ｂ
）に示すように低域副搬送波６３は、Ａ／Ｄ変換器５５
により、デジタル信号に変換され、次のデジタル信号処
理回路５６でデジタル信号処理を受けた後、Ｄ／Ａ変換
器５７．５８により、Ｒ−Ｙ信号６１と、Ｂ−Ｙ信号６
２としておのおの出力される。First, during recording, as shown in FIG.
The signal is converted into a digital signal by converters 51 and 52, subjected to predetermined digital signal processing in the next digital signal processing circuit 53, and then outputted as a low-frequency converted subcarrier 63 by the D/A converter 54. During playback, the image shown in Fig. 5 (b
), the low frequency subcarrier 63 is transmitted to the A/D converter 55.
After being converted into a digital signal and subjected to digital signal processing in the next digital signal processing circuit 56, the D/A converter 57.58 converts the R-Y signal 61 and the B-Y signal 6 into
Each is output as 2.
このようにして、第５図の色信号処理系では前述の目的
を達成しているが、同図の構成では再生時にＲ−Ｙ信号
６１用とＢ−Ｙ信号６２用の２系統のＤ／Ａ変換器５７
．５８が必要であることがわかる。前述したように、従
来、このような場合、（１）Ｄ／Ａ変換器の出力にデジ
タル入力信号と同数（その場合ならば２つ）のサンプル
ホールド回路を設けて、Ｒ−Ｙ信号と、Ｂ−Ｙ信号を順
次Ｄ／Ａ変換し、出力を対応するサンプルホールド回路
で保持するか、又は
（２）デジタル入力信号と同数（この場合２つ）のＤ／
Ａ変換器を設けていた。In this way, the color signal processing system shown in FIG. 5 achieves the above-mentioned purpose. However, in the configuration shown in FIG. A converter 57
．． It can be seen that 58 is required. As mentioned above, conventionally, in such a case, (1) the output of the D/A converter is provided with the same number of sample and hold circuits as the number of digital input signals (in that case, two), and the R-Y signal and Either the B-Y signal is sequentially D/A converted and the output is held in a corresponding sample-and-hold circuit, or (2) the same number of D/A converters (in this case two) as the digital input signal are used.
An A converter was installed.
ところで、前述の従来の（１）の場合に関しては、Ｄ／
Ａ変換器の変換レートを２つのサンプルホールド回路が
分は合うことになるので、Ｒ−Ｙ信号又はＢ−Ｙ信号い
ずれか一方の変換レートは、最大でもＤ／Ａ変換器自身
の変換レートの半分になる。逆に言えば、Ｄ／Ａ変換器
は、Ｒ−Ｙ信号、及びＢ−Ｙ信号の変換レートの２倍の
変換レートが少なくとも要求されることになるが、この
ような高速なり／Ａ変換器を実現する時、デバイスにと
ってかなり大きな負担となるという問題がある。By the way, regarding the conventional case (1) mentioned above, D/
Since the two sample and hold circuits match the conversion rate of the A converter, the conversion rate of either the RY signal or the BY signal is at most the conversion rate of the D/A converter itself. It becomes half. Conversely, the D/A converter is required to have a conversion rate that is at least twice the conversion rate of the R-Y signal and the B-Y signal. When realizing this, there is a problem in that it places a considerable burden on the device.
一方、（２″、の場合間しては、変換レートは（１）の
場合はど速くなくとも良いことは明白である。On the other hand, it is clear that in the case of (2''), the conversion rate does not need to be as fast as in the case of (1).
しかしながら全く別個のＤ／Ａ変換器をＲ−Ｙ信号とＢ
−Ｙ信号の再現に使用した場合、２つのＤ／Ａ変換器の
特性の差により、色ズレが生じることがあり、好ましく
ない。However, a completely separate D/A converter is used for the R-Y signal and the B-signal.
- When used to reproduce a Y signal, color shift may occur due to the difference in characteristics between the two D/A converters, which is not preferable.
この現象について、第６図及び第７図を用いて説明する
。第６図はＤ／Ａ変換器の特性例であり同図中、線６１
は理想的なり／Ａ変換器の特性を示し、線６２は誤差を
持ったＤ／Ａ変換器の特性を示す。この場合では、誤差
を持ったＤ／Ａ変換器は、理想的な出力より絶対値で大
きな出力が出る方向にズしている。This phenomenon will be explained using FIGS. 6 and 7. Figure 6 shows an example of the characteristics of a D/A converter, and in the figure, line 61
shows the characteristics of an ideal RI/A converter, and line 62 shows the characteristics of a D/A converter with an error. In this case, the erroneous D/A converter deviates in the direction of producing an output that is larger in absolute value than the ideal output.
第７図は第６図に特性を示すＤ／Ａ変換器の誤差が色ズ
レを生じる様子を示している。第７図中、円７１はＲ−
Ｙ信号用Ｄ／Ａ変換器及びＢ−Ｙ信号用Ｄ／Ａ変換器が
共に理想的なアナログ出力を出す場合を示す特性の例で
あり、楕円７２はＲ−Ｙ信号用Ｄ／Ａ変換器のみ、第６
図の線６２の特性である場合に円７１と同じデジタル入
力に対して示す特性であり、円７３はＲ−Ｙ信号用Ｄ／
Ａ変換器、及びＢ−Ｙ信号用Ｄ／Ａ変換器が共に第６図
の線６２の特性である場合に、円７１と同じ入力に対し
て示す特性である６例えば、円７１上の点７４に注目す
る。Ｒ−Ｙ信号、Ｂ−Ｙ信号がおのおの点７４に相当す
る値である時、その色は点７４と原点を結んだ線分がＢ
−Ｙ軸となす角θ１により色あいが決まり、その線分の
長さによって色の濃さが決まる０点７４はＲ−Ｙ信号用
Ｄ／Ａ変換器、Ｂ−Ｙ信号用Ｄ／Ａ変換器が共に理想的
な場合であるが、仮にＲ−Ｙ信号用Ｄ／Ａ変換器のみが
第６図に示す線６２の特性になったとすると、点７４と
同じデジタル入力によるアナログ出力は楕円７２上の点
７５に移る。この結果、点７５と原点を結んだ線分がＢ
−Ｙ軸となす角はθ２となり、角θｌより変化する。前
述したように、この角度θ１．θ２はその点の色あいを
示すので、この結果色が変わる事になり、間違った色に
なる。ここで、さらにＢ−Ｙ信号用Ｄ／Ａ変換器も第６
図の線６２の特性になったとすると、点７５は円７３上
の点７６に移る。この結果、点７６と原点を結んだ線分
がＢ−Ｙ軸となす角はθ１となり、理想的な出力の場合
と同一となる。このことがらＲ−Ｙ信号用のＤ／Ａ変換
器とＢ−Ｙ信号用のＤ／Ａ変換器は、相対的特性が良い
ほうが、すなわち特性の相対的な差が少いほうが色あい
に対する誤差を小さくできることがわかる。しかしなが
ら、従来の（２）の場合においては、Ｒ−Ｙ信号用とＢ
−Ｙ信号用のＤ／Ａ変換器は全く別個なので、その相対
的特性は全く保証されていないという問題がある。FIG. 7 shows how errors in the D/A converter whose characteristics are shown in FIG. 6 cause color misregistration. In Figure 7, circle 71 is R-
This is an example of the characteristics when the Y signal D/A converter and the B-Y signal D/A converter both output ideal analog outputs, and the ellipse 72 indicates the R-Y signal D/A converter. only, 6th
In the case of the characteristic shown by line 62 in the figure, it is the characteristic shown for the same digital input as circle 71, and circle 73 is the characteristic shown for the D/R signal for R-Y signal.
If both the A converter and the B-Y signal D/A converter have the characteristics shown by the line 62 in FIG. Pay attention to 74. When the R-Y signal and B-Y signal each have a value corresponding to point 74, the color is determined by the line segment connecting point 74 and the origin.
-The color tone is determined by the angle θ1 formed with the Y axis, and the color density is determined by the length of the line segment.0 point 74 is the D/A converter for the R-Y signal, and the D/A converter for the B-Y signal. are both ideal, but if only the R-Y signal D/A converter has the characteristic of line 62 shown in FIG. Move to point 75. As a result, the line segment connecting point 75 and the origin is B
The angle formed with the −Y axis is θ2, which changes from the angle θl. As mentioned above, this angle θ1. Since θ2 indicates the color tone of that point, this results in a change in color, resulting in an incorrect color. Here, the BY signal D/A converter is also connected to the sixth
If the characteristic of line 62 in the figure is assumed, point 75 moves to point 76 on circle 73. As a result, the angle that the line segment connecting the point 76 and the origin makes with the BY axis is θ1, which is the same as in the case of an ideal output. For this reason, the better the relative characteristics of the D/A converter for the RY signal and the D/A converter for the B-Y signal, that is, the smaller the relative difference in characteristics, the less error in color tone. You can see that it can be made smaller. However, in the conventional case (2), the R-Y signal and B
- Since the D/A converter for the Y signal is completely separate, there is a problem in that its relative characteristics are not guaranteed at all.
又、第５図のような構成の色信号処理系においては記録
時に使用するＤ／Ａ変換器５４を再生時のＤ／Ａ変換器
５７．５８で代用して、Ｄ／Ａ変換器の数を減らすこと
で、ハードウェアを低減できるが、この低減を図る場合
に、従来の（２）の場合においては、記録時にＤ／Ａ変
換器が１つ余ることになる。もし、２つのＤ／Ａ変換器
を組み合わせてよりビット数の高いＤ／Ａ変換器を構成
できるならば、記録時の特性の向上が期待できるが、従
来の（２）の場合でこのような特性の向上を図るには、
２つのＤ／Ａ変換器の出力をアナログ的に加算する回路
が余分に必要となり、好ましくないという問題もある。In addition, in the color signal processing system having the configuration shown in FIG. 5, the D/A converter 54 used during recording is replaced with D/A converters 57 and 58 during playback, and the number of D/A converters is reduced. Although the hardware can be reduced by reducing the amount of data, in the conventional case (2), one D/A converter will be left over at the time of recording. If it is possible to configure a D/A converter with a higher bit number by combining two D/A converters, it is expected that the recording characteristics will improve, but in the case of conventional (2), To improve the characteristics,
There is also the problem that an extra circuit for adding the outputs of the two D/A converters in an analog manner is required, which is undesirable.
前述したとおり従来の複数のデジタル入力信号をＤ／Ａ
変換するＤ／Ａ変換器では、極めて高速で動作するよう
な能力をデバイスに要求するか、又は、複数の出力間の
相対性が保証されないという問題があった。又、使用形
態によっては、ハードウェアの一部が休止する状態が生
じ、無駄が多く、ハードウェアを効率良く使用して無駄
を無くすには、余分な回路が必要であるという問題もあ
った。As mentioned above, the conventional multiple digital input signals can be converted into D/A.
D/A converters that perform conversion require the device to have the ability to operate at extremely high speeds, or the relativity between multiple outputs is not guaranteed. Further, depending on the usage pattern, a part of the hardware may be inactive, resulting in a lot of waste, and in order to use the hardware efficiently and eliminate waste, there is a problem that an extra circuit is required.
本発明のＤ／Ａ変換器は、漸増する基準電圧群を発生す
る抵抗網と、それぞれが前記基準電圧群を漸増する順に
交互に取り出して成る第１の基準電圧群と第２の基準電
圧群と、前記第１の基準電圧群と第１の出力端子とを接
続する第１のスイッチ群と、前記第２の基準電圧群と第
２の出力端子を接続する第２のスイッチ群と、前記第１
の出力端子と前記第２の出力端子を接続する第３のスイ
ッチ群と、コントロール端子と第１のデジタル入力端子
群と第２のデジタル入力端子群に印加される入力信号に
より前記第１のスイッチ群と前記第２のスイッチ群と前
記第３のスイッチ群を制御する信号を発生する制御回路
とを含んで構成される。The D/A converter of the present invention includes a resistor network that generates a group of gradually increasing reference voltages, and a first group of reference voltages and a second group of reference voltages, each of which is formed by alternately extracting the group of reference voltages in an order of increasing amounts. a first switch group connecting the first reference voltage group and the first output terminal; a second switch group connecting the second reference voltage group and the second output terminal; 1st
a third switch group connecting the output terminal of the output terminal and the second output terminal; and a control terminal, the first digital input terminal group, and the second digital input terminal group. a control circuit that generates a signal for controlling the second switch group and the third switch group.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の第１の実施例の回路図である。第１図
において１は第１の基準電圧端子、２は第２の基準電圧
端子、Ｒ１−Ｒ８は抵抗性素子で、直列に接続された素
子Ｒ１〜Ｒ８の各接続点に第１の基準電圧端子と、第２
の基準電圧端子に印加された電圧より漸増する基準電圧
■１〜■８を発生する抵抗網を構成している。この基準
電圧ｖｌ〜ｖ８はさらに漸増する順に２つの群に分けら
れ、第１の基準電圧群〈基準電圧Ｖ２．Ｖ４゜Ｖ ６
、 Ｖ Ｂより成る）５と第２の基準電圧群（基準電圧
Ｖｌ 、Ｖ３ 、Ｖ５ 、Ｖ７より成る）６を構成する
。FIG. 1 is a circuit diagram of a first embodiment of the present invention. In FIG. 1, 1 is a first reference voltage terminal, 2 is a second reference voltage terminal, R1-R8 are resistive elements, and the first reference voltage is applied to each connection point of the series-connected elements R1-R8. terminal and the second
A resistor network is constructed that generates reference voltages (1) to (8) that gradually increase from the voltage applied to the reference voltage terminal of. These reference voltages vl to v8 are further divided into two groups in the order of gradual increase, and a first reference voltage group <reference voltage V2. V4゜V6
, VB) 5 and a second reference voltage group 6 (consisting of reference voltages Vl, V3, V5, and V7).
３は第１の出力端子であり、４は第２の出力端子である
。７は第１の基準電圧群らより１つの基準電圧を選び、
第１の出力端子３に接続する第１ノスイツチ群（スイッ
チＳ２ 、Ｓ４ 、Ｓ６．Ｓｓより成る）、８は第２の
基準電圧群６より１つの基準電圧を選び第２の出力端子
４に接続する第２のスイッチ群（スイッチＳｌ、ｓ８．
ｓ、、ｓ）より成る）であり、９は第１の出力端子３と
第２の出力端子４を接続する第３のスイッチ群（スイッ
チＳｏより成る）である。１ｏは第１のデジタル入力端
子Ａ２〜ＡＯと、第２のデジタル入力端子Ｂ２．Ｂｌ及
びコントロール端子ＳＥＬの入力信号より第１のスイッ
チ群７、第２のスイッチ群８、及び第３のスイッチ群９
を制御する信号ａ ｌ 〜ａ ４ ｒ ｂｌ 〜ｋ）
４ ｒ ＣＯを発生する制御回路である。信号ａ１〜ａ
４がそれぞれスイッチＳ２ 、Ｂ４ ＊ Ｓ ６ ＊
Ｓ ＠を制御し、信号す、〜ｂ４がそれぞれスイッチＳ
ｌ、Ｓ３．Ｓ５．Ｓ７を制御し、信号ｃｏがスイッチＳ
ｏを制御する。3 is a first output terminal, and 4 is a second output terminal. 7 selects one reference voltage from the first reference voltage group;
The first switch group (consisting of switches S2, S4, S6.Ss) connected to the first output terminal 3, 8 selects one reference voltage from the second reference voltage group 6 and connects it to the second output terminal 4. The second switch group (switches Sl, s8 .
s, , s)), and 9 is a third switch group (consisting of switches So) that connects the first output terminal 3 and the second output terminal 4. 1o is the first digital input terminal A2 to AO and the second digital input terminal B2. The first switch group 7, the second switch group 8, and the third switch group 9 are selected from the input signals of Bl and the control terminal SEL.
signals a l to a 4 r bl to k)
This is a control circuit that generates 4 r CO. Signal a1~a
4 are respectively switches S2, B4*S6*
The signals S and ~b4 respectively control the switch S
l, S3. S5. S7 is controlled, and the signal co is the switch S7.
Control o.
制御回路１０の論理の例を第３図に示す、第３図中、信
号ａ１〜ａ４．ｂ１〜ｂ４．ｃｏのうち１の出力が出て
いるものの信号線に接続されたスイッチが閉じるものと
し、残りのスイッチは開いているものとする０例えばコ
ントロール端子ＳＥＬおよびデジタル入力端子Ａ２、Ａ
１、ＡＯ１Ｂ２、Ｂ１の信号が全て０の条件に対しては
制御回路１０の出力は信号ａ１とｂｌのみ１で残りは全
てＯであるから、スイッチＳＲと８２のみが閉じられ、
他のスイッチＳ３〜Ｓ、 、Ｓ、は全て開かれる。An example of the logic of the control circuit 10 is shown in FIG. 3, in which signals a1 to a4 . b1-b4. It is assumed that the switch connected to the signal line of the output of 1 of the terminals is closed, and the remaining switches are open.For example, the control terminal SEL and the digital input terminals A2 and A
1, AO1, B2, and B1 are all 0, the output of the control circuit 10 is that only the signals a1 and bl are 1, and the rest are all O, so only the switches SR and 82 are closed.
All other switches S3-S, , S, are opened.
この結果、出力端子３には基準電圧ｖ２が出力端子４に
は基準電圧■１が現れる。又゛、コントロール端子ＳＥ
Ｌおよびデジタル入力端子Ａ２、Ａ１、ＡＯ１Ｂ２、の
信号が０でデジタル入力端子Ｂ１の信号が１の場合では
制御回路１０の出力は信号ａ１とｂ２のみ１で残りは全
て０であるからスイッチＳ、と８２のみ閉じられ、他の
スイッチＳｌ、Ｓ４〜Ｓ８、Ｓｏは全て開かれる。この
結果、出力端子３には基準電圧ｖ２が、出力端子４には
、基準電圧Ｖ３が現れる。以下、同様にしてコントロー
ル端子ＳＥＬの信号がＯの間は出力端子３には、基準電
圧群５のうちよりデジタル入力端子Ａ２、Ａ１に印加さ
れるデジタル信号により決まる基準電圧が現れ、出力端
子４には基準電圧群６よりデジタル入力端子Ｂ２、Ｂ１
に印加されるデジタル信号により決まる基準電圧が現れ
、おのおの独立した２つの２ビツトのＤ／Ａ変換器とし
て動作する。As a result, the reference voltage v2 appears at the output terminal 3, and the reference voltage ■1 appears at the output terminal 4. Also, control terminal SE
When the signals at the L and digital input terminals A2, A1, AO1B2 are 0 and the signal at the digital input terminal B1 is 1, the output of the control circuit 10 is only the signals a1 and b2 are 1, and the rest are all 0, so the switch S, and 82 are closed, and the other switches Sl, S4 to S8, and So are all open. As a result, the reference voltage v2 appears at the output terminal 3, and the reference voltage V3 appears at the output terminal 4. Similarly, while the signal at the control terminal SEL is O, a reference voltage determined by the digital signal applied to the digital input terminals A2 and A1 from among the reference voltage group 5 appears at the output terminal 3, and the output terminal 4 are connected to digital input terminals B2 and B1 from reference voltage group 6.
A reference voltage determined by a digital signal applied to the converter appears, and each operates as two independent 2-bit D/A converters.
さらに、コントロール端子ＳＥＬの信号が１とすると、
第３図より信号Ｃｏが１となり、スイッチＳ。が閉じら
れて出力端子３と出力端子４は同一電位となる。さらに
コントロール端子ＳＥＬの信号が１の条件では、第１図
中のスイッチＳｌ〜Ｓ８はデジタル入力端子Ａ２、Ａ１
、ＡＯの３人力によって選ばれたスイッチ１つだけが閉
じるよう番こなるので、出力端子３には、デジタル入力
端子Ａ２、ＡＩ、ＡＯの３ビツトのデジタル入力に対応
したアナログ出力が得られるようになる。このことから
、コントロール端子ＳＥＬの信号が１の時、第１図の回
路は３ビツトのＤ／Ａ変換器として動作することがわか
る。Furthermore, if the signal at the control terminal SEL is 1,
From FIG. 3, the signal Co becomes 1, and the switch S is activated. is closed, and the output terminals 3 and 4 have the same potential. Furthermore, under the condition that the signal at the control terminal SEL is 1, the switches Sl to S8 in FIG. 1 are connected to the digital input terminals A2 and A1.
, AO, and AO are selected so that only one switch is closed, so that output terminal 3 receives an analog output corresponding to the 3-bit digital input from digital input terminals A2, AI, and AO. become. From this, it can be seen that when the signal at the control terminal SEL is 1, the circuit of FIG. 1 operates as a 3-bit D/A converter.
ところで、第１図の回路において、基準電圧群５と基準
電圧群６は同一の基準電圧端子１．２間に直列接続した
抵抗性素子Ｒ１〜Ｒ８の間の基準電圧ｖ１〜■８より交
互にとり出したものである。このことは、とりもなおさ
ず同図の回路が基準電圧群ら、６を用いた２つのＤ／Ａ
変換器として動作した場合に、そのＤ／Ａ変換器出力間
の相対性も良好であることを示す。By the way, in the circuit of FIG. 1, the reference voltage group 5 and the reference voltage group 6 are alternately taken from the reference voltages v1 to 8 between the resistive elements R1 to R8 connected in series between the same reference voltage terminals 1 and 2. This is what was put out. This means that the circuit in the same figure has two D/A using reference voltage group 6.
It also shows that the relativity between the D/A converter outputs is good when operated as a converter.
なお基準電圧群５の基準電圧Ｖ２ 、Ｖ４ 、Ｖ６、ｖ
８と基準電圧群６の基準電圧Ｖ、 、Ｖ２、Ｖ、、Ｖ、
の間には電圧Ｖ２とｖｌの差の大きさからなるシフトが
生じるが、ＶＴＲの色信号処理系においては、Ｄ／Ａ変
換器との間に設けられるコンデンサによりシフト分は除
去されるためこのシフトは関係ない。Note that the reference voltages V2, V4, V6, v of reference voltage group 5
8 and the reference voltage V of reference voltage group 6, ,V2,V,,V,
A shift occurs due to the magnitude of the difference between the voltages V2 and vl, but in the color signal processing system of the VTR, this shift is removed by a capacitor installed between the D/A converter. Shifts don't matter.
また第３図に示すように端子Ａ２〜Ａ、およびＳ２〜Ｓ
１からのデジタル入力信号が最小の時の端子３．４の出
力を基準電圧Ｖ ２ 、Ｖ １とすることにより、上述
のシフト分は小さな値となりこの意味からも上述のシフ
トを無視することができる。In addition, as shown in FIG. 3, terminals A2 to A and S2 to S
By setting the output of terminal 3.4 when the digital input signal from 1 is the minimum as the reference voltages V 2 and V 1, the above-mentioned shift becomes a small value, and in this sense, the above-mentioned shift can be ignored. can.
第１図の回路においては、２つのＤ／Ａ変換器として動
作する場合でも最大の動作速度は、端子Ａ２、Ａ１のデ
ジタル入力信号、又は端子Ｂ２、Ｂ１のデジタル入力信
号のどちらか速い変換レートを有する方を満たせば十分
であることから、デバイスの動作速度に対する要求も比
較的緩いという利点を持っている。In the circuit shown in Figure 1, even when operating as two D/A converters, the maximum operating speed is the conversion rate of the digital input signal at terminals A2 and A1, or the digital input signal at terminals B2 and B1, whichever is faster. Since it is sufficient to satisfy the requirement that
以上の説明から、第１図に示す本発明の１実施例の回路
により複数のデジタル入力信号をデバイスに、高速な動
作を要求することなく、かつ出力間の相対住良（Ｄ／Ａ
変換するとともに、デジタル入力信号が単一の場合には
、より高いビット数のＤ／Ａ変換器が構成できハードウ
ェアにムダが出ないＤ／Ａ変換器を提供できることがわ
かる。From the above explanation, it is clear that the circuit according to the embodiment of the present invention shown in FIG.
It can be seen that when the digital input signal is single, a D/A converter with a higher number of bits can be constructed, and a D/A converter with no hardware waste can be provided.
第２図は、本発明の第２の実施例の回路図である。第２
図において、符号１〜６及びＡ２、Ａｌ、ＡＯ，Ｂ２、
Ｂｌ、ＳＥＬは第１図の実施例と同等の機能を有する端
子及び基準電圧群である。同図において１１は第１の基
準電圧群５より１つの基準電圧を選び第１の出力端子３
に接続する第１のスイッチ群（スイッチＳ１２、Ｓ１４
、Ｓ１６、Ｓ１８、Ｓ２２、Ｓ２４、ＳＯＯより成る）
、１２は第２の基準電圧群６より１つの基準電圧を選び
第２の出力端子４に接続する第２のスイッチ群（スイッ
チＳｉｔ、Ｓ１３、Ｓ１５、Ｓ、）、Ｓ２１． Ｓ２３
より成る）であり、１３は第１の出力端子３と第２の出
力端子４を接続する第３のスイッチ群（スイッチＳｏｌ
より成る）である、１４は第１のデジタル入力端子Ａ２
〜ＡＯと、第２のデジタル入力端子Ｂ２、Ｂ１及びコン
トロール端子ＳＥＬの入力信号より、第１のスイッチ群
１１、第２のスイッチ群１２、及び第３のスイッチ群１
３を制御する信号ａｏｏ、ａｏｏ、ａｌｌ、ａｌｌ、ａ
２２、ａ２２、ｂｌｌ、ｂｌｌ、ｂ２２、ｂ７丁、を発
生する回路である。制御回路１４の論理の例を第４図に
示す。FIG. 2 is a circuit diagram of a second embodiment of the invention. Second
In the figure, symbols 1 to 6 and A2, Al, AO, B2,
Bl and SEL are terminals and reference voltage groups having the same functions as those in the embodiment shown in FIG. In the figure, reference numeral 11 selects one reference voltage from the first reference voltage group 5 and outputs it to the first output terminal 3.
The first switch group (switches S12, S14
, S16, S18, S22, S24, SOO)
, 12 are a second switch group (switches Sit, S13, S15, S,) that select one reference voltage from the second reference voltage group 6 and connect it to the second output terminal 4, S21 . S23
13 is a third switch group (switch Sol
14 is the first digital input terminal A2
~AO, the first switch group 11, the second switch group 12, and the third switch group 1 from the input signals of the second digital input terminals B2 and B1 and the control terminal SEL.
3 control signals aoo, aoo, all, all, a
This is a circuit that generates 22, a22, bll, bll, b22, and b7. An example of the logic of the control circuit 14 is shown in FIG.
第２図と第４図より、デジタル入力端子ＳＥＬの信号が
０の時には、常に信号ａ００は１、信号ａ００は０で、
出力端子３には常にスイッチ群１１を経由して基準電圧
群５のうちより、デジタル入力端子Ａ２、Ａ１の信号で
決まる電圧が出力され、出力端子４には常にスイッチ群
１２を経由して基準電圧群６のうちよりデジタル入力端
子Ｂ２、Ｂ１の信号で決まる電圧が出力される。このこ
とからコントロール端子ＳＥＬの信号がＯの時には第２
図の回路は独立した２つの２ビツトのＤ／Ａ変換器とし
て動作することがわかる。From Figures 2 and 4, when the signal at the digital input terminal SEL is 0, the signal a00 is always 1 and the signal a00 is 0.
Output terminal 3 is always supplied with a voltage determined by the signals of digital input terminals A2 and A1 from reference voltage group 5 via switch group 11, and output terminal 4 is always supplied with the reference voltage via switch group 12. Out of the voltage group 6, a voltage determined by the signals of the digital input terminals B2 and B1 is output. From this, when the signal at the control terminal SEL is O, the second
It can be seen that the circuit shown in the figure operates as two independent 2-bit D/A converters.
次にコントロール端子ＳＥＬの信号が１の時には、第４
図より出力端子３に現れる出力は信号ａＯＯが１となる
状態もあることから基準電圧群６からも取り出せるよう
になり、その値は、デジタル入力端子Ａ２、ＡＩ、ＡＯ
で決まる。このことからコントロール端子ＳＥＬの信号
が１の時、第２図の回路は３ビツトのＤ／Ａ変換器とし
て動作することがわかる。Next, when the signal at the control terminal SEL is 1, the fourth
As shown in the figure, since there is a state where the signal aOO is 1, the output appearing at the output terminal 3 can also be taken out from the reference voltage group 6, and its value can be obtained from the digital input terminals A2, AI, AO.
It is determined by From this, it can be seen that when the signal at the control terminal SEL is 1, the circuit of FIG. 2 operates as a 3-bit D/A converter.
本実施例においても、第１の実施例と同様に、２つのＤ
／Ａ変換器として動作する時に相対性が良好である事や
、デバイスの動作速度に対する要求が緩くて良いことは
言うまでもない。In this embodiment as well, as in the first embodiment, two D
It goes without saying that when operating as a /A converter, the relativity is good and the requirements for the operating speed of the device are lenient.
以上、説明したよ′うに本発明は、複数のデジタル入力
信号をデバイスに高速な動作を要求することなく、かつ
、出力間の相対住良（Ｄ／Ａ変換するとともに、デジタ
ル入力信号が単一の場合には、より高いビット数のＤ／
Ａ変換器が構成でき、ハードウェアに有効に活用できる
効果がある。As explained above, the present invention is capable of converting multiple digital input signals into a single digital input signal without requiring high-speed operation of the device, and by performing relative summation (D/A conversion) between outputs. In the case of D/
A converter can be configured, which has the effect of being effectively utilized in hardware.
また、本発明のＤ／Ａ変換器は、回路のほとんどはデジ
タル回路とスイッチ素子であり、基準電圧群も抵抗性素
子の相対精度で決まるなど集積回路化に極めて適してい
るという特徴も持っておりその利用分野は広く、その利
益は多大なものである。Furthermore, the D/A converter of the present invention has features such that most of the circuits are digital circuits and switch elements, and the reference voltage group is also determined by the relative accuracy of the resistive elements, making it extremely suitable for integrated circuit implementation. The field of use for this method is wide, and the benefits thereof are enormous.
【図面の簡単な説明】
第１図は、本発明のＤ／Ａ変換器の第１の実施例の回路
図、第２図は本発明の第２の実施例の回路図、第３図は
第１図中の制御回路１０の入力信号と出力信号３，４の
電圧を示す図、第４図は第２図中の制御回路１４の入力
信号と出力信号３゜４の電圧を示す図、第５図はＤ／Ａ
変換器が使用されるＶＴＲの色信号処理系のブロック図
、第６図は第５図に示すＤ／Ａ変換器５７．５８の特性
例、第７図はＤ／Ａ変換器の特性の差が色信号系に与え
る影響を示す図である。
１・・・第１の基準電圧端子、２・・・第２の基準電圧
端子、３・・・第１の出力端子、４・・・第２の出力端
子、５・・・第１の基準電圧群、６・・・第２の基準電
圧群、７，１１・・・第１のスイッチ群、８，１２・・
・第２のスイッチ群、９，１３・・、・第３のスイッチ
群、１０．１４・・・制御回路、Ｒ１−Ｒ８・・・抵抗
性素子、Ａ２、Ａｌ、ＡＯ１Ｂ２、Ｂ１・・・デジタル
入力端子、ＳＥＬ・・・コントロール端子、ＳＯ〜Ｓ、
、ＳＯＯ・Ｓａｔ、ｓ ｔ ｔ”−ｓ １ｓ・３２１
″−３２４“°°スイッチ素子。
代理人 弁理士 内 原 晋と
第Ｓ図
Ｂ−Ｙ信号 （（１）[Brief Description of the Drawings] Fig. 1 is a circuit diagram of a first embodiment of a D/A converter of the present invention, Fig. 2 is a circuit diagram of a second embodiment of the invention, and Fig. 3 is a circuit diagram of a first embodiment of a D/A converter of the present invention. A diagram showing the voltages of the input signal and output signals 3 and 4 of the control circuit 10 in FIG. 1, FIG. Figure 5 is D/A
A block diagram of the color signal processing system of the VTR in which the converter is used, Fig. 6 shows an example of the characteristics of the D/A converters 57 and 58 shown in Fig. 5, and Fig. 7 shows the difference in characteristics of the D/A converters. FIG. 3 is a diagram illustrating the influence of the color signal on the color signal system. DESCRIPTION OF SYMBOLS 1... 1st reference voltage terminal, 2... 2nd reference voltage terminal, 3... 1st output terminal, 4... 2nd output terminal, 5... 1st reference|standard Voltage group, 6... second reference voltage group, 7, 11... first switch group, 8, 12...
・Second switch group, 9, 13..., ・Third switch group, 10.14...Control circuit, R1-R8...Resistive element, A2, Al, AO1B2, B1...Digital Input terminal, SEL...control terminal, SO~S,
, SOO・Sat, s t t”-s 1s・321
″-324″°° switch element. Representative Patent Attorney Susumu Uchihara and Figure S B-Y Signal ((1)
Claims (1)
記基準電圧群を漸増する順に交互に取り出して成る第１
の基準電圧群と第２の基準電圧群と、前記第１の基準電
圧群と第１の出力端子とを接続する第１のスイッチ群と
、前記第２の基準電圧群と第２の出力端子を接続する第
２のスイッチ群と、前記第１の出力端子と前記第２の出
力端子を接続する第３のスイッチ群と、コントロール端
子と第１のデジタル入力端子群と第２のデジタル入力端
子群に印加される入力信号により前記第１のスイッチ群
と前記第２のスイッチ群と前記第３のスイッチ群を制御
する信号を発生する制御回路とを含むことを特徴とする
Ｄ／Ａ変換器。a resistor network for generating a group of increasing reference voltages;
a reference voltage group and a second reference voltage group, a first switch group connecting the first reference voltage group and a first output terminal, and a second reference voltage group and a second output terminal. a third switch group that connects the first output terminal and the second output terminal, a control terminal, a first digital input terminal group, and a second digital input terminal. A D/A converter comprising: a control circuit that generates a signal for controlling the first switch group, the second switch group, and the third switch group according to an input signal applied to the group. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP128187A JPS63169125A (en) | 1987-01-06 | 1987-01-06 | D/a converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP128187A JPS63169125A (en) | 1987-01-06 | 1987-01-06 | D/a converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169125A true JPS63169125A (en) | 1988-07-13 |
| JPH0567088B2 JPH0567088B2 (en) | 1993-09-24 |
Family
ID=11497066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP128187A Granted JPS63169125A (en) | 1987-01-06 | 1987-01-06 | D/a converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169125A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200751A (en) * | 1989-06-26 | 1993-04-06 | Dallas Semiconductor Corp. | Digital to analog converter using a programmable logic array |
| JP2008237231A (en) * | 2007-03-23 | 2008-10-09 | Kao Corp | Urine absorbing pad |
| JP2014533070A (en) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | Digital-to-analog converter with shared register string |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147036A (en) * | 1979-05-02 | 1980-11-15 | Fujitsu Ltd | Step generator |
| JPS60194621A (en) * | 1984-02-17 | 1985-10-03 | アナログ デバイセス インコーポレーテツド | 2-stage high resolution digital-to-analog converter |
-
1987
- 1987-01-06 JP JP128187A patent/JPS63169125A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147036A (en) * | 1979-05-02 | 1980-11-15 | Fujitsu Ltd | Step generator |
| JPS60194621A (en) * | 1984-02-17 | 1985-10-03 | アナログ デバイセス インコーポレーテツド | 2-stage high resolution digital-to-analog converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200751A (en) * | 1989-06-26 | 1993-04-06 | Dallas Semiconductor Corp. | Digital to analog converter using a programmable logic array |
| JP2008237231A (en) * | 2007-03-23 | 2008-10-09 | Kao Corp | Urine absorbing pad |
| JP2014533070A (en) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | Digital-to-analog converter with shared register string |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567088B2 (en) | 1993-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387364A (en) | Method and apparatus for reducing DC components in a digital information signal | |
| JPH06268477A (en) | Sampling frequency converter | |
| US4585952A (en) | Digital waveform shaping circuit | |
| JPH01259689A (en) | Sampling frequency converting circuit | |
| JPS5818026B2 (en) | Shingodensouhoushiki | |
| EP0166555B1 (en) | Digital data reproducing system | |
| JPS6080384A (en) | Digital signal generating circuit | |
| JPS63169125A (en) | D/a converter | |
| US4727361A (en) | Digital video encoder circuit | |
| JPH09252251A (en) | Multiphase clock signal generation circuit and analog/ digital converter | |
| GB2158319A (en) | A method of and apparatus for generating colour matte signals | |
| JPH057903B2 (en) | ||
| JPS62292079A (en) | Automatic waveform equalizer | |
| JPH0224301Y2 (en) | ||
| JP3319287B2 (en) | Precoder | |
| JPS62173900A (en) | Digital audio signal reproducing device | |
| JPS6017256B2 (en) | PCM encoding/decoding device that uses a common DA converter for encoding and decoding | |
| JP3109316B2 (en) | Waveform generator | |
| JP2503620B2 (en) | Digital superimpose device | |
| JP2770854B2 (en) | DC regeneration circuit | |
| JP2987862B2 (en) | Matrix switch method | |
| RU2172554C2 (en) | Delta-codec | |
| JP2022523285A (en) | Analog signal generator | |
| JPH01174014A (en) | Analog digital converter | |
| JPS5863245A (en) | Reducing method for quantized noise |