JPS63168756A - Self-diagnosis system - Google Patents
Self-diagnosis systemInfo
- Publication number
- JPS63168756A JPS63168756A JP62000564A JP56487A JPS63168756A JP S63168756 A JPS63168756 A JP S63168756A JP 62000564 A JP62000564 A JP 62000564A JP 56487 A JP56487 A JP 56487A JP S63168756 A JPS63168756 A JP S63168756A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- self
- data
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 title claims abstract description 29
- 230000015654 memory Effects 0.000 claims abstract description 67
- 238000003745 diagnosis Methods 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 46
- 230000006870 function Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 12
- 102100025273 Monocarboxylate transporter 5 Human genes 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 101000577129 Homo sapiens Monocarboxylate transporter 5 Proteins 0.000 description 6
- 101000577131 Homo sapiens Monocarboxylate transporter 6 Proteins 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 102100026437 Branched-chain-amino-acid aminotransferase, cytosolic Human genes 0.000 description 4
- 101000766268 Homo sapiens Branched-chain-amino-acid aminotransferase, cytosolic Proteins 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 101100261999 Rattus norvegicus Tpsab1 gene Proteins 0.000 description 1
- 108091006600 SLC16A4 Proteins 0.000 description 1
- 108091006602 SLC16A5 Proteins 0.000 description 1
- 101100129592 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcp7 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリの自己診断に際して用いられる自己診
断方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a self-diagnosis method used in self-diagnosis of a memory.
メモリを有する各種の制御機器においては、制御動作の
開始に先立ち、メモリの異常有無を各アドレス毎にチェ
ックし、制御上支障のないことを自己診断するものとな
ってお9、従来においては、メモリの内容をそのまま保
存する場合、予備のメモリを設けておき、チェックすべ
きメモリの内容を一部づつ予備のメモリへ転送し、この
転送を行なった部位毎に自己診断を行ない、これをすべ
てについて反復するものとしている。In various types of control devices that have memory, before starting a control operation, each address is checked to see if there is an abnormality in the memory, and self-diagnosis is performed to ensure that there are no problems with control9. If you want to save the contents of the memory as is, prepare a spare memory, transfer the contents of the memory to be checked one by one to the spare memory, perform a self-diagnosis for each part that has been transferred, and then It is assumed that it will be iterated about.
しかし、従来においては、各制御機器毎に予備のメモリ
を設けねばならず、これが不経済であると共に、自己診
断中に停電等による電源断を生ずれば、予備のメモリへ
転送した内容が消滅し、保存すべきデータが欠落する問
題を生じている。However, in the past, it was necessary to provide a spare memory for each control device, which was not only uneconomical, but also caused the content transferred to the spare memory to be lost if the power was cut off due to a power outage during self-diagnosis. However, there is a problem that data that should be saved is missing.
〔問題点を解決するための手段」
前述の問題を解決するため、本発明はつぎの手段により
構成するものとなっている。[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention is constituted by the following means.
すなわち、メモリを有しかっこのメモリの自己診断機能
を有する制御機器と、この制御機器と接続されかつメモ
リカードの読取機能およびこのメ41Jカードに対する
書込機能を有すると共に、制御機器とのデータ送受信機
能を有する操作表示器とを備える制御装置において、メ
モリの自己診断に際し、このメモリの内容を操作表示器
のメモリカードへ格納しくから自己診断を行ない、この
診断により求めたメモリのアドレス番号を操作表示器に
より表示し、自己診断の終了に応じてメモリカードの内
容をメモリへ格納するものとしている。That is, a control device that has a memory and has a self-diagnosis function for the memory, and a control device that is connected to this control device and has a memory card reading function and a writing function for this Me41J card, as well as a data transmission and reception function with the control device. In a control device equipped with an operation display having an operation display, when self-diagnosing the memory, the contents of this memory are stored in the memory card of the operation display, and then the self-diagnosis is performed, and the address number of the memory determined by this diagnosis is displayed on the operation display. The contents of the memory card are displayed on the device, and the contents of the memory card are stored in the memory upon completion of the self-diagnosis.
したがって、制御機器においては、予備メモリの用意が
不要となシ、構成の簡略化が実現すると共に、チェック
すべきメモリの内容がメモリカードへ格納されるため、
電源断を生じてもメモリカードの内容は保存され、デー
タの欠落を生じない。Therefore, in the control equipment, there is no need to prepare a spare memory, the configuration is simplified, and the contents of the memory to be checked are stored in the memory card.
Even if the power is cut off, the contents of the memory card will be preserved and no data will be lost.
以下、実施例を示す図によって本発明の詳細な説明する
。Hereinafter, the present invention will be explained in detail with reference to figures showing examples.
第2図は、制御装置の構成を示すブロック図でアシ、マ
イクロコンピュータ(以下、MCP)およびメモリ等を
主体とする制御ユニット(以下、BCT)11と、各複
数のアナログ入力AI、アナログ出力Ao、tたは、デ
ィジタル入力DI、ディジタル出力Doに対応する各回
路を有する入出カニニット(以下、l0U)2t〜2n
とが、母線1atにより接続され、BCTllとl0U
2t〜2nとの間のデータ授受によ)、各入力AI、D
Iに応じた制御演算をBCT1+中のMCPが行なうと
共に、これの結果をl0U2x〜2nを介し各出力AO
,Doとして送出し、図上省略した空調機器等の局部的
制御を行なっている。FIG. 2 is a block diagram showing the configuration of the control device, which includes a control unit (hereinafter referred to as BCT) 11 mainly consisting of a microcomputer (hereinafter referred to as MCP), memory, etc., and a plurality of analog inputs AI, analog outputs Ao, and the like. , t or input/output crab units (hereinafter referred to as l0U) 2t to 2n having respective circuits corresponding to digital input DI and digital output Do.
are connected by bus 1at, and BCTll and l0U
2t to 2n), each input AI, D
The MCP in BCT1+ performs control calculations according to I, and sends the results to each output AO via l0U2x to 2n.
, Do, and performs local control of air conditioning equipment, etc., which are omitted in the figure.
また、同様にIOUを有する複数のBCT12〜1mが
伝送路31により接続され、相互間のデータ送受信を行
なっていると共に、若干遠距離のBCT1n以降とは、
これらのデータ伝送路3zと中継ユニット(以下、RE
P)4を介して接続され、BCTl、〜1mおよびBC
T1n以降相互間においてデータ送受信が行なわれるも
のとなっている一方、大形電子計算機等の主制御装置(
以下、MCT)5から各部へ至る主幹データ伝送路6に
対しては、中継およびタイムスケジュール制御機能を有
するゲートウェイ(以下、GW)Tを介してデータ伝送
路31が接続されており、MCT5とBCT1s〜1n
等とのデータ伝送速度が異なってもGW7がこれの相互
中継を行なうと共に、MCT5または主幹データ伝送路
6の障害により、MCT5からの指令が受信不能となれ
ば、タイムスケジュール制御等の機能をGW7が代行し
、BCT1t〜1n等の制御動作に支障を生じないもの
となっている。Similarly, a plurality of BCTs 12 to 1m having IOUs are connected by a transmission path 31, and transmit and receive data between each other, and the BCTs 1n and 1m, which are located a little further away, are connected by a transmission line 31.
These data transmission lines 3z and relay units (hereinafter referred to as RE)
P) connected via 4, BCTl, ~1m and BC
After T1n, data is transmitted and received between each other, while the main control device of a large computer (
A data transmission line 31 is connected to the main data transmission line 6 from the MCT 5 to each part via a gateway (hereinafter referred to as GW) T having relay and time schedule control functions. ~1n
Even if the data transmission speeds differ between the GW7 and other devices, the GW7 relays the data between them.If the commands from the MCT5 cannot be received due to a failure in the MCT5 or the main data transmission line 6, functions such as time schedule control will be transferred to the GW7. acts on behalf of the BCTs 1t to 1n, etc., and does not interfere with the control operations of the BCTs 1t to 1n, etc.
したがって、BCT 1 s 〜I n等は、MCT5
から与えられる制御上の基本データに基づき、局部的な
制御を行ない、この状況をMCT5へ送信しておシ、M
CT5においては、全般的な制御状況の設定、変更およ
び監視が行なえるものとなっている一方、MCT5との
データ送受信が不能となっても、GW7からの指令に応
じてBCTII〜1n等が局部的制御を行なうため、全
般的な制御不能を生じない。Therefore, BCT 1 s ~ I n etc. are MCT5
It performs local control based on the basic control data given from the MCT5, and sends this status to the MCT5.
CT5 is capable of setting, changing, and monitoring the general control status, but even if data transmission/reception with MCT5 becomes impossible, BCTII~1n etc. can be used locally in accordance with commands from GW7. Since the control is carried out in a controlled manner, general loss of control does not occur.
なお、BCT1+〜1n 、GW7等には、手持ち形の
操作表示器(以下、HMMI) 8の接続および装着が
自在となっておp1コネクタによυ出IMI8を接続す
れば、内部回路を経てデータ伝送路3、。In addition, a hand-held operation display device (hereinafter referred to as HMMI) 8 can be freely connected and attached to BCT1+ to 1n, GW7, etc. If the υ output IMI8 is connected to the p1 connector, data will be transmitted via the internal circuit. Transmission line 3.
32へ接続され、これを介する任意なユニットとのデー
タ送受信により、BCT1t〜1n等、および、GW7
に対する指令、データの設定、変更、ならびに、これら
の動作状況監視が行なえるものとなっている。32, and by transmitting and receiving data with any unit via this, BCT1t to 1n, etc., and GW7
It is possible to set and change commands, data, and monitor their operating status.
第3図は、BCTlおよびGW7の構造を示し、囚は要
部破断正面図、(B)は側面囚、(C)は(5)におけ
るA−B断面図であシ、表面パネル11には、)HMM
I8の装着孔用開閉式カバー12、電源スィッチ13、
発光ダイオードを用いた複数の表示灯14等が設けられ
、これの両側方には、開閉式のカバー 15a 、 1
5bの内方へ外部接続用の端子板16m 、 16bが
設けである。FIG. 3 shows the structure of BCTl and GW7, where the main part is a front view with a cutaway, (B) is a side view, and (C) is a sectional view taken along line A-B in (5). , )HMM
I8 mounting hole opening/closing cover 12, power switch 13,
A plurality of indicator lights 14 etc. using light emitting diodes are provided, and on both sides of these, openable/closable covers 15a, 1 are provided.
Terminal plates 16m and 16b for external connection are provided on the inside of 5b.
また、外筺17の右側方下部に透孔17&が穿設されて
おシ、これへ一端を露出した複数翫かつ連接用のコネク
タ18が内部に収容してあり、これにより同様のコネク
タを有するl0U2+〜2nとの相互接続を行なうもの
となっている。In addition, a through hole 17& is bored in the lower right side of the outer casing 17, and a multi-rod and connecting connector 18 with one end exposed is housed inside the through hole 17&, thereby having a similar connector. It is intended to perform interconnection with l0U2+ to 2n.
なお、コネクタ18の詳細は、本出願人の別途出願によ
る「連接用コネクタ」により開示されている。The details of the connector 18 are disclosed in "Connector for Connection" filed separately by the present applicant.
一方、外筺17の内部には、電源化圧器19、印刷基板
20a 、 20b等が収容されておシ、外i&17の
底面下方には突出したねじ止部21が形成され、これに
よυ後述の装着用レールに対する係止を行なうものにな
っていると共に、外&17の右上方にはねじ土用の貫通
孔22等が設けてl、これらにより取付パネル等への固
定を行なうことも可能となっている。また、背面には突
起17bを有する凹部17cが形成され、取付パネルの
装着用レールに対する嵌合が自在となっている。On the other hand, inside the outer casing 17, a power converter 19, printed circuit boards 20a, 20b, etc. are housed, and a protruding screw fixing part 21 is formed at the bottom of the outer i&17, which will be described later. In addition, there are through holes 22 for screw holes on the upper right side of the outside & 17, so that it can be fixed to a mounting panel, etc. It has become. Further, a recess 17c having a protrusion 17b is formed on the back surface, and the mounting panel can be freely fitted to the mounting rail.
第4図は、l0U2の講造を示し、(4)は要部破断正
面図、03)は側面図、C)は因におけるC−D断面図
でアシ、開閉式のカバー31の内方に外部接続用の端子
板32が設けられ、外筺33の左右両側方には各々透孔
34a 、 34bが穿設されておシ、これらへ両端を
露出した第3図と同様のコネクタ35が内部に収容して
あシ、これによ#)BCTlまたは他のl0U2との相
互接続を行なうものとなっている。Figure 4 shows the structure of 10U2, (4) is a front view with the main parts broken, 03) is a side view, and C) is a cross-sectional view taken along line C-D at the bottom, showing the inside of the reed and opening/closing cover 31. A terminal plate 32 for external connection is provided, and through holes 34a and 34b are formed on the left and right sides of the outer casing 33, respectively, and a connector 35 similar to that shown in FIG. 3 with both ends exposed is inserted into these holes. It is intended to be housed in the 10U2, and to perform interconnection with the BCT1 or other 10U2.
また、外t33の内部には、印刷基板36が収容しであ
る一方、外t33の底面下方には突出したねじ上部3T
が形成しであると共に、外筺33の上方にはねじ土用の
貫通孔38が設けてあシ、これらにより第3図と同様に
固定を行なうものとなっておシ、背面には第3図と同じ
く突起33cを有する凹部33dが形成されている。In addition, a printed circuit board 36 is housed inside the outer t33, while a screw upper portion 3T protrudes below the bottom surface of the outer t33.
In addition, a through hole 38 for screwing is provided above the outer casing 33, and the fixing is performed in the same manner as shown in FIG. 3. A recess 33d having a protrusion 33c is formed as in the figure.
第5図は、BCTlおよびl0U2t〜27を取付パネ
ルへ実装した状況の正面図であり、BCTIを左端とし
、これのコネクタ18とl0U21 のコネクタ35
とを嵌合させると共に、l0U21〜27の各コネクタ
35を相互に嵌合させたうえ、取付パネル41の装着用
レール42へ各々の突起17b 、 33cおよび凹部
17c 、 33dを嵌合させ、同パネル41に対し、
ねじ土用突起21.37および貫通孔22.38により
ねじ43等を用いて固定すれば、コネクタ18.35の
各両端間が各極毎に接続され、かつ、これらの上方端1
8a 、 35aの各極とも接続されているため、BC
T1〜l0U2y間の母線1aおよび電源供給路等が自
ずから形成され、かつ、印刷基板20b 、 36の植
設プラグ23.39を介し、これらとも接続され、一体
の制御装置が構成される。FIG. 5 is a front view of the situation in which BCTI and l0U2t~27 are mounted on the mounting panel, with BCTI at the left end, its connector 18, and connector 35 of l0U21.
At the same time, each connector 35 of 10U21 to 27 is fitted to each other, and each protrusion 17b, 33c and recess 17c, 33d are fitted to the mounting rail 42 of the mounting panel 41, and the panel For 41,
If the screws 43 or the like are used to fix the screw projections 21.37 and the through holes 22.38, the ends of the connectors 18.35 are connected for each pole, and the upper ends 1
Since each pole of 8a and 35a is connected, BC
A bus bar 1a between T1 to 10U2y, a power supply path, etc. are naturally formed, and these are also connected via the plugs 23 and 39 of the printed circuit boards 20b and 36, thereby forming an integrated control device.
なお、更に母線1aを延長するときには、l0U27の
コネクタ35へ適合するコネクタを挿入し、これを介し
てリボンケーブル等により他へ接続すればよいと共に、
l0U2+〜27の実装数は、条件に応じて選定すれば
よく、取付パネル41にスペースを設けておけば、l0
U2の増設が任意である。In addition, when further extending the bus bar 1a, it is sufficient to insert a suitable connector into the connector 35 of the l0U27 and connect it to another device via a ribbon cable or the like.
The number of l0U2+ to 27 to be mounted can be selected depending on the conditions, and if a space is provided on the mounting panel 41, l0
Addition of U2 is optional.
このほか、GW7.REP4は、主幹データ伝送路6お
よびデータ伝送路32との配置関係に応じ、最適な部位
へ設けられる。In addition, GW7. The REP 4 is provided at an optimal location depending on the arrangement relationship with the main data transmission path 6 and the data transmission path 32.
また、BCTlお!びGW7においては、外m17の下
面にHMMIa用のコネクタが設けてあシ、これによp
HMMI8の接続が自在となっている。Also, BCTl! In GW7 and GW7, a connector for HMMIa is provided on the bottom surface of the outer m17, and this allows the
HMMI8 can be freely connected.
ただし、特に装着用レール42を用いず、貫通孔22お
よび外筺1Tの内部に設けた取付孔により、取付パネル
41へ直接ねじ止によって装着することもできる。However, it is also possible to directly attach screws to the mounting panel 41 through the through holes 22 and mounting holes provided inside the outer casing 1T without using the mounting rails 42.
第6図は、HMMI8の正面図であり、例えば97X1
80mの手持ち形筺体51中へMCPを始めとする各回
路が収容されていると共に、表面上部には、複数桁の文
字、記号等を表示する液晶表示器52および発光ダイオ
ード等を用いた複数の表示灯53による表示部54が設
けてあシ、これの下方には、テンキーおよび各種ファン
クションキーを含むキーボード55が配され、かつ、筐
体51の下部側面には、ICカード等のメモリカード5
6の挿入口57が設けられ、プログラムまたはデータ等
の書込まれたメモリカード56の挿入、脱去が自在とな
っている。FIG. 6 is a front view of HMMI8, for example 97X1
Each circuit including the MCP is housed in an 80 m long handheld housing 51, and on the upper surface, there is a liquid crystal display 52 that displays multi-digit characters, symbols, etc., and multiple displays using light emitting diodes, etc. A display section 54 is provided with an indicator light 53, below which a keyboard 55 including a numeric keypad and various function keys is arranged, and a memory card 5 such as an IC card is arranged on the lower side of the housing 51.
6 insertion slots 57 are provided, and a memory card 56 on which programs, data, etc. are written can be freely inserted and removed.
また、筐体51の左側方からは、カールコード58が導
出され、これの先端に接続したコネクタ59によfi、
BCTlまたはGW7等への接続が着脱自在になってい
ると共に、筐体51の背面にはフック状の金具等が設け
てあυ、BCTlまたはGW7等の筐体表面に対する装
着が可能となっている。Further, a curl cord 58 is led out from the left side of the casing 51, and a connector 59 connected to the tip of the cord is connected to the
The connection to the BCTl or GW7, etc. is detachable, and the back of the housing 51 is provided with a hook-shaped metal fitting, etc., so that it can be attached to the surface of the housing of the BCTl or GW7, etc. .
第7図は、BCTlのブロック図であり、MCP71を
中心とし、可変メモリ(以下、RAM)72 、プログ
ラマブル・リードオンリイメモリを用いた書込メモリ(
以下、pRoM)73、エレクトリカル・イレイザブル
φアンド・プログラマブル・リードオンリイメモリを用
いた可変書込メモリ(以下、EEPROM)74 、:
l不りタ18を介して母線1aの接続される入出力回路
(以下、Ilo ) 75、複数の発光ダイオード等に
よる表示灯(以下、PL)14、通信機能を有するイン
ターフェイス(以下、I/F)T1を周辺に配し、これ
らとの相互間を接続すると共に、HMMI8(D:7ネ
クタ(以下、CN)59が接続されるCN78およびI
/F77とMCP 71との間は、6株のゲートによる
選択回路(以下、5EL)T9を介し接続している一方
、I/F77は、端子等を介してデータ伝送路3と接続
されている。FIG. 7 is a block diagram of the BCTl, which includes an MCP 71 as the center, a variable memory (hereinafter referred to as RAM) 72, and a write memory (RAM) using a programmable read-only memory.
(hereinafter referred to as pRoM) 73, variable write memory using electrically erasable φ and programmable read-only memory (hereinafter referred to as EEPROM) 74,:
An input/output circuit (hereinafter referred to as Ilo) 75 to which the bus bar 1a is connected via an input/output switch 18, an indicator light (hereinafter referred to as PL) 14 made up of a plurality of light emitting diodes, etc., an interface having a communication function (hereinafter referred to as I/F) ) T1 is placed around the periphery and connected to these, and CN78 and I to which HMMI8 (D:7 connector (hereinafter referred to as CN) 59 is connected
/F77 and MCP 71 are connected through a selection circuit (hereinafter referred to as 5EL) T9 with six gates, while I/F77 is connected to data transmission line 3 through a terminal etc. .
ここにおいて、MCP71中のプロセッサ(以下、CP
U)は、PROM73およびMCP71中に内蔵したR
OMの命令を実行し、RAM72およびEEPROMT
4へ必要とするデータをアクセスしながら制御動作を行
なうものとなっておT5. I/F77および5EL
79を介する受信データRDおよびl1035を介する
入力データに応じ、PROM73.EEPROMT4へ
格納した制御上の基本データに基づく制御演算を行ない
、かつ、GWγからのタイムスケジュールにしたがう制
御上の判断を行ない、この結果を5EL79およびI/
F77を介して送信すると共に、l1075を介し出力
データとして送出し、これらの状況をPL14の点灯に
より逐次表示するものとなっている。Here, the processor in MCP71 (hereinafter referred to as CP
U) is the R built in PROM73 and MCP71.
Executes OM instructions and stores RAM72 and EEPROM
The control operation is performed while accessing the necessary data to T5.4. I/F77 and 5EL
In response to received data RD via I1035 and input data via I1035, PROM 73. Control calculations are performed based on the basic control data stored in the EEPROM 4, control decisions are made according to the time schedule from GWγ, and the results are sent to the 5EL79 and I/
The data is transmitted via F77 and sent out as output data via l1075, and these conditions are sequentially displayed by lighting up PL14.
すなわち、MCP71は送信出力TDmを常時論理値の
11」に保ち、送信データの送出に応じて「1」および
同様の「0」を反復する一方、I/F77からの受信デ
ータRDも同様の変化を示すものとなっておjj)、C
N7gへHMMI8が接続されないときは、端子L/G
が「O」であり、ORゲート79a 、 79bがオフ
状態、ANDゲート79c 、 79dも抵抗器Rを介
する電源VDの印加によりオン状態となっておp、I/
F77からの受信データRDがORゲート79aおよび
ANDゲートγ9cを介しMCP71の受信人力RDm
へ与えられると共に、MCP71の送信出力TDnsか
らのレベル変化はANDゲート79dおよびORゲート
79bを介し、I/F77へ送信データTDとして与え
られ、これによってデータ伝送路3を経由するデータ送
受信が行なわれる。That is, the MCP 71 always keeps the transmission output TDm at the logical value 11'' and repeats ``1'' and similar ``0'' according to the sending of the transmission data, while the reception data RD from the I/F 77 also changes in the same way. jj), C
If HMMI8 is not connected to N7g, connect terminal L/G.
is "O", the OR gates 79a and 79b are in the off state, and the AND gates 79c and 79d are also in the on state by the application of the power supply VD via the resistor R, so that p, I/
The received data RD from F77 is sent to the receiving power RDm of MCP71 via OR gate 79a and AND gate γ9c.
At the same time, the level change from the transmission output TDns of the MCP 71 is applied to the I/F 77 as transmission data TD via an AND gate 79d and an OR gate 79b, thereby performing data transmission and reception via the data transmission path 3. .
また、HMMI8がCN78へ接続されると、データ伝
送路3により接続されたすべての機器とデータ送受信を
行なう全般モード「G」、または、MCP71とのみデ
ータ送受信を行なう局部モードrLJの設定に応じ、C
N78の端子L/GへHMMI8から「G」モードのと
き「0」が、「L」モードのとき「1」が与えられるた
め、「G」モードであれば前述と同じ<ORゲー) 7
9a 、 79bおよびANDゲー) 79c 、 7
9dが各々オン状態であシ、CN78の送信端子TDh
とMCPγ1の受信人力RDmおよびI/F77との間
がANDゲート79cおよびANDゲート79dならび
にORゲート79dを介して接続されると共に、CN7
8の受信端子RDhとMCPγ1の送信出力TDmおよ
びI/F77との間もANDゲート79eおよびORゲ
ート79aを介して接続され、HMMI8からの送信デ
ータがI/F77を経てデータ伝送路3へ送信されると
同時にMCP71にも与えられると共に、I/F77を
介する受信データRDおよびMCP71からの送信デー
タが同時にHMMI8において受信できる状態となり、
)(MMI8において、データ伝送路3へ接続されたす
べての機器およびMCP71とのデータ送受信が自在と
なる。Furthermore, when the HMMI 8 is connected to the CN 78, depending on the setting of the general mode "G" which performs data transmission and reception with all devices connected by the data transmission path 3, or the local mode rLJ which performs data transmission and reception only with the MCP 71, C
HMMI8 gives "0" to the terminal L/G of N78 in "G" mode and "1" in "L" mode, so if it is in "G" mode, it is the same as above <OR game) 7
9a, 79b and AND game) 79c, 7
9d are each in the on state, and the transmission terminal TDh of CN78
and the receiving power RDm of MCPγ1 and the I/F 77 are connected via an AND gate 79c, an AND gate 79d, and an OR gate 79d, and the CN7
The reception terminal RDh of HMMI 8 and the transmission output TDm of MCPγ1 and the I/F 77 are also connected via an AND gate 79e and an OR gate 79a, and the transmission data from the HMMI 8 is transmitted to the data transmission path 3 via the I/F 77. At the same time, the received data RD via the I/F 77 and the transmitted data from the MCP 71 can be received at the HMMI 8 at the same time.
) (In the MMI 8, data can be freely transmitted and received with all devices connected to the data transmission path 3 and the MCP 71.
なお、この際は、MCP71もi/F77と接続されて
おT5、HMMI8の接続されないときと同様にデータ
伝送路3を用いるデータ送受信が行なわれる。In this case, the MCP 71 is also connected to the i/F 77, and data transmission and reception using the data transmission path 3 is performed in the same way as when the T5 and HMMI 8 are not connected.
以上に対し、l−L」モードの設定に応じ、端子r L
/G Jへ「1」が与えられれば、ORゲートγ9a
、 79bの各出力が「1」へ固定され、これらがオフ
状態となるため、CN78およびMCP71とI/F7
7を介するデータ伝送路3との間が切断される一方、A
NDゲート79c〜79d はオン状態のままであυ、
CN78とMCP71との間のみが接続されるものとな
、9、CN78の送信端子TDhからの送信データがA
NDゲート79Cを介してMCP71の受信人力RDm
へ与えられると共に、MCP71の送信出力TDmから
の送信データがANDゲー) 79eを介してCN7
Bの受信端子RDhへ与えられ、HMMI8とMCP7
1との間においてのみデータ送受信が行なわれる。Regarding the above, depending on the setting of "l-L" mode, the terminal r L
/G If "1" is given to J, OR gate γ9a
, 79b are fixed to "1" and are turned off, so CN78, MCP71 and I/F7
A is disconnected from the data transmission path 3 via A.
The ND gates 79c to 79d remain in the on state υ,
9. The transmission data from the transmission terminal TDh of CN78 is connected only between CN78 and MCP71.
Reception power RDm of MCP71 via ND gate 79C
At the same time, the transmission data from the transmission output TDm of MCP71 is sent to CN7 via AND game) 79e.
HMMI8 and MCP7
Data transmission/reception is performed only with 1.
なお、GW7においてもCN78 と同様のコネクタ
および5EL79と同様の回路が設けてあシ、HMMI
aを接続のうえ同等の操作を行なうことができるものと
なっている。Note that GW7 also has a connector similar to CN78 and a circuit similar to 5EL79.
It is possible to perform the same operation by connecting a.
したがって、HMMI8をBCTlまたはGW7へ接続
すれば、rGJモードの場合、HMMI8の操作に応じ
、データ伝送路3を介する他の機器とのデータ送受信が
自在となる一方、BCTlまたはGW7とのデータ送受
信も自在となるため、HMMI8の操作によj9、BC
Tl 、GW7および他の機器に対するデータの設定、
変更、および、動作状況の監視等を必要に応じて行なう
ことができる。Therefore, if HMMI8 is connected to BCTl or GW7, in rGJ mode, data can be sent and received with other devices via data transmission path 3 according to the operation of HMMI8, while data can also be sent and received with BCTl or GW7. j9, BC by operating HMMI8.
Setting data for Tl, GW7 and other equipment,
Changes, monitoring of operating conditions, etc. can be made as necessary.
また、「L」七−ドの設定によっては、データ伝送路3
と無関係にHMMI8の接続された機器とのみデータ送
受信が行なわれるため、他の機器へ影響を与えることな
く大容量のデータ転送等を長時間にわたシ任意に行なう
ことができる。Also, depending on the setting of the "L" 7-card, the data transmission line 3
Since data is transmitted and received only with devices connected to the HMMI 8, regardless of the HMMI 8, large-capacity data transfer can be carried out arbitrarily over a long period of time without affecting other devices.
第8図は、HMMI8のブロック図であり、MCP91
を中心とし、RAM92.PROM93 、カード読取
・書込回路(以下、CRW)95、キーボード(以下、
KB ’) 55、表示部(以下、DP)54、および
、データ信号の送受信機能を有するI/F96を周辺に
配し、これらとの相互間を接続すると共に、I/F96
とCN59との間、および、MCP91とCN59との
間を接続しておシ、MCP91 、 RAM92〜EE
PROM94によりデータ処理部を構成し、MCP91
中のCPUがPROM93およびMCP91中に内蔵し
たROMの命令を実行し、RAM92へ必要とするデー
タをアクセスしながらデータ処理動作を行なうものとな
っている。FIG. 8 is a block diagram of HMMI8, and MCP91
, RAM92. PROM93, card reading/writing circuit (hereinafter referred to as CRW) 95, keyboard (hereinafter referred to as
KB') 55, a display section (hereinafter referred to as DP) 54, and an I/F 96 having a data signal transmission/reception function are arranged around the periphery, and these are connected to each other, and the I/F 96
and CN59, and between MCP91 and CN59. MCP91, RAM92 to EE
PROM94 constitutes a data processing section, and MCP91
The CPU therein executes instructions in the PROM 93 and the ROM contained in the MCP 91, and performs data processing operations while accessing necessary data to the RAM 92.
したがって、KB55の操作に応じ、メモリカード56
の内容がRAM92へ格納されると共に、KB55の操
作によりメモリカード56の内容設定または変更が自在
となシ、これらの状況がDP54により表示される。Therefore, depending on the operation of the KB55, the memory card 56
The contents of the memory card 56 are stored in the RAM 92, and the contents of the memory card 56 can be freely set or changed by operating the KB 55. These conditions are displayed on the DP 54.
また、KB55の操作によ、9、RAM92あるいはメ
モリカード56の内容が送信データとして送信されると
共に、これに対する応答が受信され、DP54により表
示されるため、各ユニットに対する指令、データの設定
または変更、あるいは、メモリカード56の内容転送が
行なえ、かつ、これらのDP54による確認が行なえる
と共に、特定のユニットに対して確認すべきデータの送
信を要求し、これの受信内容をRAM92またはメモリ
カード56へ格納のうえ、DP54により逐次表示する
ことができる。In addition, by operating the KB55, the contents of the RAM 92 or memory card 56 are transmitted as transmission data, and a response thereto is received and displayed on the DP54, so commands for each unit, data settings or changes can be made. Alternatively, the contents of the memory card 56 can be transferred and confirmed by the DP 54, and a specific unit can be requested to send data to be confirmed, and the received contents can be transferred to the RAM 92 or the memory card 56. The data can be stored in the DP 54 and displayed sequentially by the DP 54.
なお、データ信号の受信および表示のみも自在でメジ、
これにより各ユニット相互間のデータ送受信状況を監視
することができる。In addition, you can freely receive and display data signals.
This makes it possible to monitor the status of data transmission and reception between each unit.
第1図は、HMMI8からの指令に応じ、BCTlのM
CP71中に設けたCPUが実行するメモリの自己診断
状況を示すフローチャートでロク、受信データにより[
診断指令めυ? J totがY(YES)とな9、か
つ、「メモリ内容転送指令あシ?」102がYとなれば
、RAM72等のメモリ内容をHMMIへ送信」103
をメモリカード56への格納要求を示すコードを付加し
て行なうのに対し、ステップ102がN(No)のとき
はステップ103をスキツプするものとしたうえ、メモ
リをアドレス毎にチェック」111を行ない、これの結
果がl−OK? J 112を判断し、これがNの場合
は、ステップ111の診断により求めた「異常アドレス
の番号をHMMIへ送信」121を行ない、「全アドレ
ス終了? 」122がNの間はステップ111以降を反
復する。Figure 1 shows how BCTl's M
This is a flowchart showing the memory self-diagnosis status executed by the CPU installed in the CP71.
Diagnosis directive? If J tot is Y (YES) 9 and "Memory contents transfer command yes?" 102 is Y, send the memory contents of RAM 72 etc. to HMMI" 103
is performed by adding a code indicating a storage request to the memory card 56, whereas if step 102 is N (No), step 103 is skipped and the memory is checked for each address. , Is the result of this l-OK? J 112 is determined, and if it is N, perform ``Send the abnormal address number to HMMI'' 121 determined by the diagnosis in Step 111, and repeat Step 111 and subsequent steps while ``All addresses completed?'' 122 is N. do.
ステップ122がYとなれば、1メモリ内谷転送指令・
受信済’i’ J 123 eステップ102と対応し
て判断し、これのYに応じ[IIMMエヘデータ送信要
求」131を行ない、これによって、ステップ102に
おいて送信した全データの返送を要求する旨の送信を行
なった後、これに応するHMbiI8からの1受信デー
タ・メモリ格納J 132 ’i行ない、自己診断を行
なったメモリの内容を復元する。If step 122 is Y, 1 memory inner valley transfer command/
Received 'i' J 123 eJudged in correspondence with step 102, and in response to Y, performs [IIMM ehe data transmission request] 131, thereby sending a request for return of all data transmitted in step 102. After performing this, the corresponding one received data from HMbiI8 is stored in the memory J132'i, and the contents of the memory where the self-diagnosis was performed are restored.
ただし、ステップ123がNのときは、ステップ131
、132を実行しない。However, when step 123 is N, step 131
, 132 are not executed.
第9図は、I(MMI8のMCP91中に設けたCPU
による処理動作のフローチャートであり、KB55の操
作により[キー人力あシ? J 201がY(YES)
となれば、これが[実行キー? J 202を判断し、
N(No)のときはDP54を駆動し「キー人力の表示
」203を行ない、ステップ201以降を反復する。Figure 9 shows I (CPU installed in MCP91 of MMI8).
This is a flowchart of the processing operation by operating the KB55. J 201 is YES
Then, this is the [Execution key? Judging J 202,
If N (No), the DP 54 is driven to perform "display of key manual power" 203, and steps 201 and subsequent steps are repeated.
また、ステップ202がYのときは、ステップ201の
内容が[通信処理あF) ? J 211のYであれば
、I/F96およびCN59を介する「送信処理」22
1を行なうと共に、これに応する「受信処理」222を
行ない、受信した内容に応じてDP54を駆動し[結果
表示J 223 f、行なったうえ、ステップ201の
「キー人力がモニター?J 231 t−判断し、これ
がNであればステップ201へ戻るのに対し、ステップ
231がYのときは、更に、新らたな「キー人力あp
? 」241をチェックし、これのNを前提として「タ
イマー処理」242を行ない、これにより定まる一定周
期によってステップ221以降を反復する。Moreover, when step 202 is Y, the contents of step 201 are [communication processing AF)? If it is Y in J 211, "transmission processing" 22 via I/F 96 and CN 59.
1, and also performs the corresponding "receiving process" 222, and drives the DP 54 according to the received content. - If the result is N, the process returns to step 201, whereas if step 231 is Y, a new "key human power application" is executed.
? 241, performs a "timer process" 242 on the assumption that this is N, and repeats steps 221 and subsequent steps at a fixed period determined thereby.
なお、この間にステップ241がYとなれば、これに応
じてステップ203と同じく「キー人力の表示」251
を行ない、ステップ202へ戻る。In addition, if step 241 becomes Y during this time, "key human power display" 251 will be displayed as in step 203.
and returns to step 202.
これに対し、ステップ211がNのときは、ステップ2
01がrL/G切替? J 261を判断し、これのY
に応じ、接続されたユニットとのみデータ送受信を行な
う「L」、または、データ伝送路3を介する全般的なデ
ータ送受信を行なう「G」をキー操作毎に反復して選択
するr L/G切替処理」262を行ない、これに応じ
てDP54を駆動し「処理結果表示」263を行ない、
ステップ201へ戻る。On the other hand, when step 211 is N, step 2
01 is rL/G switching? Judging J 261, Y of this
r L/G switching by repeatedly selecting "L" for transmitting and receiving data only with the connected unit, or "G" for transmitting and receiving general data via the data transmission path 3, depending on the key operation. "Processing" 262 is performed, and the DP 54 is driven accordingly to "Display processing results" 263,
Return to step 201.
なお、当初は「G」の状態となっておυ、ステップ26
2の実行にしたがい、rLJ、rGjが交互に選択され
、これに応じてステップ221〜223のデータ送受信
状況が定まる。Note that initially it is in the "G" state υ, and step 26
2, rLJ and rGj are alternately selected, and the data transmission/reception status in steps 221 to 223 is determined accordingly.
また、ステップ261がNであれば、ステップ201が
[カードR/W? J 271を判断し、これのYに応
じ、CRW95を介するメモリカード56からの内容読
取、または、同カード56に対するデータ書込を「カー
ドR/W処理」272にょ9行ない、これの「処理結果
表示」273をステップ263と同様に行なう。Further, if step 261 is N, step 201 is [Card R/W? J 271 is judged, and according to Y of this, the contents are read from the memory card 56 via the CRW 95 or the data is written to the card 56 in 9 steps in the "card R/W processing" 272, and the "processing result" of this is performed. "Display" 273 is performed in the same manner as step 263.
一方、ステップ271もNであれば、ステップ201が
「その他の処理?J281を判断し、これのYにしたが
い「その他の各処理」282を対応して行ない、これの
「結果表示」283をDP54の駆動により行なうのに
対し、ステップ261 、271 、281がすべてN
のときは、ステップ201が誤操作であシ、DP54の
駆動により1”該当処理なしのエラー表示」291を行
ない、ステップ201へ戻る。On the other hand, if step 271 is also N, step 201 determines "Other processing? J281", performs "other processing" 282 in accordance with Y of this, and displays "result display" 283 of this on DP54. Steps 261, 271, and 281 are all driven by N.
In this case, step 201 is an erroneous operation, and the DP 54 is driven to display 1 "error display indicating no applicable process" 291, and the process returns to step 201.
なお、メモリカード56としては、EEPROM等の電
源切断によっても内容の消滅しないメモリを収容したカ
ードが用いられておシ、HMMI8の電源は、CN59
によ勺装着したユニットから供給を受けているが、停電
等によりミ源断を生じても、メモリカード56の内容は
完全に保持される。Note that the memory card 56 is a card containing memory whose contents do not disappear even when the power is turned off, such as an EEPROM.
Although the memory card 56 is supplied with power from a unit installed in the memory card 56, the contents of the memory card 56 are completely retained even if the power supply is cut off due to a power outage or the like.
したカッて、HMMI8(DKB55’t’操作し、B
CTlに対して自己診断を指令すれば、これの実行に際
し、BCTIのチェックすべきメモリの内容がHMMI
13へ転送され、これがメモリカード56へ格納されて
から、BCTlのメモリチェックが各アドレス毎に逐次
性なわれ、これにより異常のアドレスが発見されれば、
このアドレス番号がHMM工8へ送信されてDP54に
より表示される。Then, operate HMMI8 (DKB55't') and
If you instruct CTl to perform self-diagnosis, the contents of memory to be checked by BCTI will be checked by HMMI.
13 and stored in the memory card 56, a memory check of BCTl is performed sequentially for each address, and if an abnormal address is discovered,
This address number is transmitted to the HMM engineer 8 and displayed by the DP 54.
ついで、BCTlにおける自己診断が終了すると、BC
Tlからの要求に応じ、HMMI9からメモリカード5
6へ格納した内容がすべて返送され、これがBCTlの
チェックを終了したメモリへ格納されるものとなシ、メ
モリの内容が完全に復元される。Then, when the self-diagnosis in BCTl is completed, the BC
In response to a request from Tl, memory card 5 is transferred from HMMI9.
All the contents stored in 6 are returned and stored in the memory that has finished checking BCT1, and the contents of the memory are completely restored.
なお、メモリの内容をメモリカード56へ格納した後は
、電源断を生じても内容が完全に保持されておシ、電源
断により自己診断状態のクリアを生ずるが、電源断の回
復後にHMMI8から自己診断を再度指示することによ
り、自己診断の終了に応じメモリカード56の内容がメ
モリへ格納されるため、全く支障を生じない。Note that once the contents of the memory are stored in the memory card 56, they will be completely retained even if the power is cut off, and the self-diagnosis state will be cleared due to the power cut. By instructing the self-diagnosis again, the contents of the memory card 56 are stored in the memory upon completion of the self-diagnosis, so no trouble occurs at all.
また、チェックの対象とするメモリは、RAM72であ
り、自己診断の手法としては、メモリの内容を1バイト
毎に論理値を反転して書込み、直前の内容との対比を行
ない、更に論理値の反転を行なつて同様の対比を行なう
等の手法を用いればよい。The memory to be checked is the RAM72, and the self-diagnosis method is to write the contents of the memory by inverting the logical value for each byte, compare it with the previous contents, and then write the contents of the memory by inverting the logical value. A method such as performing reversal and performing a similar comparison may be used.
このほか、以上の自己診断は、BCTIのみならず、共
通のデータ伝送路31+ 32 k介して接続されるす
べての各制御機器において行なうことが自在であり、H
MMI13のKB55による指定により、GWT 、r
OU2t〜2n 、2n++ 以降の各機器についても
行なうことができる。In addition, the self-diagnosis described above can be performed not only on the BCTI but also on all control devices connected via the common data transmission path 31+32k.
As specified by KB55 of MMI13, GWT, r
This process can also be performed for each device after OU2t to 2n and 2n++.
したがって、各機器乃至ユニットにおいては、自己診断
に際し、メモリの内容チ一時的に格納する予備のメモリ
が不要となシ、これらの構成が簡略化されると共に、H
MMI8のメモリカード56が共通の予備用メモリとな
り、全装置としての経済性が向上する。Therefore, in each device or unit, there is no need for a spare memory to temporarily store the memory contents during self-diagnosis, the configuration of these is simplified, and the
The memory card 56 of the MMI8 serves as a common spare memory, improving the economical efficiency of the entire device.
ただし、第3図乃至第8図の構成は、状況に応じた選定
が任意であると共に、第1図および第9図においては、
条件にしたがい各ステップを同等のものと置換し、また
は、順序を入替え、あるいは、不要なステップを省略す
ることもできる一方、第2図の構成のみならず、各種の
制御装置へ適用することができる等、種々の変形が自在
である。However, the configurations shown in FIGS. 3 to 8 can be arbitrarily selected according to the situation, and in FIGS. 1 and 9,
While each step can be replaced with an equivalent one, the order can be changed, or unnecessary steps can be omitted according to the conditions, the present invention can be applied not only to the configuration shown in Fig. 2 but also to various types of control devices. Various modifications are possible.
以上の説明により明らかなとおシ本発明によれば、メモ
リの自己診断に際し、メモリ内容の一時格納に共通のメ
モリカードを用いるため、メモリ内容一時格納用の予備
メモリが不要になると共に電源断を生じてもメモリカー
ドの内容が保持され、必要とするデータが消滅せず、全
般的な経済性および信頼性が向上し、メモリの自己診断
を行なう各種の制御装置において顕著な効果が得られる
。As is clear from the above description, according to the present invention, a common memory card is used to temporarily store memory contents during memory self-diagnosis, so a spare memory for temporarily storing memory contents is not required and the power supply can be turned off. The contents of the memory card are retained even if the memory card occurs, necessary data is not lost, the overall economical efficiency and reliability are improved, and remarkable effects can be obtained in various control devices that perform self-diagnosis of the memory.
図は本発明の実施例を示し、第1図は自己診断状況のフ
ローチャート、第2図は制御装置のブロック図、第3図
は制御ユニットおよびゲートウェイの構造図、第4図は
入出カニニットの構造図、第5図は各ユニットの実装状
況を示す正面図、第6図は操作表示器の正面図、第7図
は制御ユニットのブロック図、第8図は操作表示器のブ
ロック図、第9図は操作表示器の処理状況を示すフロー
チャートである。
11〜1n e 11 @ e BCT(制御ユニット
)、21〜2n・・・・l0U(入出カニニット)、3
1 。
32 ・争・・データ伝送路、8・・・・HMM I(
操作表示器)、54・・・・Dp (表示部)、55・
・・・KB (キーボード)、56・・・Φメモリカー
ド、59.78−・・・コネクタ、71゜91・・・・
MCP(マイクロコンピュータL72゜92−@−−R
AM(可変メモリ)、73.93−” ” FROM(
’JF込メ子メモリ74−−−−EEPROM (可変
書込メモリ)、77.96・・・・1/F(インターフ
ェイス)、19・・争・5EL(選択回路)、95・・
・・CRW(カード読取・賽子回路)。The figures show an embodiment of the present invention, in which Figure 1 is a flowchart of the self-diagnosis situation, Figure 2 is a block diagram of the control device, Figure 3 is a structural diagram of the control unit and gateway, and Figure 4 is the structure of the input/output crab unit. Fig. 5 is a front view showing the mounting status of each unit, Fig. 6 is a front view of the operation display, Fig. 7 is a block diagram of the control unit, Fig. 8 is a block diagram of the operation display, and Fig. 9 is a front view showing the mounting status of each unit. The figure is a flowchart showing the processing status of the operation display. 11~1n e 11 @ e BCT (control unit), 21~2n...l0U (input/output crab unit), 3
1. 32 ・Dispute...Data transmission line, 8...HMM I(
operation display), 54...Dp (display section), 55.
...KB (keyboard), 56...Φ memory card, 59.78-...connector, 71°91...
MCP (Microcomputer L72゜92-@--R
AM (variable memory), 73.93-"" FROM (
'JF included memory 74---EEPROM (variable write memory), 77.96...1/F (interface), 19...5EL (selection circuit), 95...
・CRW (card reading/swivel circuit).
Claims (1)
機器と、該制御機器と接続されかつメモリカードの読取
機能および該メモリカードに対する書込機能を有すると
共に前記制御機器とのデータ送受信機能を有する操作表
示器とを備える制御装置において、前記メモリの自己診
断に際し、該メモリの内容を前記操作表示器のメモリカ
ードへ格納してから自己診断を行ない、該診断により求
めた前記メモリのアドレス番号を前記操作表示器により
表示し、前記自己診断の終了に応じて前記メモリカード
の内容を前記メモリへ格納することを特徴とした自己診
断方式。A control device that has a memory and has a self-diagnosis function for the memory; and a control device that is connected to the control device and has a memory card reading function and a writing function to the memory card, and has a data transmission and reception function with the control device. In a control device equipped with an operation display device, when self-diagnosing the memory, the contents of the memory are stored in a memory card of the operation display device, and then the self-diagnosis is performed, and the address number of the memory obtained by the diagnosis is determined. A self-diagnosis method characterized by displaying the information on the operation display and storing the contents of the memory card in the memory upon completion of the self-diagnosis.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62000564A JPS63168756A (en) | 1987-01-07 | 1987-01-07 | Self-diagnosis system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62000564A JPS63168756A (en) | 1987-01-07 | 1987-01-07 | Self-diagnosis system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63168756A true JPS63168756A (en) | 1988-07-12 |
Family
ID=11477214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62000564A Pending JPS63168756A (en) | 1987-01-07 | 1987-01-07 | Self-diagnosis system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63168756A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0236379A (en) * | 1988-07-27 | 1990-02-06 | Icom Inc | Testing method for logic processing function |
-
1987
- 1987-01-07 JP JP62000564A patent/JPS63168756A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0236379A (en) * | 1988-07-27 | 1990-02-06 | Icom Inc | Testing method for logic processing function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6029421B2 (en) | data processing terminal equipment | |
US5278958A (en) | Method and apparatus for selecting a keyboard on a computer system | |
CN1972142B (en) | Communications device single board active/standby changeover apparatus and implementation method | |
CN1972143A (en) | Communications device single board active/standby changeover apparatus and implementation method | |
JPS63168756A (en) | Self-diagnosis system | |
US5752184A (en) | Remote control signal receiving circuit capable of processing a signal from a plurality of kinds of remote control transmitter | |
US5610593A (en) | Communication controller and communication control method | |
JPS63170748A (en) | Diagnosing method for controller | |
JPS63170749A (en) | Display method for trouble position | |
JP2006277733A (en) | Programmable controller system | |
JPS63169852A (en) | Data transmission system | |
JP3405215B2 (en) | Update history management apparatus and update history management method for circuit board in electronic exchange | |
JPS63170753A (en) | Setting system for display condition | |
KR100239058B1 (en) | Apparatus and method for monitoring data in high level data link control interface timeslot | |
US7200510B2 (en) | Measurement control apparatus including interface circuits | |
JPS63171044A (en) | Data display system for controller | |
KR100482815B1 (en) | A system and method for operating lcd module | |
JPH11110333A (en) | Central supervisory system | |
JP2835034B2 (en) | Interface terminal for remote monitoring and control system | |
JPS63170751A (en) | Debugging system for controller | |
JP2505017B2 (en) | Interface terminal for remote monitoring and control system | |
JPS5882304A (en) | Programmable controller | |
KR20040013641A (en) | Portable apparatus for updating the OS image file | |
KR930005845B1 (en) | Displaying apparatus of system information | |
KR100227309B1 (en) | Terminal diagonistic method of safe system |