JPS63165936A - Integrated circuit card - Google Patents

Integrated circuit card

Info

Publication number
JPS63165936A
JPS63165936A JP61315394A JP31539486A JPS63165936A JP S63165936 A JPS63165936 A JP S63165936A JP 61315394 A JP61315394 A JP 61315394A JP 31539486 A JP31539486 A JP 31539486A JP S63165936 A JPS63165936 A JP S63165936A
Authority
JP
Japan
Prior art keywords
data
area
directory
card
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61315394A
Other languages
Japanese (ja)
Inventor
Kenichi Imamiya
賢一 今宮
Shinji Saito
伸二 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61315394A priority Critical patent/JPS63165936A/en
Publication of JPS63165936A publication Critical patent/JPS63165936A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the reliability of an integrated circuit card by securing an area to store the back-up data against the data on a directory area in a built-in E<2>PROM or a parity bit for parity check. CONSTITUTION:Two directory areas 31 and 32 are secured in a memory and the remaining part of the memory is used as a memory area 33. The data are written into the area 33 when an ID card is used with those data erased on both areas 31 and 32. Then the written data on the final address is written into both areas 31 and 32 respectively. The data are read out of both areas 31 and 32 for reference before data are written into the area 33. In this case, the data on both areas 31 and 32 are always compared with each other. When the same contents are obtained between both data, it is decided that the data on both areas 31 and 32 are not broken and show the correct information.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は集積回路カード(ICカード)に係り、特に内
蔵する記憶装置として電気的消去・再簀き込み可能な続
出し専用メモリ(E FROM)を有するICカードに
関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to an integrated circuit card (IC card), and in particular to an integrated circuit card (IC card) that can be electrically erased and re-encoded as a built-in storage device. The present invention relates to an IC card having a dedicated memory (E FROM).

(従来の技術) ICカードは、クレジットカード、キャッジ1カードな
どとして使用される。このカードは、櫨々な情報1k1
枚のカードに収めることができ、これを使用して過去の
経歴を記憶しておくことができる。ICカードに内蔵す
る記憶装置としてICメモリが用いられている。このI
Cメモリは、カード使用に瞳して得られる情報をアドレ
スの小さい方から順に記憶しておくために割シ当てられ
たメモリセル群からなるメモリ領域と、カード便用時に
得られる最も新しい情報が記憶されたアドレスを記憶す
るために割シ当てられたメモリセル群からなるディレク
トリ領域とを有する。上記メモリ領域の全てのアドレス
に書き込みが終了した後は、最初のアドレスに戻シ、古
い情報が消去されて新しい情報が書き込まれる。このメ
モリ領域に対する読み出し、書き込みの開始は、前記デ
ィレクトリ領域の記憶内容を参照して得たアドレスから
行なわれる。
(Prior Art) IC cards are used as credit cards, cashier cards, and the like. This card is full of information 1k1
It can be stored on one card, and can be used to remember one's past career. An IC memory is used as a storage device built into an IC card. This I
C memory consists of a memory area consisting of a group of memory cells allocated to store information obtained when using the card in order from the smallest address, and a memory area that stores the latest information obtained when using the card. and a directory area consisting of a group of memory cells allocated to store stored addresses. After writing to all addresses in the memory area is completed, the memory area is returned to the initial address, old information is erased, and new information is written. Reading and writing to this memory area is started from an address obtained by referring to the storage contents of the directory area.

このようにICカードのメモリは、カードを使用する毎
に記憶内容の消去、読み出し、誓き込みを行なう必要が
あり、カードを携帯する都合上、電源がなくても記憶内
容を保持する必要があるのでE2PROMが用いられて
いる。なお、ICカードに内蔵するICチップの個数と
して、K2PROM 1個の場合、マイクロコンビ、−
夕1個とE2PROM 1個との計2個の場合、 E2
PROMがマイクロコンビーータと同一チップ上に形成
されている場合がある。
In this way, the memory of an IC card requires erasing, reading, and writing the stored contents each time the card is used, and because the card is carried around, it is necessary to retain the stored contents even when there is no power supply. Therefore, E2PROM is used. In addition, in the case of one K2PROM, the number of IC chips built into the IC card is microcombi, -
In the case of a total of 2 pieces, 1 piece of E2PROM and 1 piece of E2PROM, E2
In some cases, the PROM is formed on the same chip as the microcombinator.

ところで、ICカードのメモリは高い信頼性が要求嘔れ
ておシ、前記ディレクトリ領域はカード便用毎の消去、
書き込みが繰シ返嘔れるので記憶内容が破壊される可能
性が高く、特に萬い信頼性が費求嘔れる。
By the way, the memory of an IC card requires high reliability, and the directory area is erased every time the card is used.
Since the data is written repeatedly, there is a high possibility that the memory contents will be destroyed, and the reliability will be particularly affected.

然るに、従来のICカードは、メモリのブイレフ) I
J領領域記憶でれたデータが破壊ちれたか否かを検出す
る機舵を全く持りていなかったので、ICカードの信頼
性は必らずしも十分ではない。
However, conventional IC cards have limited memory capacity.
Since there was no way to detect whether or not the data stored in area J was destroyed, the reliability of the IC card was not necessarily sufficient.

(発明が解決しようとする問題点) 本発明は、上記したようにメモリのディレクトリ領域に
記憶てれたデータが破壊されたか否かが不明であるので
カードの信頼性が低いという問題点を解決するためにな
嘔れたもので、上記ディレクトリ領域のデータの信頼性
を高めることが可能であシ、カードの信頼性を向上し得
る集積回路カードを提供することを目的とする。
(Problems to be Solved by the Invention) As described above, the present invention solves the problem that the reliability of the card is low because it is unclear whether or not the data stored in the directory area of the memory has been destroyed. It is an object of the present invention to provide an integrated circuit card that can improve the reliability of the data in the directory area and improve the reliability of the card.

[発明の構成] (問題点を解決するための手段) 本発明のiJ、積回路カードは、内蔵する12PROM
内のディレクトリ領域のr−夕に対するバックアップ用
のr−夕またはノ量りティ検登用のノやりティピッl格
納するための領域を確保してなることを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The iJ integrated circuit card of the present invention has a built-in 12PROM.
The apparatus is characterized in that an area is secured for storing backup information for the directory area of the directory area or storage area for storing information for measuring and registering information.

(作用) ディレクトリ領域のデータの内容を、バックアップ用デ
ータまたはメモリティピットに基いて正しいか否かvt
fすることが可能になるので、ディレクトリ領域のデー
タの信頼性ひいてはカードの信頼性が高まる。
(Function) Check whether the contents of the data in the directory area are correct based on the backup data or memory tip.
Therefore, the reliability of the data in the directory area and, in turn, the reliability of the card increases.

(実施列) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
(Embodiment) Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図はICカードに内蔵でれた回路を示しておシ、マ
イクロコンビ、−夕1のチップとE”PKM2のチップ
とがプリント回路基板上に搭載されると共にプリント配
線によシ接続されておシ、さらに外部のカード読み取シ
/書き込み装置との接続のために必要な外部接続端子(
を源端子、制飾信号端子、7′−タ端子等)3が設けら
れている。
Figure 1 shows the circuit built into an IC card. Chips 1 and 2 are mounted on a printed circuit board and connected by printed wiring. In addition, there is an external connection terminal (
A source terminal, a decorative signal terminal, a 7'-ta terminal, etc.) 3 are provided.

上記マイクロコンビ、−夕1の制御プログラムのうち、
メモリ(E2PROM) 2に対する制御は第2図に示
すように行なう。即ち、第3図に示すメモリマツプのよ
うに、メモリ内に2つのディレクトリ領域31.32を
確保し、残りをメモリ領域33として割シ当てるものと
し、ICカード使用時に、メモリ領域33にデータを書
き込み、ディレクトリ領域31,32のデータを消去し
、上記書き込みが行なわれた最終のアドレス(メモリ領
域)のデータ(最終アドレスデータ)t−前記2つのデ
ィレクトリ領域31.32に同様に書き込む。上記メモ
リ領域33にデータを誉き込む前にディレクトリ領域の
データを読み出して参照するとき、常のデータを比較し
1両者が同じ内容を示すならば、上記ディレクトリ領域
のデータは破壊嘔れずに正しい情報を示していると判断
することができる。
Among the control programs of the above microcombi, -Y1,
The memory (E2PROM) 2 is controlled as shown in FIG. That is, as shown in the memory map shown in Fig. 3, two directory areas 31 and 32 are secured in the memory, and the rest is allocated as the memory area 33, and data is written to the memory area 33 when using an IC card. , the data in the directory areas 31 and 32 are erased, and the data (final address data) at the final address (memory area) where the above writing was performed (final address data) t-is written in the same manner in the two directory areas 31 and 32. When reading and referencing the data in the directory area before loading data into the memory area 33, the data is compared and if both show the same content, the data in the directory area is correct without being destroyed. It can be determined that the information is shown.

この場合、ディレクトリ領域には最終アドレスf・−夕
が書かれているので、このデータが示す最終アドレスの
次のアドレスから新しいデータをメモリ領域33に書き
込む、この場合、メモリ領域33の全てのアドレスに曹
き込みが終了した後は、最初のアドレスに戻シ、古いデ
ータを消去して新しいデータを書き込む。
In this case, since the final address f. After the data has been written, return to the initial address, erase the old data, and write new data.

前記ディレクトリ領域31.32の両データを比較した
とき、内容が異なればどちらかのディレクトリ領域のデ
ータが破壊されたと見做し、この時点でカードの使用を
中止するように対処することができる。
When comparing both data in the directory areas 31 and 32, if the contents are different, it can be assumed that the data in one of the directory areas has been destroyed, and the card can be discontinued at this point.

上記したようなICカードによれは、ディレクトリ領域
のデータをバックアップするために別のディレクトリ領
域を設けておき、2つのディレクトリ領域のデータを比
較照合してデータの信頼性上させることができる。
With the above-mentioned IC card, another directory area is provided to back up the data in the directory area, and data in the two directory areas can be compared and verified to improve the reliability of the data.

なお、上記実施例において、ディレクトリデータの内容
が正しいか否かのチェックを行なうためには、樵々の変
形実施が可能である。たとえば、第4図に示すように、
 E”PROMに3つのディレクトリ領域41,42.
43を確保し、残りをメモリ領域44とし、ディレクト
リデータを参照するときに3つのディレクトリ領域41
,42.45のデータを比較照合し、全ての内容が同じ
であれば正しいデータと見做し、1つの内容が残シの2
つの内容と異なれば残シの2つの内容が正しいデータで
あると見做すようにしてもよい、tた、′i45図に示
すように、 E2PROMに1つのブイレフ) IJ領
域51t−確保すると共にディレクトリデータのノやり
ティ検査用のノやりティビット(1ビット分)を格納す
るためのパリティビット領域52を確保し、ディレクト
リデータを参照する際にディレクトリデータの内容をノ
ぐリテイビットにより検査し、検査結果が合格の場合に
正しいデータと見做し、不合格の場合は誤りたデータと
見做すようにしてもよい。なお、上記・ぐリティ検萱の
方式は、偶数ノ4リティ、奇数パリティのどちらでもよ
いことは言うまでもない。また、第6図に示すように、
E2PROMに2つのディレクトリ領域61.62を確
保すると共に一方のディレクトリデータのノ譬すティ検
査用のi4リテイビットを格納するためのノ臂すティビ
ット領域63を確保し、ディレクトリデータを参照する
際に2つのディレクトリ領域61゜62のデータを比較
照合し、内容が同じである場合には正しいデータである
と見做し、内容が異なる場合にはパリティビットを参照
して2つのディレクトリデータのうちの一方を選択して
正しいデータとして見做すようにしてもよい。この場合
、たとえば偶数、p4 リテイ方式を採用していて、第
7図に示すような内容のディレクトリデータ1,2およ
びパリティビット“1”がv”a込まれていたならば、
奇数個の″″1111ビツトるディレクトリデータ2が
正しい内容を示しており、ディレクトリデータ1のMS
Bから4番目の0”ビットが破壊されたものであること
が分る。
In the above embodiment, a modification of the woodcutter can be used to check whether the contents of the directory data are correct. For example, as shown in Figure 4,
E”PROM has three directory areas 41, 42.
43 and the rest as the memory area 44, and when referring to directory data, the three directory areas 41
, 42.45 are compared, and if all the contents are the same, it is considered correct data, and one content is the same as the remaining two.
If the two contents are different from each other, the remaining two contents may be considered to be correct data.As shown in Figure 45, one builf in the E2PROM) is secured in the IJ area 51t. A parity bit area 52 is secured to store a parity bit (1 bit) for checking the parity of directory data, and when the directory data is referenced, the contents of the directory data are checked using the parity bit. If the result is a pass, it may be regarded as correct data, and if the result is a fail, it may be regarded as incorrect data. It goes without saying that the above-mentioned parity test method may be either even parity or odd parity. Also, as shown in Figure 6,
Two directory areas 61 and 62 are secured in the E2PROM, and a second bit area 63 is secured to store an i4 property bit for checking the validity of one directory data. The data in the two directory areas 61 and 62 are compared, and if the contents are the same, it is considered to be correct data, and if the contents are different, the parity bit is referred to and one of the two directory data is selected. may be selected and regarded as correct data. In this case, for example, if the even number, p4 retention system is adopted, and directory data 1 and 2 and parity bit "1" as shown in FIG. 7 are included,
Directory data 2 with an odd number of ``''1111 bits indicates correct content, and the MS of directory data 1
It can be seen that the fourth 0'' bit from B is destroyed.

さらに、第8図に示すように、E FROMに2つのデ
ィレクトリ領域81.82と、2つの予備ディレクトリ
領域83.84と、前記ディレクトリ領域81のディレ
クトリデータの/fリテイ検検相用パリティビットを格
納するためのノ々リテイビット領域85と、上記2組の
ディレクトリ領域のうちどちらの一組を使用しているか
を表わすフラグビットを格納するためのフラグビット領
域86とを確保するようにしてもよい、この場合には、
ディレクトリデー夕を参照する除く、先ずフラグビット
を参照し、−組のディレクトリ領域81.82を選択し
て2つのディレクトリデータを比i1!照合し、内容が
同じである場合には正しいデータと見做し、内容が異な
る場合にはノクリテイビットを参照してディレクトリデ
ータのうちの一方を選択して正しいデータと見做せはよ
い、そして、この正しいデータを予備用の一組のディレ
クトリ領域83.84に移し換え、以後はこの一組のデ
ィレクトリ領域を使用していることを示すフラグビット
をフラグビット領域86に書き込んでおけばよい。
Furthermore, as shown in FIG. 8, the E FROM has two directory areas 81 and 82, two spare directory areas 83 and 84, and a parity bit for phase verification of the directory data in the directory area 81. It is also possible to secure a NonoReturn Bit Area 85 for storing a flag bit area 85 and a Flag Bit Area 86 for storing a flag bit indicating which of the two sets of directory areas is being used. , in this case,
Before referring to the directory data, first refer to the flag bit, select the − pair of directory areas 81 and 82, and compare the two directory data i1! If the contents are the same, it is considered to be the correct data, and if the contents are different, it is possible to select one of the directory data by referring to the no-critivity bit and consider it to be the correct data. Then, transfer this correct data to a set of spare directory areas 83 and 84, and write a flag bit indicating that this set of directory areas is used from now on to the flag bit area 86. .

なお、上記各実施例は、ディレクトリデー夕の信頼性を
高めるためのものであったが、メモリ全体く書かれたデ
ータの/lリティを示すビットを設けることもでき、適
当なメそリセル群毎の/やりティを示すいくつかのビッ
トを設けることもできる。
Although each of the above embodiments is intended to improve the reliability of the directory data, it is also possible to provide a bit that indicates the /lity of the data written throughout the memory. Several bits may also be provided to indicate each/yari tee.

さらに、メモリ内に、メ七りに書き込まれたデータを保
護するような部分を持たせることにより、メそり全体の
信頼性を向上させることができる。
Furthermore, by providing a portion in the memory that protects data written to the memory, the reliability of the entire memory can be improved.

なお、上記各実施例は、マイクロコンビ、−タとI2P
ROMとの2チツプが内蔵されたカードを示したが、マ
イクロコンビ、−夕とE2PROMとが同一チップに形
成されたものを内蔵するカードでも上記実施例と同様に
適用することができ、内蔵チップがE2PROMのみの
カードについては、カード絖み取シ/書き込み装置側か
ら前記実施例と同様にE2PROMに対する制御glを
行なうことによって、前記実施例と同様にカードの信頼
性を向上させることができる。
It should be noted that each of the above embodiments is based on a microcombi, an I2P, and an I2P.
Although a card with a built-in ROM and two chips is shown, a card with a built-in microcombi, an E2PROM and an E2PROM formed on the same chip can also be applied in the same manner as the above embodiment, and the built-in chip As for a card having only an E2PROM, the reliability of the card can be improved in the same way as in the previous embodiment by controlling the E2PROM from the card cutter/writing device side in the same way as in the previous embodiment.

[発明の効果] 上述したように本発明の集積回路カードによれば、7″
イレクト+J領域のデータの信頼性を高めることができ
、カードの信頼性を向上させることができる。
[Effects of the Invention] As described above, according to the integrated circuit card of the present invention, the 7″
The reliability of the data in the direct+J area can be improved, and the reliability of the card can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のICカードの一実施例を示すブロック
図、第2図は第1図中のマイクロコンピュータによるE
2PROMに対する制御内容を示すフローチャート、第
3図は第2図の制御内容に対応する第1図中のE2PR
OMのメモリマツプを示す図、第4図乃至第6図はそれ
ぞれ本発明の他の実施例におけるE2PROMのメモリ
マツプ金示す図、第7図は第6図中のディレクトリ領域
、パリティピット領域に格納されたデータ例を示す図、
第8図は本発明のさらに他の実施例におけるE2PRO
Mのメモリマツプを示す図である。 1・・・マイクロコンピュータ、2・・・E2PROM
 。 31.32,41,42,43,51,61゜62 、
81 、82 、8 j 、 84−・・ディレクトリ
領域、52,63.85・・・パリティピット領域。 出願人代理人  弁理士 鈴 江 武 彦第2図 第3図 第4図 第5図 第7図
FIG. 1 is a block diagram showing an embodiment of the IC card of the present invention, and FIG. 2 is a block diagram showing an embodiment of the IC card of the present invention.
A flowchart showing the control contents for the 2PROM, FIG. 3 is the E2PR in FIG. 1 corresponding to the control contents in FIG. 2.
4 to 6 are diagrams showing the memory map of the E2PROM in other embodiments of the present invention, and FIG. 7 is a diagram showing the memory map of the E2PROM in other embodiments of the present invention. Diagram showing example data,
FIG. 8 shows E2PRO in still another embodiment of the present invention.
FIG. 3 is a diagram showing a memory map of M. 1...Microcomputer, 2...E2PROM
. 31.32,41,42,43,51,61゜62,
81, 82, 8j, 84--Directory area, 52, 63.85... Parity pit area. Applicant's Representative Patent Attorney Takehiko Suzue Figure 2 Figure 3 Figure 4 Figure 5 Figure 7

Claims (1)

【特許請求の範囲】[Claims] カードに電気的消去・再書き込み可能な読出し専用メモ
リ(E^2PROM)のチップまたはE^2PROMを
含むチップを内蔵した集積回路カードにおいて、上記E
^2PROM内のディレクトリ領域のデータに対するバ
ックアップ用のデータまたはパリティ検査用のパリティ
ビットを格納するための領域を確保してなることを特徴
とする集積回路カード。
In an integrated circuit card in which a chip of an electrically erasable/rewritable read-only memory (E^2PROM) or a chip containing an E^2PROM is built into the card,
^2 An integrated circuit card characterized by securing an area for storing backup data for data in a directory area in a PROM or a parity bit for parity checking.
JP61315394A 1986-12-26 1986-12-26 Integrated circuit card Pending JPS63165936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61315394A JPS63165936A (en) 1986-12-26 1986-12-26 Integrated circuit card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61315394A JPS63165936A (en) 1986-12-26 1986-12-26 Integrated circuit card

Publications (1)

Publication Number Publication Date
JPS63165936A true JPS63165936A (en) 1988-07-09

Family

ID=18064864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61315394A Pending JPS63165936A (en) 1986-12-26 1986-12-26 Integrated circuit card

Country Status (1)

Country Link
JP (1) JPS63165936A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168890A (en) * 1989-11-29 1991-07-22 Tamura Electric Works Ltd Memory card and memory card processor
KR100476892B1 (en) * 2002-04-29 2005-03-17 삼성전자주식회사 Tamper-resistant method and data processing system using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168890A (en) * 1989-11-29 1991-07-22 Tamura Electric Works Ltd Memory card and memory card processor
KR100476892B1 (en) * 2002-04-29 2005-03-17 삼성전자주식회사 Tamper-resistant method and data processing system using the same
US6965977B2 (en) 2002-04-29 2005-11-15 Samsung Electronics Co., Ltd. Tamper-resistant method and data processing system using the same

Similar Documents

Publication Publication Date Title
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
US7240178B2 (en) Non-volatile memory and non-volatile memory data rewriting method
JP2821278B2 (en) Semiconductor integrated circuit
CN101558452B (en) Method and device for reconfiguration of reliability data in flash eeprom storage pages
KR950009743A (en) Semiconductor memory system with relief on other chips
KR0121800B1 (en) Memory card device
KR20000035627A (en) Semiconductor memory device
RU2269814C2 (en) Method for reliable recording of pointer for circular memory
JP3122201B2 (en) Memory card device
US5615381A (en) Security for a data processing system having multiple distinct program instruction sections
CN110444243A (en) Store test method, system and the storage medium of equipment read error error correcting capability
JPS6022438B2 (en) Non-volatile memory refresh method
JPS63165936A (en) Integrated circuit card
JPS6351298B2 (en)
JPH053634B2 (en)
JPH03147086A (en) Ic card
CN112331252A (en) Method and device for automatically marking bad blocks of Nand flash memory, storage medium and terminal
JPH05266698A (en) Device for inspecting fault of memory cell in array and its method
KR19990062595A (en) Connection recognition device and connection recognition method of terminal
KR100231710B1 (en) Method of duplicating index data stored in fixed area on nv memory of cdma cellular phone
JP3314719B2 (en) Flash EEPROM and its test method
JP3038358B2 (en) Memory access method
JPS6349860A (en) Using system for e2prom
JP3741535B2 (en) Nonvolatile storage device
US6708890B2 (en) Circuit configuration and method for authenticating the content of a memory area