JPS63165905A - マイクロコンピユ−タにおける出力ポ−ト初期化方式 - Google Patents
マイクロコンピユ−タにおける出力ポ−ト初期化方式Info
- Publication number
- JPS63165905A JPS63165905A JP31259186A JP31259186A JPS63165905A JP S63165905 A JPS63165905 A JP S63165905A JP 31259186 A JP31259186 A JP 31259186A JP 31259186 A JP31259186 A JP 31259186A JP S63165905 A JPS63165905 A JP S63165905A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- output port
- output
- reset
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011423 initialization method Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータにおける出力ポートの初
期化に関するものであり、特にマイクロコンピュータに
リセット信号が入力された場合、クロック停止状態であ
っても出力ポートの初期化を確実に可能とした初期化方
式に関するものである。
期化に関するものであり、特にマイクロコンピュータに
リセット信号が入力された場合、クロック停止状態であ
っても出力ポートの初期化を確実に可能とした初期化方
式に関するものである。
従来の技術
この種マイクロコンピュータ(以下、マイコンと称す)
は各種機器の制御用に利用されている。 ゛例えば
、第3図にはマイコンが自動車の定速走行制御に利用さ
れているシステム例を示す。このシステムでは、コント
ロールスイッチC8Wが操作され、入カポ−)IF5を
介してマイコン1がセット情報を読み取ると、その時点
での車速を入カポ−zpiから読み込み、目標車速とし
て保持する。以降、入カポ−)IPIから読み取った現
車速と目標車速との差に応じ制御対象となっているアク
チュエータ2内のコントロールバルブ3のオン/オフ比
(デユーティ比)を演算し、その演算結果を出力ポート
OP1に与える。これにより、トランジスタQ1、Q2
、Q3が演算結果に基づく時間帯だけオンし、アクチュ
エータ2内のソレノイド4に通電し、コントロールバル
ブ3を動かし、負圧をアクチュエータに導入する。ソレ
ノイドに通電されていない時は、図示の如く大気圧がア
クチュエータに導入されており、負圧導入は遮断される
。そこで、アクチュエータのダイヤフラムは大気圧の導
入時間と負圧4人時間で決まる平均的な気圧により図の
左側に引っ張られ、スロットルバルブ5の開度を決め、
自動車の車速を制御する。そこで、マイコンが暴走し、
出力ポートOPiより異常出力、例えば、トランジスタ
Q1をいつまでもオンにしてお(と、その間アクチュエ
ータ2のソレノイド4は通電され、スロットルバルブ5
が全開になり、自動車の暴走になってしまう。これを防
止するためにコンピュータ分野では良く知られているウ
ォッチドッグタイマーWDTを設け、マイコンが正常動
作している時は出力ポートOP2より一定時間内にパル
スが出力されるので、これを監視している。マイコン1
に異常が発生し、例えばスタックデータの破壊等により
無限ループに陥ると出カポ−1−OP 2からパルス出
力がなくなり、ウォッチドッグタイマーWDTからリセ
ット信号が出力され、マイコンのリセット入力端子RE
SETに与えられる。これによりマイコン内ではレジス
タ類を初期化し、出力ポートOPIの出力も初期化(ハ
イインピーダンス状態)することにより、アクチュエー
タ2内のソレノイド4の通電を停止させ、自動車の暴走
を防いでいる。所謂、フェイルセーフ機能を有している
。
は各種機器の制御用に利用されている。 ゛例えば
、第3図にはマイコンが自動車の定速走行制御に利用さ
れているシステム例を示す。このシステムでは、コント
ロールスイッチC8Wが操作され、入カポ−)IF5を
介してマイコン1がセット情報を読み取ると、その時点
での車速を入カポ−zpiから読み込み、目標車速とし
て保持する。以降、入カポ−)IPIから読み取った現
車速と目標車速との差に応じ制御対象となっているアク
チュエータ2内のコントロールバルブ3のオン/オフ比
(デユーティ比)を演算し、その演算結果を出力ポート
OP1に与える。これにより、トランジスタQ1、Q2
、Q3が演算結果に基づく時間帯だけオンし、アクチュ
エータ2内のソレノイド4に通電し、コントロールバル
ブ3を動かし、負圧をアクチュエータに導入する。ソレ
ノイドに通電されていない時は、図示の如く大気圧がア
クチュエータに導入されており、負圧導入は遮断される
。そこで、アクチュエータのダイヤフラムは大気圧の導
入時間と負圧4人時間で決まる平均的な気圧により図の
左側に引っ張られ、スロットルバルブ5の開度を決め、
自動車の車速を制御する。そこで、マイコンが暴走し、
出力ポートOPiより異常出力、例えば、トランジスタ
Q1をいつまでもオンにしてお(と、その間アクチュエ
ータ2のソレノイド4は通電され、スロットルバルブ5
が全開になり、自動車の暴走になってしまう。これを防
止するためにコンピュータ分野では良く知られているウ
ォッチドッグタイマーWDTを設け、マイコンが正常動
作している時は出力ポートOP2より一定時間内にパル
スが出力されるので、これを監視している。マイコン1
に異常が発生し、例えばスタックデータの破壊等により
無限ループに陥ると出カポ−1−OP 2からパルス出
力がなくなり、ウォッチドッグタイマーWDTからリセ
ット信号が出力され、マイコンのリセット入力端子RE
SETに与えられる。これによりマイコン内ではレジス
タ類を初期化し、出力ポートOPIの出力も初期化(ハ
イインピーダンス状態)することにより、アクチュエー
タ2内のソレノイド4の通電を停止させ、自動車の暴走
を防いでいる。所謂、フェイルセーフ機能を有している
。
ところが、マイコンはクロックによって動作するもので
あり、クロックが停止すると、マイコンにリセット信号
が与えられてもリセット処理がなされず、出カポ−)O
P 1が初期化されないため自動車の暴走を招く場合が
ある。
あり、クロックが停止すると、マイコンにリセット信号
が与えられてもリセット処理がなされず、出カポ−)O
P 1が初期化されないため自動車の暴走を招く場合が
ある。
このリセット処理に関連する従来のマイコン回路を示し
たのが第4図であり、第5図(A)内にクロック正常時
のタイムチャートを示し、第5図(B)にクロック異常
時のタイムチャートを示す。
たのが第4図であり、第5図(A)内にクロック正常時
のタイムチャートを示し、第5図(B)にクロック異常
時のタイムチャートを示す。
又、第5図において、第4図と同一符号のものは第4図
の対応する部分の信号状態を示す。これらの図を参照し
ながらマイコン動作の説明を行う。
の対応する部分の信号状態を示す。これらの図を参照し
ながらマイコン動作の説明を行う。
第4図の発振回路12は水晶発振子11からの信号を受
信し、正確なりロックを作成する。このクロックはシス
テムクロック発生回路13により分周され、マイコン1
内で使用するに適したシステムクロックφ1、φ2とし
てマイコン1内の各部へ供給される。第4図では、シス
テムクロックφ1がフリップフロップFFIおよびアン
ド回路ANDを通してフリップフロップFF2のクロッ
ク入力端子に供給され、システムクロックφ2はフリッ
プフロップFF3に供給されている。
信し、正確なりロックを作成する。このクロックはシス
テムクロック発生回路13により分周され、マイコン1
内で使用するに適したシステムクロックφ1、φ2とし
てマイコン1内の各部へ供給される。第4図では、シス
テムクロックφ1がフリップフロップFFIおよびアン
ド回路ANDを通してフリップフロップFF2のクロッ
ク入力端子に供給され、システムクロックφ2はフリッ
プフロップFF3に供給されている。
ここで、内部データは、バス構成によりマイコン内各部
と共通利用されるものであり、フリップフロップFF2
へ取込むべきデータがバス上に存在するとき出力命令が
出されシステムクロックφ1のタイミングでフリップフ
ロップFF2へ蓄積される。この蓄積結果はシステムク
ロックφ2でフリップフロップFF3に移され、出力ポ
ート0P1から出力される。具体的には、前述した目標
車速と現車速から演算で求められたコントロールバルブ
制御用のデユーティ比に基づき出力ポートOPIをオー
プン状態からロー状態或いはロー状態からオープン状態
に変化させるとき、上記内部データおよび出力命令が出
される。
と共通利用されるものであり、フリップフロップFF2
へ取込むべきデータがバス上に存在するとき出力命令が
出されシステムクロックφ1のタイミングでフリップフ
ロップFF2へ蓄積される。この蓄積結果はシステムク
ロックφ2でフリップフロップFF3に移され、出力ポ
ート0P1から出力される。具体的には、前述した目標
車速と現車速から演算で求められたコントロールバルブ
制御用のデユーティ比に基づき出力ポートOPIをオー
プン状態からロー状態或いはロー状態からオープン状態
に変化させるとき、上記内部データおよび出力命令が出
される。
第5図(A)、(B)では、出力状態がオープン状態か
らロー状態に変化されるときの処理がLO出力状態とし
て示しである。
らロー状態に変化されるときの処理がLO出力状態とし
て示しである。
以上の動作を行う中にあって、マイコン誤動作により前
述のウォッチドッグタイマよりリセット信号が端子RE
SET!与えられると、リセット処理が行われる。即ち
、システムクロックφ1でフリップフロップFFIがセ
ットされ、その出力(内部リセット信号)でマイコン内
部のレジスタ類が初期化される。それと共に、内部リセ
ット信号はインバータINIを介してフリップフロ7プ
FF2のセット入力に与えられ、フリップフロップFF
2をセット状態にする。これにより、フリップフロップ
FF3のQ出力はインバータIN2を介して電界効果ト
ランジスタFETをオフにし、出力ポートOP 1をオ
ープン状態、即ち初期化する。
述のウォッチドッグタイマよりリセット信号が端子RE
SET!与えられると、リセット処理が行われる。即ち
、システムクロックφ1でフリップフロップFFIがセ
ットされ、その出力(内部リセット信号)でマイコン内
部のレジスタ類が初期化される。それと共に、内部リセ
ット信号はインバータINIを介してフリップフロ7プ
FF2のセット入力に与えられ、フリップフロップFF
2をセット状態にする。これにより、フリップフロップ
FF3のQ出力はインバータIN2を介して電界効果ト
ランジスタFETをオフにし、出力ポートOP 1をオ
ープン状態、即ち初期化する。
これらのタイムチャートを示したのが、第5図(A)の
リセット処理部である。この初期化によりスロットルバ
ルブは閉じた状態となり、自動車の8走は防がれる。
リセット処理部である。この初期化によりスロットルバ
ルブは閉じた状態となり、自動車の8走は防がれる。
発明が解決しようとする問題点
ところが、マイコン1内でクロックが停止状態になると
、前述のウォッチドッグタイマより、端子RESETに
リセット信号が与えらるが、フリップフロップFFIで
受付けられず、従って、内部リセット信号が出力されな
い。このとき、レジスタ類の動作もクロック停止直前の
状態で停止している。この停止状態が第5図(B)に示
す如くフリップフロップFF3のリセット状態であった
とすると、電界効果トランジスタFETはオン状態を保
ち、出力ポートOPIからはアクチュエータのソレノイ
ドを駆動する信号が出されたままの状態となる。そこで
、スロットルバルブは全開になり、自動車の暴走を引き
起こす。
、前述のウォッチドッグタイマより、端子RESETに
リセット信号が与えらるが、フリップフロップFFIで
受付けられず、従って、内部リセット信号が出力されな
い。このとき、レジスタ類の動作もクロック停止直前の
状態で停止している。この停止状態が第5図(B)に示
す如くフリップフロップFF3のリセット状態であった
とすると、電界効果トランジスタFETはオン状態を保
ち、出力ポートOPIからはアクチュエータのソレノイ
ドを駆動する信号が出されたままの状態となる。そこで
、スロットルバルブは全開になり、自動車の暴走を引き
起こす。
この様に、ウォッチドッグタイマでマイコン異常を検出
してもリセット処理が役に立たず、自動車等の制御装置
を非常に危険な状態に導く可能性があった。本発明は、
かかる問題点を改善したものである。
してもリセット処理が役に立たず、自動車等の制御装置
を非常に危険な状態に導く可能性があった。本発明は、
かかる問題点を改善したものである。
問題点を解決するための手段
本発明は上記問題点を改善するために、リセット入力端
子に与えられる信号を出力ポート前段のレジスタ(FF
3)に伝達する経路を設け、リセット入力端子にリセッ
ト信号が入力されたとき、該経路を介して該レジスタを
強制的に初期化することにより出力ポートを初期化する
ようにしたものである。
子に与えられる信号を出力ポート前段のレジスタ(FF
3)に伝達する経路を設け、リセット入力端子にリセッ
ト信号が入力されたとき、該経路を介して該レジスタを
強制的に初期化することにより出力ポートを初期化する
ようにしたものである。
作 用
上記の如く、構成することによりリセット入力端子にリ
セット信号が入力されると、システムクロックの動作と
は無関係に出力段のレジスタ(FF3)を初期化し、そ
れにより出カポ−)OP 1が初期化状態になり、自動
車の暴走等を防止することができる。
セット信号が入力されると、システムクロックの動作と
は無関係に出力段のレジスタ(FF3)を初期化し、そ
れにより出カポ−)OP 1が初期化状態になり、自動
車の暴走等を防止することができる。
発明の実施例
第1図は本発明の一実施例を示すものであり、第4図と
同一符号は同一機能を示す。又、第2図は第1図の各部
のタイムチャートを示す。ここで、クロック正常時のマ
イコン動作については、第4図の従来例と同様であるが
、異なるのはリセット入力端子RESETがインバータ
INIを介してセット優先型のフリップフロップFF3
のセット端子に接続されている点である。これにより、
リセット入力端子RESETにリセット信号(論理値“
0”)が入力されたとき、フリップフロップFF3はシ
ステムクロックφ2に無関係にセット状態にされる。そ
の結集、フリップフロップFF3のQ出力からは論理値
”l”が出力され、インパークIN2を介して電界効果
トランジスタFETをオフ状態、即ち、初期化状態にす
る。
同一符号は同一機能を示す。又、第2図は第1図の各部
のタイムチャートを示す。ここで、クロック正常時のマ
イコン動作については、第4図の従来例と同様であるが
、異なるのはリセット入力端子RESETがインバータ
INIを介してセット優先型のフリップフロップFF3
のセット端子に接続されている点である。これにより、
リセット入力端子RESETにリセット信号(論理値“
0”)が入力されたとき、フリップフロップFF3はシ
ステムクロックφ2に無関係にセット状態にされる。そ
の結集、フリップフロップFF3のQ出力からは論理値
”l”が出力され、インパークIN2を介して電界効果
トランジスタFETをオフ状態、即ち、初期化状態にす
る。
従って、第2図に示す如くクロック停止時、フリップフ
ロップFF3のQ出力が論理値“0”となって、出カポ
−)OP 1をロー状態に保持していても、リセット信
号の到来により出力ポートOPIはオーブン状態、即ち
、初期化状態になる。
ロップFF3のQ出力が論理値“0”となって、出カポ
−)OP 1をロー状態に保持していても、リセット信
号の到来により出力ポートOPIはオーブン状態、即ち
、初期化状態になる。
この初期化状態は、リセット信号が無くなっても、クロ
ックが停止している限り、継続される。
ックが停止している限り、継続される。
そのため、アクチュエータの負圧は導入されず、大気圧
が導入され続け、スロットルバルブは全閉状態となって
自動車の暴走が防止される。
が導入され続け、スロットルバルブは全閉状態となって
自動車の暴走が防止される。
尚、本実施例ではリセット信号を論理値“0”としたた
めインバータINIを必要としたが、リセット信号を論
理値“1”で与える構成にすれば、インバータINIは
省略することもできる。
めインバータINIを必要としたが、リセット信号を論
理値“1”で与える構成にすれば、インバータINIは
省略することもできる。
又、インバータIN2についても、フリップフロップF
F3の一ロー出力を利用すれば省略することもできる。
F3の一ロー出力を利用すれば省略することもできる。
更に、本実施例では、リセット入力端子RESETから
フリップフロップFF3に到る経路をマイコン内部に設
けたが、この経路はマイコン外部に設けることもできる
。
フリップフロップFF3に到る経路をマイコン内部に設
けたが、この経路はマイコン外部に設けることもできる
。
発明の詳細
な説明した本発明によれば、クロック停止時も確実に出
カポ−)OPIの初期化が図れ、マイコンで制御される
被制御装置が暴走等危険な状態に陥ることが確実に防げ
る。
カポ−)OPIの初期化が図れ、マイコンで制御される
被制御装置が暴走等危険な状態に陥ることが確実に防げ
る。
第1図は本発明の一実施例を示す図であり、第2図はそ
のタイムチャート、第3図はマイコンで制御される定速
走行装置のシステム図、第4図は従来例、第5図は従来
例のタイムチャートを示し、第5図(A)はクロック正
常時のタイムチャート、第5図(B)はクロック停止時
のタイムチャートを夫々示す。 図中、FFI〜FF3はフリップフロップ、φ11φ2
はシステムクロック、 OPIは出力ポート、 RESETはリッセト入力端子を示す。
のタイムチャート、第3図はマイコンで制御される定速
走行装置のシステム図、第4図は従来例、第5図は従来
例のタイムチャートを示し、第5図(A)はクロック正
常時のタイムチャート、第5図(B)はクロック停止時
のタイムチャートを夫々示す。 図中、FFI〜FF3はフリップフロップ、φ11φ2
はシステムクロック、 OPIは出力ポート、 RESETはリッセト入力端子を示す。
Claims (2)
- (1)リセット入力端子にリセット信号が与えられると
、マイクロコンピュータに内蔵されたレジスタ類を初期
化するマイクロコンピュータにおいて、リセット入力端
子に与えられる信号を出力ポート前段のレジスタに伝達
する経路を設け、リセット入力端子にリセット信号が入
力されたとき、該経路を介して出力ポート前段のレジス
タを強制的に初期化することにより出力ポートを初期化
するようにしたことを特徴とするマイロクコンピュータ
における出力ポート初期化方式。 - (2)出力ポート前段のレジスタをセット優先型のフリ
ップフロップで構成したことを特徴とする特許請求の範
囲第1項記載のマイクロコンピュータにおける出力ポー
ト初期化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31259186A JPS63165905A (ja) | 1986-12-27 | 1986-12-27 | マイクロコンピユ−タにおける出力ポ−ト初期化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31259186A JPS63165905A (ja) | 1986-12-27 | 1986-12-27 | マイクロコンピユ−タにおける出力ポ−ト初期化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63165905A true JPS63165905A (ja) | 1988-07-09 |
Family
ID=18031041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31259186A Pending JPS63165905A (ja) | 1986-12-27 | 1986-12-27 | マイクロコンピユ−タにおける出力ポ−ト初期化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63165905A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812004A (ja) * | 1981-07-15 | 1983-01-24 | Nippon Denso Co Ltd | 自動車用制御装置 |
JPS6175901A (ja) * | 1984-08-22 | 1986-04-18 | ゼネラル・エレクトリツク・カンパニイ | 制御回路 |
-
1986
- 1986-12-27 JP JP31259186A patent/JPS63165905A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812004A (ja) * | 1981-07-15 | 1983-01-24 | Nippon Denso Co Ltd | 自動車用制御装置 |
JPS6175901A (ja) * | 1984-08-22 | 1986-04-18 | ゼネラル・エレクトリツク・カンパニイ | 制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4796211A (en) | Watchdog timer having a reset detection circuit | |
JPH04227112A (ja) | 低減された準安定性を有するラッチ回路 | |
US5394450A (en) | Circuit for performing arithmetic operations | |
US4419592A (en) | Bidirection data switch sequencing circuit | |
US4542506A (en) | Control system having a self-diagnostic function | |
US5892373A (en) | Distributed gated clock driver | |
JPS63165905A (ja) | マイクロコンピユ−タにおける出力ポ−ト初期化方式 | |
US4933571A (en) | Synchronizing flip-flop circuit configuration | |
EP0403047B1 (en) | A frequency divider circuit | |
US4962352A (en) | Abnormal watching device and method for microcomputer | |
US5353093A (en) | Control system for an apparatus using a microcomputer | |
JP2734243B2 (ja) | ウォッチドッグ・タイマ | |
JPS6020224A (ja) | 半導体集積回路装置 | |
JPS62196704A (ja) | シ−ケンス制御用オンオフ制御回路 | |
US4464773A (en) | Dynamic synchronous binary counter with stages of identical design | |
JP3453762B2 (ja) | シーケンサ | |
KR880001838B1 (ko) | 2속도 전동기 제어시스템 | |
JPS631112A (ja) | 集積回路装置 | |
KR940003496Y1 (ko) | 클락 스큐우 방지기능을 갖는 데이타 전송회로 | |
JP2745507B2 (ja) | マイクロコンピユータ | |
JP2664109B2 (ja) | リアルタイムポート | |
KR19980066705A (ko) | 노이즈 차단 기능을 갖는 리셋 회로 | |
JPH06276063A (ja) | ラッチ回路 | |
JPH0799434A (ja) | 低消費電力化回路 | |
JPS62185406A (ja) | フリツプフロツプ論理回路 |