JPS63149703A - Pulse width control circuit - Google Patents
Pulse width control circuitInfo
- Publication number
- JPS63149703A JPS63149703A JP29717486A JP29717486A JPS63149703A JP S63149703 A JPS63149703 A JP S63149703A JP 29717486 A JP29717486 A JP 29717486A JP 29717486 A JP29717486 A JP 29717486A JP S63149703 A JPS63149703 A JP S63149703A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- pulse
- width control
- circuit
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003079 width control Methods 0.000 title claims abstract description 44
- 238000001514 detection method Methods 0.000 claims description 7
- 238000001914 filtration Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010438 granite Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
本発明のパルス幅制御回路は、三角波発振器の出力する
三角波を用いて所定のパルス幅のパルスを生成するもの
である。これにより従来の鋸歯状波発振器の出力するｓ
崗状を用いる場合に比べ。DETAILED DESCRIPTION OF THE INVENTION [Summary] The pulse width control circuit of the present invention generates a pulse with a predetermined pulse width using a triangular wave output from a triangular wave oscillator. This results in the output s of the conventional sawtooth wave oscillator.
Compared to using granite.
周波数変動を少なくすることができる。また本発明のパ
ルスＩ！ａｎ御回路は、パルスのデユーティが１００％
になることを防止するデユーティ制限回路機能やパルス
によって駆動される出力トランジスタに大電流が流れる
とき、これを検知して一定期間、該パルスの発生を停止
する機能を備えている。Frequency fluctuations can be reduced. Moreover, the pulse I of the present invention! The pulse duty of the an control circuit is 100%.
The device has a duty limiting circuit function to prevent this from occurring, and a function to detect when a large current flows through an output transistor driven by a pulse and stop the generation of the pulse for a certain period of time.
このため本発明のパルス幅制御回路を用いることにより
、スイッチングレギュレータの高性能化および高信頼性
化を図ることが可能となる。Therefore, by using the pulse width control circuit of the present invention, it is possible to improve the performance and reliability of a switching regulator.
本発明はパルス幅制御回路に関するものであり、更に詳
しく言えばスイッチングレギュレータ等に使用される高
性能のパルス幅制御回路に関するものである。The present invention relates to a pulse width control circuit, and more specifically, to a high performance pulse width control circuit used in switching regulators and the like.
パルス幅制御回路の発振器として、従来より鋸歯状波発
振器を用いるものがある。Conventionally, a sawtooth wave oscillator has been used as an oscillator for a pulse width control circuit.
しかしながら、この発振器を用いる場合には、鋸歯状波
の立下り時間ｔｆが、バラツキや温度変動の大きい出力
トランジスタのｈＦＥ（増幅率）に大きく依存するため
１発振周波数の不安定化を招勿論、高速参大電流容量の
出力トランジスタを用いれば１発振用コンデンサの電荷
を短時間に放電してｔ「を短＜シ１発振周波数の安定化
を図ることも可能である。However, when using this oscillator, the fall time tf of the sawtooth wave greatly depends on the hFE (amplification factor) of the output transistor, which has large variations and temperature fluctuations, which of course leads to instability of the oscillation frequency. If a high-speed output transistor with a large current capacity is used, it is possible to discharge the charge of the capacitor for one oscillation in a short time, thereby shortening t and stabilizing the oscillation frequency.
しかし出力トランジスタの大型化は、素子サイズが増大
してコストアップになるとともに、実際上、大型化にも
限度がある。However, increasing the size of the output transistor increases the element size and increases cost, and there is a limit to the size increase in practice.
本発明はかかる従来の問題に鑑みて創作されたものであ
り、三角波発振器を用いた高性能のパルス幅制御回路の
提供を目的とする。The present invention was created in view of such conventional problems, and aims to provide a high-performance pulse width control circuit using a triangular wave oscillator.
第１図は本発明のパルス幅制御回路の原理構成図である
０図において、ｌは三角波を出力する三角波発振器、２
はパルス幅制御用電圧発生器であり、３は三角波発振′
Ｊｈｌの出力する三角波の電圧とパルス幅制御用電圧発
生器２の出力する電圧とを比較し、その大小関係に対応
するパルス幅のパルスを出力するパルス幅制御用比較器
である。FIG. 1 is a diagram showing the principle configuration of the pulse width control circuit of the present invention. In FIG. 0, l is a triangular wave oscillator that outputs a triangular wave;
is a voltage generator for pulse width control, and 3 is a triangular wave oscillation '
This is a pulse width control comparator that compares the triangular wave voltage output by Jhl with the voltage output from the pulse width control voltage generator 2 and outputs a pulse with a pulse width corresponding to the magnitude relationship.
４はパルス幅制御用比較器３の出力パルスのデユーティ
が１００％に達しないようにするためのデユーティ制限
回路であり、５はパルス幅制御用比較器３の出力パルス
に従ってオン・オフ動作を行なう出力トランジスタであ
る。なお出力トランジスタ５には大電流検知用の抵抗Ｒ
１が付加されている。また６は過電流検知回路であり、
抵抗ＲＩに流れるときに生じる電圧Ｖｉ と基準電圧ｖ
３とを入力する比較器７からなっている。８はリセット
パルス発生回路であり、三角波発振器ｌの出力電圧と基
準電圧ｖ２とを入力する比較器８からなっている。なお
り２はｖｌよりも低く設定されている。4 is a duty limiting circuit for preventing the duty of the output pulse of the pulse width control comparator 3 from reaching 100%, and 5 is an on/off operation according to the output pulse of the pulse width control comparator 3. It is an output transistor. Note that the output transistor 5 includes a resistor R for detecting large current.
1 is added. 6 is an overcurrent detection circuit;
Voltage Vi generated when flowing through resistor RI and reference voltage v
It consists of a comparator 7 which inputs 3 and 3. Reference numeral 8 denotes a reset pulse generation circuit, which includes a comparator 8 that inputs the output voltage of the triangular wave oscillator l and the reference voltage v2. Naori 2 is set lower than vl.
１０はフリップフロップ回路であり、過電流検出回路６
の出力をセット入力とし、リセットパルス発生回路８の
出力をリセット入力としている。10 is a flip-flop circuit, and an overcurrent detection circuit 6
The output of the reset pulse generating circuit 8 is used as a set input, and the output of the reset pulse generation circuit 8 is used as a reset input.
なおパルス幅制御回路を用いてスイッチングレギュレー
タを作成するときには１図のように、出力トランジスタ
５よりトランス１２．整流回路１３を介しローパスフィ
ルタ回路１１を接続する。これによりローパスフィルタ
回路の出力にはパルスのデユーティに従った定電圧が出
力される。Note that when creating a switching regulator using a pulse width control circuit, as shown in Fig. 1, the output transistor 5 is connected to the transformer 12. A low-pass filter circuit 11 is connected through a rectifier circuit 13. As a result, a constant voltage according to the duty of the pulse is outputted from the low-pass filter circuit.
次に本発明のパルス幅制御回路の動作を第２図に示すタ
イミングチャートを参照しながら説明する。Next, the operation of the pulse width control circuit of the present invention will be explained with reference to the timing chart shown in FIG.
第２図に示すように、三角波発振器ｌの出力する三角波
の電圧が必ず横切るように、デユーティ制限回路４のＶ
ｔの値を設定しているので、パルス幅制御用比較器３の
出力パルスがデユーティ１００％になることはない、こ
れによりローパスフィルタ回路１１のフィルタ機能を越
える低周波が該フィルタ回路に入力するのを防止するこ
とが可能となるので、スイッチングレギュレータの高性
能化を図ることができる。As shown in FIG. 2, the voltage of the duty limiting circuit 4 is
Since the value of t is set, the output pulse of the pulse width control comparator 3 will not have a duty of 100%, and as a result, a low frequency that exceeds the filter function of the low-pass filter circuit 11 will be input to the filter circuit. Since it is possible to prevent this, it is possible to improve the performance of the switching regulator.
なお三角波の電圧が基準電圧ｖ２以下になるときフリッ
プフロップ回路１０をリセットするが、該フリップフロ
ップ回路は通常リセット状態にあるから、特別の役割を
果たさない。The flip-flop circuit 10 is reset when the triangular wave voltage becomes lower than the reference voltage v2, but since the flip-flop circuit is normally in a reset state, it does not play any special role.
次に出力トランジスタ５に大電流が流れる場合について
考える。これは電源投入時等において、出力トランジス
タ５に対する負荷（ローパスフィルタ回路）が、一時的
に極めて小さくなるときに生じる。Next, consider the case where a large current flows through the output transistor 5. This occurs when the load (low-pass filter circuit) on the output transistor 5 temporarily becomes extremely small, such as when the power is turned on.
出力トランジスタ５に大電流が流れると、抵抗Ｒ［の両
端の電圧降下が大きくなり、過′ｒｌｔ流検出回路６か
らパルスが生じてフリップフロップ回路ｌＯをセット状
態にする。これによりパルス幅制御用比較器３の出力は
“Ｌ″レベル状態なるから、出力トランジスタ５には電
流が流れなくなり、従って該出力トランジスタの破壊が
防止される。When a large current flows through the output transistor 5, the voltage drop across the resistor R becomes large, and a pulse is generated from the excess current detection circuit 6 to set the flip-flop circuit IO. As a result, the output of the pulse width control comparator 3 becomes "L" level, and no current flows through the output transistor 5, thereby preventing the output transistor from being destroyed.
次いで、三角波電圧が低下して基準電圧ｖ２よりも低く
なるとき、リセットパルス発生回路８からリセットパル
スがフリップフロップ回路１０に入力する。このため該
フリップフロップ回路のセット状態は解除され、パルス
幅制御用比較器３は再び動作状態に戻ることができる。Next, when the triangular wave voltage decreases and becomes lower than the reference voltage v2, a reset pulse is input from the reset pulse generation circuit 8 to the flip-flop circuit 10. Therefore, the set state of the flip-flop circuit is released, and the pulse width control comparator 3 can return to the operating state again.
このようにパルス幅制御用比較器３は、出力トランジス
タが過電流によって損傷しないように一時的に動作を停
止するが、短時間の停止後に再び動作状態に復帰するの
で、動作停止によるスイッチングレギュレータの定電圧
出力の変動を極めて小さくすることができる。In this way, the pulse width control comparator 3 temporarily stops operating to prevent the output transistor from being damaged by overcurrent, but returns to the operating state after a short period of time, so the switching regulator Fluctuations in constant voltage output can be made extremely small.
なお基準電圧ｖ２の電圧値はデユーティ制限回路４の出
力する基準電圧Ｖｌの値よりも必ず低くなるように設定
しているので、パルス幅制御用比較器３から、いわゆる
ヒゲパルスが発生することはない。Note that since the voltage value of the reference voltage v2 is always set to be lower than the value of the reference voltage Vl output from the duty limit circuit 4, so-called whisker pulses are not generated from the pulse width control comparator 3. .
次にパルス幅制御用比較器３の出力パルスのパルス幅（
Ｈ”レベルの時間幅）を短くするときには、パルス幅制
御用電圧発生器２の出力電圧ｖＥを高く設定する０図の
ように三角波の電圧がＶＥ より高いときのみ、パルス
幅制御用比較器３の出力が“Ｈルベルとなるので、パル
スのデユーティは小さくなる。Next, the pulse width of the output pulse of the pulse width control comparator 3 (
When shortening the time width of the H" level, the output voltage vE of the pulse width control voltage generator 2 is set high. As shown in the figure, only when the voltage of the triangular wave is higher than VE, the pulse width control comparator 3 Since the output becomes "H level", the duty of the pulse becomes small.
次に図を参照しながら本発明の実施例について説明する
。第３ｖｌｉは本発明の実施例に係るパルス幅制御回路
の回路図である０図において、第１図に示す番号と同じ
ものは同じものを示している。Next, embodiments of the present invention will be described with reference to the drawings. 3. In FIG. 0, which is a circuit diagram of a pulse width control circuit according to an embodiment of the present invention, the same numbers as those shown in FIG. 1 indicate the same components.
なお１２はパルス幅制御用比較器３の出力パルスのデユ
ーティを制限するための最大デユーティ制限用電圧入力
端子であり、その電圧は外部から制御可能である。Note that 12 is a maximum duty limiting voltage input terminal for limiting the duty of the output pulse of the pulse width control comparator 3, and the voltage can be controlled from the outside.
図のように、実施例では基準電圧Ｖ１とｖ２は、三角波
発振器ｌ内の定電圧回路から得ているので、その大小関
係は常に安定しており、このため高性能のデユーティ制
限機能付きおよび過電流検出機能付きのパルス幅制御回
路を作成することが可能となる。As shown in the figure, in the embodiment, the reference voltages V1 and V2 are obtained from the constant voltage circuit in the triangular wave oscillator l, so their magnitude relationship is always stable. It becomes possible to create a pulse width control circuit with a current detection function.
特に本発明のパルス幅制御回路を半導体集積回路として
集積化すれば、一層効果的である。In particular, it will be even more effective if the pulse width control circuit of the present invention is integrated as a semiconductor integrated circuit.
以上説明したように、本発明によれば三角波発振器を用
いてデユーティ制限回路機能および過電流検出機能付き
の高性能のパルス幅制御回路を作成することが可能とな
る。また本発明のパルス幅制御回路により、スイッチン
グレギュレータの高性能化を図ることが可能となる。As described above, according to the present invention, it is possible to create a high-performance pulse width control circuit with a duty limiting circuit function and an overcurrent detection function using a triangular wave oscillator. Furthermore, the pulse width control circuit of the present invention makes it possible to improve the performance of the switching regulator.
ｍ１図は本発明のパルス幅制御回路の原理構成を示す図
。
第２図は第１図の回路の動作を説明するためのタイミン
グチャート。
第３図は本発明の実施例に係るパルス幅制御回路の回路
図である。
（符号の説明）
ｌ・・・三角波発振器、
２・・・パルス幅制御用電圧発生器。
３・・・パルス幅制御用比較器、
４・・・デユーティ制限回路、
５・・・出力トランジスタ、
６・・・過１！流検出回路、
８・・・リセットパルス発生回路。
１０・・・フリップフロップ回路、
１１・・・ローパスフィルタ回路、
Ｒｉ 、ＲＩ ＮＲ８・・・抵抗。Figure m1 is a diagram showing the principle configuration of the pulse width control circuit of the present invention. FIG. 2 is a timing chart for explaining the operation of the circuit shown in FIG. FIG. 3 is a circuit diagram of a pulse width control circuit according to an embodiment of the present invention. (Explanation of symbols) 1... Triangular wave oscillator, 2... Voltage generator for pulse width control. 3... Comparator for pulse width control, 4... Duty limiting circuit, 5... Output transistor, 6... Over 1! current detection circuit; 8...reset pulse generation circuit; 10...Flip-flop circuit, 11...Low pass filter circuit, Ri, RI NR8...Resistor.
Claims (1)
幅制御用電圧発生器の出力電圧との大小関係に対応する
パルス幅のパルスを出力するパルス幅制御用比較器と、 第１の基準電圧を前記パルス幅制御用比較器に入力し、
該パルス幅制御用比較器の出力パルスのデューティが１
００％になるのを防止するデューティ制限回路と、 前記パルス幅制御用比較器の出力パルスを入力して動作
する出力トランジスタと、 前記出力トランジスタに所定の値以上の電流が流れると
き、これを検出してセットパルスを発生する過電流検出
回路と、 前記第１の基準電圧よりも低い第２の基準電圧と前記三
角波発振器の三角波の出力電圧とを比較し、該三角波の
出力電圧の方が低くなるときリセットパルスを発生する
回路と、 前記セットパルスによりセットされるとき、前記パルス
幅制御用比較器の動作を停止し、前記リセットパルスに
よりリセットされるとき、該動作の停止を解除するフリ
ップフロップ回路とを有することを特徴とするパルス幅
制御回路。[Scope of Claims] A triangular wave oscillator; a pulse width control voltage generator; and a pulse width generator that corresponds to the magnitude relationship between the triangular wave voltage outputted by the triangular wave oscillator and the output voltage of the pulse width control voltage generator. a pulse width control comparator that outputs a pulse; a first reference voltage is input to the pulse width control comparator;
The duty of the output pulse of the pulse width control comparator is 1.
a duty limiting circuit that prevents the output from reaching 00%, an output transistor that operates by inputting the output pulse of the pulse width control comparator, and a device that detects when a current exceeding a predetermined value flows through the output transistor. an overcurrent detection circuit that generates a set pulse by comparing a second reference voltage that is lower than the first reference voltage and a triangular wave output voltage of the triangular wave oscillator, and determines that the triangular wave output voltage is lower. a circuit that generates a reset pulse when the pulse width control comparator is set by the set pulse; and a flip-flop that stops the operation of the pulse width control comparator when set by the set pulse and releases the stop of the operation when reset by the reset pulse. A pulse width control circuit comprising a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29717486A JPS63149703A (en) | 1986-12-12 | 1986-12-12 | Pulse width control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29717486A JPS63149703A (en) | 1986-12-12 | 1986-12-12 | Pulse width control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63149703A true JPS63149703A (en) | 1988-06-22 |
Family
ID=17843135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29717486A Pending JPS63149703A (en) | 1986-12-12 | 1986-12-12 | Pulse width control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63149703A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259544A (en) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | Laser diode drive circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149480A (en) * | 1979-02-23 | 1980-11-20 | Fischer Ag Georg | Pipe joint assembly |
| JPS576589A (en) * | 1980-06-11 | 1982-01-13 | Hitachi Ltd | Controlling system utilizing pulse width modulation |
-
1986
- 1986-12-12 JP JP29717486A patent/JPS63149703A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149480A (en) * | 1979-02-23 | 1980-11-20 | Fischer Ag Georg | Pipe joint assembly |
| JPS576589A (en) * | 1980-06-11 | 1982-01-13 | Hitachi Ltd | Controlling system utilizing pulse width modulation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259544A (en) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | Laser diode drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05336732A (en) | Igbt gate circuit | |
| JPH02299460A (en) | Direct current/direct current converter | |
| JPH0120808B2 (en) | ||
| JPH0428171B2 (en) | ||
| JPS63149703A (en) | Pulse width control circuit | |
| US3239777A (en) | Non-saturating blocking oscillator | |
| US4581694A (en) | Inverter using parallel connected series pre-regulator and a synchronized switch | |
| US3193696A (en) | Voltage regulation employing a time base modulated amplifier | |
| KR0142467B1 (en) | Feed back circuit with delayed protection function | |
| US3200322A (en) | Transistor switching circuit | |
| JP2858407B2 (en) | PWM DC-DC converter | |
| JP2857442B2 (en) | Power supply low voltage detector | |
| SU1121659A1 (en) | Voltage pulse stabilizer | |
| JP3232981B2 (en) | Control signal level shift circuit | |
| JP3309039B2 (en) | Overcurrent protection circuit for inverter control device | |
| JPH0274149A (en) | Chopper | |
| SU1629981A1 (en) | Electronic switch | |
| JPS6133077A (en) | High voltage stabilizing circuit | |
| JPS6244070A (en) | Starting circuit of dc/dc converter | |
| SU1034026A1 (en) | Stabilized power supply source having transformerless input | |
| SU1513579A1 (en) | Stabilized power source | |
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| SU1312549A1 (en) | Pulsed-continuous stabilized source with voltage inversion | |
| SU1174912A1 (en) | Two-stage d.c.voltage stabilizer | |
| JPH0378493A (en) | Pwm controller |