JPS63145913A - Encoder - Google Patents

Abstract

PURPOSE:To enable accurate detection of changes in the position regardless of a sharp positional change, by storing normal and reverse motion signals without application thereof when they are outputted simultaneously to add up either of the signals according to a signal at the subsequent timing. CONSTITUTION:In the normal operation, a pulse correction circuit 110 outputs either a normal rotation or reverse rotation signal SU or SD as signal CSU or CSD without correcting any thereof. However, when a sharp change occurs beyond a normally assumed level, the normal and reverse rotation signals SU and SD are outputted simultaneously. In this case, neither of the signals are outputted as signal CSU or CSD with the action of an erroneous pulse detection circuit 14. According to the normal rotation and reverse rotation signals SU and SD generated at the subsequent timing, an output is produced by adding up either of the signals.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエンコーダに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an encoder.

〔従来の技術〕[Conventional technology]

光学式又は磁気式ロータリーエンコーダの電気回路にお
ける電力消費を低減させるようにしたロータリーエンコ
ーダはすでに提案されている（例えば、本出願によシ提
案された特願昭５９−７３８６８号、５９−７３８７１
号、５９−７３８７２号）。第７図にこれらのエンコー
ダの回路図を示すが、該エンコーダの電気回路１０はク
ロック・ぐルスＣＬＫ、を発生させる発振回路１００、
該クロック／４’ルスＣＬＫ、の立下シに対応して回路
駆動用クロックパルスＣＬＫ　１を発生させる単安定マ
ルチバイブレータ１０１、フォトダイオード４゜５の信
号を増幅するトランジスタ及び抵抗器から成る増幅回路
１０２，１０３、該増幅回路からのＡ相信号ＳＡ及びＢ
相信号ＳＢの立上シ又は立下シを検出するためＤ形フリ
ップフロップＦＦＩ〜ＦＦ４及びデコーダＤＥＣＤＲが
図示の如く接続されて成る立上／立下検出回路１０４、
該検出回路からの増加信号８．７又は減少信号ＳＤをア
ップダウンカウンタ１０７に導びくためのオアゲート１
０５．１０６が図示の如く接続されている。エンコーダ
の光源としての発光ダイオード９の電源はクロックパル
スＣＬＫ、によシ与えられている。Rotary encoders that reduce power consumption in the electric circuit of optical or magnetic rotary encoders have already been proposed (for example, Japanese Patent Application Nos. 59-73868 and 59-73871 proposed by the present application).
No. 59-73872). FIG. 7 shows a circuit diagram of these encoders, and the electric circuit 10 of the encoder includes an oscillation circuit 100 that generates a clock signal CLK,
An amplifier circuit consisting of a monostable multivibrator 101 that generates a circuit driving clock pulse CLK 1 in response to the falling edge of the clock/4' pulse CLK, a transistor and a resistor that amplifies the signal of the photodiode 4.5. 102, 103, A phase signals SA and B from the amplifier circuit
A rising/falling detection circuit 104 comprising D-type flip-flops FFI to FF4 and a decoder DECDR connected as shown in the figure to detect rising or falling edges of the phase signal SB;
OR gate 1 for guiding the increase signal 8.7 or decrease signal SD from the detection circuit to the up/down counter 107
05.106 are connected as shown. Power for the light emitting diode 9 as a light source of the encoder is provided by a clock pulse CLK.

従って、発光ダイオード９は以前のように常時点灯する
のではなくクロックパルスＣＬＫ、がノーイレペルのと
きのみ点灯し、回転スリット板を透過してフォトダイオ
ード４，５によシ検出される人相。Therefore, the light emitting diode 9 does not turn on all the time as before, but only turns on when the clock pulse CLK is in a normal state, and the human face is detected by the photodiodes 4 and 5 through the rotating slit plate.

Ｂ相信号ものクロックパルスＣＬＫ、に対応するものと
なシ、これらの回路に電源として接続されている電池１
１の電力消費は非常に小さいものになっている。The B phase signal corresponds to the clock pulse CLK, and the battery 1 connected to these circuits as a power source
1 has very low power consumption.

上述の回路動作について下記に述べる。The operation of the above circuit will be described below.

第７図の立上／立下検出回路１０４の例示的回路を第８
図に図示する。すなわちＤ形フリッグフロップＦＦＩ〜
ＦＦ４とこれらの出力を受けるＮＡＮＤゲートＧｌ、Ｇ
７．Ｇ８．Ｇ１４及びＧ２゜Ｇ４．Ｇｌｌ、Ｇ１３とが
図示の如く接続されている。ＦＦＩにはＡ相信号ＳＡ、
Ｆ’Ｆ３にはＢ相信号ＳＢに接続され、これらフリップ
フロッグの信号５Ａ１＝２　．５Ａ１＝２　．５Ｂ１＝
２　　。An exemplary circuit of the rising/falling detection circuit 104 of FIG.
Illustrated in the figure. That is, D type flip-flop FFI~
FF4 and NAND gates Gl and G that receive these outputs
7. G8. G14 and G2°G4. Gll and G13 are connected as shown. FFI has A phase signal SA,
F'F3 is connected to the B-phase signal SB, and these flip-frog signals 5A1=2 . 5A1=2. 5B1=
2.

３Ｂ２＝２’とおく。そうすると、第９図（ａ）〜（ｊ
）に図示の如くシャフトが正転しＳＡがＳＢよシ９０°
位相が進んでいる場合は（第９図（ｄ）　、　（・））
、デートＧｌ、Ｇ７．Ｇ８．Ｇ１４を介して増加信号Ｓ
υが出力される。一方シャフトが逆転すると第１０図（
ａ）〜（ｊ）に図示の如く、ダートＧ２．Ｇ４゜Ｇｌｌ
、Ｇ１３を介して減少信号ＳＤが出力される。Set 3B2=2'. Then, Fig. 9(a) to (j
), the shaft rotates forward and SA is 90° from SB.
If the phase is leading (Fig. 9(d), (・))
, Date Gl, G7. G8. Increase signal S via G14
υ is output. On the other hand, if the shaft is reversed, Figure 10 (
As shown in a) to (j), Dart G2. G4゜Gll
, G13, a decrease signal SD is output.

さらに上述のエンコーダでは、さらに電力消費を低減さ
せるため、オアゲート１０９を介して上記ｓＵｌ　ｓｏ
信号を入力してこれらの発生するタイミングを算出しこ
れらの信号の発生周期が低い場合は、クロックツ９ルス
ＣＬＫ、の発振周波数を低下させる回路１０８を設けて
いる。すなわちエンコーダのシャフトの回転が低下した
場合低周波数のクロック・母ルスでもシャフトの位置検
出が可能であシ、低周波数にすることによシ発光ダイオ
ード９の一定時間当シの点灯時間が短かくなシそれだけ
電力消費が削減される。Furthermore, in the encoder described above, in order to further reduce power consumption, the sUl so
A circuit 108 is provided which calculates the timing of generation of these signals by inputting the signals, and lowers the oscillation frequency of the clock signal CLK if the generation period of these signals is low. In other words, when the rotation of the encoder shaft decreases, the position of the shaft can be detected even with a low frequency clock/base pulse, and by using a low frequency, the lighting time of the light emitting diode 9 for a certain period of time can be shortened. Power consumption is reduced accordingly.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

一般にシャフトの回転は増減する場合連続的に変化する
ものであるから、上記の如くシャフトの回転に応じてク
ロック・々ルスの周波数を変化させたとしても通常は問
題なく位置検出ができ、一層の電力消費を低減させるこ
とができる。ｔｉ周波数を変化させる場合でもかなりの
余裕はとっておシ、回転速度の低下状態から増加状態に
移行したとしても問題はない。ところがこのような通常
想定される場合を超える急激な変化、例えば低速度で回
転中又は停止中のシャフトが衝撃等によシ急激に瞬間的
に回転し、その回転に応答して正転（増加）信号Ｓｔｒ
又は逆転（減少）信号ＳＤを検出するタイミング間にク
ロックパルスＣＬＫが存在しないような場合、第８図に
図示の立上／立下検出回路１０４は、第１１図（ｊ）　
、　（ｋ）に図示の如くそれぞれｆｆ−）Ｇ７．Ｇ４か
ら同時にｓＵとｓＤを出力する。Generally, the rotation of the shaft changes continuously when it increases or decreases, so even if the frequency of the clock pulse is changed in accordance with the rotation of the shaft as described above, the position can usually be detected without any problem, and the position can be detected even further. Power consumption can be reduced. Even when changing the ti frequency, a considerable amount of margin is required, and there is no problem even if the rotational speed changes from a decreasing state to an increasing state. However, in cases where there is a sudden change beyond what is normally expected, for example, a shaft that is rotating at a low speed or is stopped suddenly rotates instantaneously due to an impact, etc., and in response to that rotation, the shaft rotates forward (increases ) signal Str
Or, if there is no clock pulse CLK between the timings of detecting the reversal (decrease) signal SD, the rise/fall detection circuit 104 shown in FIG.
, ff-)G7., as shown in (k), respectively. Outputs sU and sD from G4 at the same time.

従ってこのままでは回転しなかったとして扱われるとい
う問題が生ずる。エンコーダに要求されている位置決め
精度上上記の誤差は容認できないものと考えられている
。Therefore, a problem arises in that it is treated as if it did not rotate if it continues as it is. The above error is considered unacceptable due to the positioning accuracy required of the encoder.

以上光学式ロータリーエンコーダの電力消費を図った場
合について述べたが、リニヤエンコーダの電力消費を図
った場合も同様である。Although the case where the power consumption of the optical rotary encoder is aimed at is described above, the same applies to the case where the power consumption of the linear encoder is aimed at.

〔発明を解決するための手段〕[Means for solving the invention]

本発明においては、クロックパルスに応答して発光する
発光素子、符号板をはさんで該発光素子と対向的に設け
られ且つ符号板の運動に応答して所定の運動変化信号を
出力するように設けられた少くとも第１及び第２の受光
素子、該第１及び第２の受光素子の出力信号の立上り又
は立下シを検出し前記符号板の運動に応答する正方向又
は逆方向運動信号を出力する立上／立下検出回路、該正
方向又は逆方向運動信号を計数する計数器を備え、前記
正方向又は逆方向運動信号の発生周期に応答してクロッ
クパルスの発振周波数を変化させるようにしたエンコー
ダであって、前記正方向及び逆方向運動信号が同時に出
力された場合前記計数器にｈずれの信号も印加させず、
次のタイミングで発生した正方向又は逆方向運動信号に
応じて上記いずれかの信号を加算して出力するようにし
たパルス補正回路を設けたことを特徴とする、エンコー
ダが提供される。In the present invention, a light emitting element that emits light in response to a clock pulse is provided opposite to the light emitting element with a code plate in between, and outputs a predetermined motion change signal in response to movement of the code plate. at least first and second light receiving elements provided; a forward or backward movement signal that detects the rising or falling edge of the output signals of the first and second light receiving elements and responds to the movement of the code plate; a rise/fall detection circuit that outputs a clock pulse, a counter that counts the forward or reverse movement signal, and changes the oscillation frequency of the clock pulse in response to the generation cycle of the forward or reverse movement signal. The encoder is configured such that when the forward and reverse motion signals are output simultaneously, no h-shift signal is applied to the counter,
An encoder is provided, characterized in that it is provided with a pulse correction circuit configured to add and output any of the above signals in accordance with a forward or reverse motion signal generated at the next timing.

〔作用〕[Effect]

すなわち本発明においては、正方向、逆方向運動信号が
同時に出力された場合、その時点では計数器にいずれの
信号も印加させないようにすると共に同時に正方向、逆
方向運動信号のあったことを記憶しておく。このような
場合、クロックパルスの発振周波数が高くされ、次のサ
イクルでは正方向運動又は逆方向運動が正確に検出でき
る。運動の連続性から、前記次のサイクルで正方向運動
として検出した場合、上記記憶した内容を正方向運動信
号として加算して出力する。That is, in the present invention, when forward and reverse motion signals are output at the same time, neither signal is applied to the counter at that time, and at the same time, the presence of the forward and reverse motion signals is memorized. I'll keep it. In such a case, the oscillation frequency of the clock pulse is increased so that forward or reverse motion can be accurately detected in the next cycle. If a forward motion is detected in the next cycle due to the continuity of motion, the stored contents are added as a forward motion signal and output.

〔実施例〕〔Example〕

以下本発明の実施例について添付図面を参照して述べる
。Embodiments of the present invention will be described below with reference to the accompanying drawings.

第１図に本発明の一実施例としての光学式ロータリーエ
ンコーダの電気回路部を図示する。図から明らかなよう
に、本発明の電気回路はオアｙ−ト１０５，１０’６と
アップダウンカウンタ１０７との間に、ノ４ルス補正回
路１１０が設けられておシ、正転信号ＳＵ又は逆転信号
ＳＤを補正した信号Ｃ８，又はＣ８，）を出力するよう
にしている。他は第２図の場合と同様である。FIG. 1 illustrates an electric circuit section of an optical rotary encoder as an embodiment of the present invention. As is clear from the figure, in the electric circuit of the present invention, a forward rotation signal SU or a forward rotation signal SU or A signal C8 (or C8,) obtained by correcting the reverse rotation signal SD is output. The rest is the same as in the case of FIG.

パルス補正回路１１０の一実施例を第２図に図示する。One embodiment of pulse correction circuit 110 is illustrated in FIG.

第２図に図示のパルス補正回路１１０は、アンドｒ−）
１０，１１、オアダート１２，１３、ミス・ぐルス検出
回路１４、タイミング検出回路１５、方向検出回路１６
、補正回路１７が図示の如く接続されて成る。The pulse correction circuit 110 shown in FIG.
10, 11, or dirt 12, 13, miss/gurus detection circuit 14, timing detection circuit 15, direction detection circuit 16
, and a correction circuit 17 are connected as shown.

第２図に図示の回路をさらに具体的に実現した回路例を
３１１８図に図示する。A circuit example that more specifically realizes the circuit shown in FIG. 2 is shown in FIG. 3118.

７７＞”）’−ト１０，１１及びオ’７’ｌ’−）　１
２　。77>")'-t10,11 and o'7'l'-)1
2.

１３は第２図と同じである。ミスパルス検出回路１４と
してはアンドグー）１４１とインバータ１４２が図示の
如く接続されている。タイミング検出回路１５、補正回
路１７、方向検出回路１６は、オアｒ−）１５１、ＪＫ
７リツプ７０ツブ１７１〜１７３．７：／ト’ｌ”−ト
１７４，１７５゜１７７．１７８，１７９、インバータ
１７６、及びＪＫ７！Ｊッグフｐッグ１６１が図示の如
く接続されている。13 is the same as in FIG. As the miss pulse detection circuit 14, an AND/GOOD 141 and an inverter 142 are connected as shown. The timing detection circuit 15, the correction circuit 17, and the direction detection circuit 16 are OR r-) 151, JK
7 lip 70 tubes 171 to 173.7:/to'l''-to 174, 175, 177, 178, 179, inverter 176, and JK7!J program 161 are connected as shown.

第２図及び第３図に図示のノ量ルス補正回路１１０の動
作を説明する。The operation of the pulse correction circuit 110 shown in FIGS. 2 and 3 will be explained.

先ず正常な場合について述べる。この場合、ＳＵ又はＳ
Ｄのいずれかの信号しか存在しないから、アンドｒ−）
１４１の出力は「０」従ってインバータ１４２を介した
ミスパルス検出回路１４の出力５１４＝１となる。従っ
て、ＳＯの信号があればアンドダート１０、オアｆ−ト
１２を介して、ＳＵと同じ状態のＣ８，が出力される。First, a normal case will be described. In this case, SU or S
Since only one of the signals D exists, andr-)
The output of the pulse detection circuit 141 is "0", so the output 514 of the miss pulse detection circuit 14 via the inverter 142 becomes "1". Therefore, if there is a SO signal, C8, which is in the same state as SU, is outputted via AND/DIRT 10 and OR/F-ART 12.

すなわち、正常な場合は従来通シ補正されないで正転又
は逆転信号がそのまま出力される。That is, in the normal case, the normal rotation or reverse rotation signal is output as is without any conventional correction.

次に・臂ルス補正を必要とする場合について第４図（ａ
）〜（１）を参照して述べる。Next, Fig. 4 (a
) to (1).

第４図（ａ）〜（１）は人相信号５ＡＩ（第４図（ａ）
）がＢ相信号８Ｂ１（第４図（ｂ））よシタ０６位相が
進んでいる場合のタイミング図である。回転が停止する
か、相当低下したためクロックツ９ルスＣＬＫ、の発振
周波数が低くなりたところで、衝撃等により、急激に回
転し始めた場合クロック／４’ルスａとｂとの間で図示
の如（ＳＡＩ、ＳＢＩの変化があると、クロックパルス
ａ′があれば正転であることを検出できたのであるが、
正転を検出できずクロックパルスｂでｓＵと共にＳＯも
出力されてしまう。しかしながら、ミスパルス検出回路
１４の出力８１４＝０となるから、Ｃ３１７及びＣ８Ｄ
のいずれも出力されない。Figures 4(a) to (1) show the physiognomic signal 5AI (Figure 4(a)
) is a timing diagram when the phase 06 is ahead of the B-phase signal 8B1 (FIG. 4(b)). If the oscillation frequency of the clock pulse 9 CLK has become low because the rotation has stopped or decreased considerably, but if it suddenly starts rotating due to an impact etc. If there was a change in SAI or SBI, it would be possible to detect normal rotation if clock pulse a' was present, but
Normal rotation cannot be detected and SO is output together with sU at clock pulse b. However, since the output 814 of the miss pulse detection circuit 14 becomes 0, C317 and C8D
None of these are output.

アンドｒ−）１４１からは重複ノ争ルスがあったことを
信号８１４ａとして発振周波数算出回路１０８に出力す
る。これによシ回路１０８はクロックツ４ルスの発振周
波数を高くするよう発振器１００に信号を発し、クロッ
クツ４ルスＣＬＫｏの周波数が上る（クロックパルスＣ
ＬＫ　ｏの６−＋　ｄ　）。The ANDr-) 141 outputs to the oscillation frequency calculation circuit 108 as a signal 814a indicating that there is a duplicate error. Accordingly, the circuit 108 sends a signal to the oscillator 100 to increase the oscillation frequency of the clock pulse 4, and the frequency of the clock pulse CLKo increases (clock pulse CLKo).
6−+d of LK o).

次のクロックツ９ルスＣＬＫｏのＣで、正転が正しく検
出される。この場合Ｓ　ｙ　＝１　ｐ　ＳＤ　＝Ｏであ
るからＣ３（７のみが出力される。また重複／ｌｌスス
あったことがＪＫ７リツプ７０ツブ１７１にセットされ
出力Ｆ３＝ｒｌＪとなる（第４図（ｆ））。さらに次の
クロックパルスＣＬＫ、のｄで、アンドダート１７４の
入力は全て「１」であるから、ＪＫ７リツプ７０ツブ１
７２がセットされ、出力Ｆ４＝１となる（第４図（ω）
。Normal rotation is correctly detected at C of the next clock pulse CLKo. In this case, since S y = 1 p SD = O, only C3 (7) is output. Also, the fact that there was a duplication/ll is set in the JK7 lip 70 knob 171, and the output F3 = rlJ (see Fig. 4). f)).Furthermore, at the next clock pulse CLK, since all the inputs of the AND dart 174 are "1", the JK7 lip 70 block 1
72 is set, and the output F4 becomes 1 (Fig. 4 (ω)
.

クロックツ９ルスＣＬＫ、の・においては、Ｓυが「１
」のままであシ、Ｃ８Ｕがそのｉま出力される。In clocks 9 CLK, Sυ is "1".
'', C8U will be output.

この場合、ノアゲート１７６の出力＝「０」であるから
アンドダート１７７の出力は「０」、よってＪＫフリッ
グフロップ１７３はセットされないままである。In this case, since the output of the NOR gate 176 is "0", the output of the AND dart 177 is "0", and therefore the JK flip-flop 173 remains unset.

クロックツ４ルスＣＩ、Ｋｏのｆにおいて５ｔｔ＝ｒＯ
Ｊとなると、Ｓ口＝Ｏ８ｏ”Ｏであジオアゲート１５１
の出力＝「０」、ノアゲート１７６の出力；「１」とな
シ、アンドゲート１７７の出力＝「１」となシ、アンド
ゲート１７８と１７９の入力＝「１」となる。一方、Ｊ
Ｋフリップ７０ツブ１６１は前回５ｔｒ＝１　ｅ　５Ｄ
＝ＯであるからＱ出力士１となシアンドｒ−ト１７８か
らのみ「１」がオアダート１２に出力され、Ｃ８Ｕは第
４図（ｈ）の交叉線で示したように継続して出力される
。すなわち、インバータ１７６を用いて空時間を検出し
、この空時間に上記フリップ７０ツブに記憶した内容を
、ＪＫフリップフロップ１６１で指定された方向に応じ
て出力するものである。5tt=rO in f of clock truss CI, Ko
When it comes to J, S mouth = O8o”O and GeoAgate 151
The output of NOR gate 176 is "1", the output of AND gate 177 is "1", and the inputs of AND gates 178 and 179 are "1". On the other hand, J.
K flip 70 tube 161 was 5tr=1 e 5D last time
=O, so it is Q output operator 1. "1" is output only from Cyan r-to 178 to ORDART 12, and C8U is output continuously as shown by the cross line in Fig. 4 (h). . That is, the inverter 176 is used to detect idle time, and during this idle time, the contents stored in the flip-flop 70 are outputted in accordance with the direction specified by the JK flip-flop 161.

また、アンドダート１７７の出力＝「１」に伴ないＪＫ
フリップ７０ッ７°１７３がセットされ、アンドゲート
１７５の出力；「１」となシ、ＪＫフリップフロップ１
７１，１７２はリセットされる。In addition, JK
Flip 70 - 7° 173 is set, and the output of AND gate 175 is "1", JK flip-flop 1
71 and 172 are reset.

その後は、正常に計数されることは、従来同様である。After that, counting is performed normally as before.

以上の実施例は光学式ロータリーエンコーダについて述
べたが、磁気式ロータリーエンコーダの場合であっても
同様である。Although the above embodiments have been described with respect to an optical rotary encoder, the same applies to a magnetic rotary encoder.

更に本発明はロータリーエンコーダのみならずリニヤエ
ンコーダについても適用できる。リニヤエンコーダそれ
自体は良く知られておシ、第５図および第６図に図示の
如く、発光素子としてのＩＪＤ　９０と４１固のフォト
トランジスタ４１〜４４から成る受光素子４０が固定ス
リット板５０を介して対向して設けられ、固定スリット
板５０とＬＥＤ　９０の間を工作機械のテーブル７０に
機械的に接続された直線状（リニヤ）符号板６０が設け
られている。すなわち、ロータリー二ンコーダの回転符
号板（図示せず）がリニヤ符号板６０に対応する。ロー
タリーエンコーダの場合、工作機械のテーブルに接続さ
れた回転軸の回転に伴って回転符号板が回転させられ、
その回転方向および回転量を、固定スリット（図示せず
）および受光素子４，５を介して上述の如く検出する。Furthermore, the present invention can be applied not only to rotary encoders but also to linear encoders. The linear encoder itself is well known, and as shown in FIGS. 5 and 6, a light receiving element 40 consisting of IJD 90 and 41 phototransistors 41 to 44 as light emitting elements is connected to a fixed slit plate 50. A linear code plate 60 is provided facing each other through the fixed slit plate 50 and the LED 90 and is mechanically connected to the table 70 of the machine tool. That is, a rotary code plate (not shown) of the rotary encoder corresponds to the linear code plate 60. In the case of a rotary encoder, the rotary code plate is rotated as the rotary shaft connected to the table of the machine tool rotates.
The direction and amount of rotation are detected as described above through the fixed slit (not shown) and the light receiving elements 4 and 5.

リニヤエンコーダの場合、リニヤ符号板６０が直線運動
をし、正方向又は逆方向に移動することを除けば、ロー
タリーエンコーダと全く同じである。すなわち上述した
′電気回路はりニヤエンコーダにそのまま適用可能であ
る。A linear encoder is exactly the same as a rotary encoder except that the linear code plate 60 moves in a straight line and moves in the forward or reverse direction. That is, the above-mentioned electrical circuit can be applied as is to the linear encoder.

尚、第６図においては、４個のフォトトランジスタ４１
〜４４を用いて、人相およびＢ相のみならず、これらの
逆相符号Ｘ、ｎも検出し得るようにしている。In addition, in FIG. 6, four phototransistors 41
.about.44, it is possible to detect not only the human phase and the B phase but also their opposite phase codes X and n.

〔発明の効果〕〔Effect of the invention〕

以上に述べたように本発明によれば、エンコーダの電気
回路の電力消費を一層低減するためにクロックパルスの
周波数を可変にできるようにしておくと共に、これによ
シ急激な回転軸の変化などの位置変化がありた場合であ
ってもその変化時における位置変化を正確に検出できる
ようにしている。急激変化がちりた場合の位置変化検出
は多少の時間遅れが生ずることとなるが、使用上問題と
はならない。As described above, according to the present invention, the frequency of the clock pulse can be made variable in order to further reduce the power consumption of the electric circuit of the encoder. Even if there is a change in position, the change in position at the time of the change can be accurately detected. Although there will be some time delay in detecting a positional change when a sudden change occurs, this does not pose a problem in use.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の１実施例としてのエンコーダの電気回
路図、 第２図は第１図回路のノ９ルス補正回路の構成図、第３
図はＭ２図回路の詳細回路図、 第４図（＆）〜Ｑ）は第１図〜第３図回路の動作タイミ
ング図、 第５図および第６図はりニヤエンコーダの概略構成図、 第７図は従来のエンコーダの電気回路図、第８図は第７
図回路の立上／立下検出回路図、第９図（ＩＬ）〜（ｊ
）および第１０図（＆）〜（ｊ）は第８図回路の動作タ
イミング図、 １Ｘ１１図（、）〜（０は第８図回路の誤・母ルス発生
を示すタイミング図、である。 （符号の説ＥＡ） １００・・・発振回路、１０１・・・単安定マルチバイ
ブレータ、１０２，１０３・・・増幅回路、１０４・・
・立上／立下検出回路、１０５，１０６・・・オアダー
ト、１０７・・・アップダウンカウンタ、１０８・・・
発振周波数算出回路、１１０・・・／４’ルス補正回路
、１０．１１・・・アンドダート、１２．１３・・・オ
アダート、１４・・・ミスパルス検出回路、１５・・・
タイミング検出回路、１６・・・方向検出回路、１７・
・・補正回路。FIG. 1 is an electric circuit diagram of an encoder as an embodiment of the present invention, FIG. 2 is a configuration diagram of a noise correction circuit of the circuit in FIG. 1, and FIG.
The figure is a detailed circuit diagram of the M2 diagram circuit, Figures 4 (&) to Q) are operation timing diagrams of the circuits of Figures 1 to 3, Figures 5 and 6 are schematic configuration diagrams of the linear encoder, and Figure 7 The figure shows the electric circuit diagram of a conventional encoder, and Fig. 8 shows the electrical circuit diagram of a conventional encoder.
Figure 9 (IL) to (j
) and FIGS. 10(&) to (j) are operation timing diagrams of the circuit in FIG. 8, and FIGS. Code theory EA) 100... Oscillation circuit, 101... Monostable multivibrator, 102, 103... Amplifier circuit, 104...
・Rise/fall detection circuit, 105, 106...or dirt, 107...up/down counter, 108...
Oscillation frequency calculation circuit, 110.../4' Lux correction circuit, 10.11... And dirt, 12.13... Or dirt, 14... Miss pulse detection circuit, 15...
Timing detection circuit, 16... Direction detection circuit, 17.
...Correction circuit.

Claims (1)

【特許請求の範囲】 １、クロックパルスに応答して発光する発光素子、符号
板をはさんで該発光素子と対向的に設けられ且つ該符号
板の運動に応答して所定の運動変化信号を出力するよう
に設けられた少くとも第１及び第２の受光素子、該第１
及び第２の受光素子の出力信号の立上り又は立下りを検
出し前記符号板の運動に応答する正方向運動又は逆方向
運動信号を出力する立上／立下検出回路、該正方向又は
逆方向運動信号を計数する計数器を備え、前記正方向又
は逆方向運動信号の発生周期に応答してクロックパルス
の発振周波数を変化させるようにしたエンコーダであっ
て、前記正方向及び逆方向運動信号が同時に出力された
場合前記計数器にいずれの信号も印加させず、次のタイ
ミングで発生した正方向又は逆方向運動信号に応じて上
記いずれかの信号を加算して出力するようにしたパルス
補正回路を設けたことを特徴とする、エンコーダ。 ２、前記符号板が長尺状板に長手方向に沿って透光域お
よび遮光域が設けられ、長手方向に運動させられる直線
状符号板である、特許請求の範囲第１項に記載のエンコ
ーダ。[Claims] 1. A light emitting element that emits light in response to a clock pulse, which is provided opposite to the light emitting element with a code plate in between, and which emits a predetermined motion change signal in response to the movement of the code plate. at least a first and a second light-receiving element provided to output an output;
and a rise/fall detection circuit that detects the rise or fall of the output signal of the second light receiving element and outputs a forward motion or reverse motion signal in response to the movement of the code plate, the forward or reverse direction. An encoder comprising a counter for counting motion signals and changing an oscillation frequency of a clock pulse in response to a generation cycle of the forward or reverse motion signal, wherein the forward or reverse motion signal is A pulse correction circuit that does not apply any of the signals to the counter when they are output at the same time, but adds and outputs one of the above signals according to the forward or reverse motion signal generated at the next timing. An encoder characterized by being provided with. 2. The encoder according to claim 1, wherein the code plate is a linear code plate in which a light-transmitting area and a light-blocking area are provided along the longitudinal direction of a long plate, and the code plate is moved in the longitudinal direction. .