JPS63145538A - Data processor - Google Patents

Data processor

Info

Publication number
JPS63145538A
JPS63145538A JP29271386A JP29271386A JPS63145538A JP S63145538 A JPS63145538 A JP S63145538A JP 29271386 A JP29271386 A JP 29271386A JP 29271386 A JP29271386 A JP 29271386A JP S63145538 A JPS63145538 A JP S63145538A
Authority
JP
Japan
Prior art keywords
mask
flag
request signal
interrupt request
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29271386A
Other languages
Japanese (ja)
Inventor
Tsunenori Umeki
梅木　恒憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29271386A priority Critical patent/JPS63145538A/en
Publication of JPS63145538A publication Critical patent/JPS63145538A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To improve the data processing efficiency by detecting the presence/ absence of an interruption request signal held by an interruption mask flag and outputting said signal. CONSTITUTION:An interruption request signal held temporarily by a mask function is included in the interruption request signals 9-11 undergone the mask function checks. Thus an interruption pending flag 12 is detected by an interruption pending flag detecting means 16 and set. The flag 12 is kept set until the active interruption request signals are released to the interruption request signals 2-4 or the mask states of interruption mask flags 5-7 corresponding to the signals 2-4 are released. Under such conditions, the presence/ absence of the interruption request signal held temporarily by the mask function. For this purpose, a read signal 14 is activated and the contents of the flag 12 are delivered to an output signal 15. In such a way, the data processing efficiency is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、割り込み要因をマスクする機能を有するデ
ータ処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing device having a function of masking interrupt factors.

（従来の技術） 第２図は、例えば三菱電機発行の「三菱ワンチップ８ビ
ツトＣＭＯＳマイクロコンピュータハードウェア　ユー
ザーズマニュアル　ＭＥＬＰＳ７４０」に示された従来
のデータ処理装置の構成を示す図である。(Prior Art) FIG. 2 is a diagram showing the configuration of a conventional data processing device as shown in, for example, "Mitsubishi One Chip 8-bit CMOS Microcomputer Hardware User's Manual MELPS740" published by Mitsubishi Electric.

この図において、１はデータ処理装置、２〜４は外部要
因または内部要因によって発生した割り込み要求信号、
５〜７はインタラプトマスクフラグ、８はクローバルな
割り込み要求信号、９〜１１は前記インタラプトマスク
フラグ５〜７の状態によって決定されたマスク機能検査
後の割り込み要求信号である。In this figure, 1 is a data processing device, 2 to 4 are interrupt request signals generated by external or internal factors,
5 to 7 are interrupt mask flags, 8 is a global interrupt request signal, and 9 to 11 are interrupt request signals after the mask function test determined by the states of the interrupt mask flags 5 to 7.

次に動作について説明する。Next, the operation will be explained.

例えば、データ処理装置１にアクティブな割り込み要求
信号２が人力されると、インタラプトマスクフラグ５の
状態によってマスク機能検査後の割り込み要求信号９の
状態が変化する。すなわち、インタラプトマスクフラグ
５がマスク状態にあると、割り込み要求信号９にはアク
ティブな割り込み要求信号は発生しないし、逆にインタ
ラプトマスクフラグ５がマスク状態にない場合は、割り
込み要求信号９にはアクティブな割り込み要求信号が発
生する。そして、割り込み要求信号９にアクティブな割
り込み要求信号が発生すると、クローバルな割り込み要
求信号８にアクティブな割り込み要求信号が発生する。For example, when an active interrupt request signal 2 is manually input to the data processing device 1, the state of the interrupt request signal 9 after the mask function test changes depending on the state of the interrupt mask flag 5. That is, when the interrupt mask flag 5 is in the masked state, no active interrupt request signal is generated in the interrupt request signal 9, and conversely, when the interrupt mask flag 5 is not in the masked state, no active interrupt request signal is generated in the interrupt request signal 9. An interrupt request signal is generated. When an active interrupt request signal is generated in the interrupt request signal 9, an active interrupt request signal is generated in the global interrupt request signal 8.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のような従来のデータ処理装置は、以上のように構
成されているので、例えばインタラプトマスクフラグ５
がマスク状態のためにマスク機能検査後の割り込み要求
信号９がマスクされている場合に、マスク状態によって
一時保留になっている割り込み要求信号２の有無を調査
する方法がないという問題点があった。Since the conventional data processing device described above is configured as described above, for example, the interrupt mask flag 5
When the interrupt request signal 9 after the mask function test is masked due to the masked state, there is a problem in that there is no way to check whether there is an interrupt request signal 2 that is temporarily suspended due to the masked state. .

この発明は、かかる問題点を解決するためになされたも
ので、マスク機能によって一時保留されている割り込み
要求信号の有無を調査できるデータ処理装置を得ること
を目的とする。The present invention has been made to solve this problem, and an object of the present invention is to provide a data processing device that can check the presence or absence of an interrupt request signal that is temporarily suspended using a mask function.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るデータ処理装置は、インタラプトマスク
フラグによって保留させられている割り込み要求信号の
有無を検出して出力する検出手段を備えたものである。A data processing device according to the present invention is provided with a detection means for detecting the presence or absence of an interrupt request signal held pending by an interrupt mask flag and outputting the detected signal.

〔作用〕[Effect]

この発明においては、検出手段によってインタラプトマ
スクフラグによって保留させられている割り込み要求信
号の有無が検出され、インタラブドベンディングフラグ
として出力される。In the present invention, the detecting means detects the presence or absence of an interrupt request signal held pending by the interrupt mask flag, and outputs the detected signal as an interrupted bending flag.

（実施例） 第１図はこの発明のデータ処理装置の一実施例の構成を
示す図である。この図において、第２図と同一符号は同
一部分を示し、１２はマスク機能によって一時保留され
ている割り込み要求信号の有無を示すインタラブドベン
ディングフラグ、１３はトライステートバッファ、１４
は前記インタラブドベンディングフラグ１２の読み出し
信号、１５は前記読み出し信号１４がアクティブのとき
に前記インタラブドベンディングフラグ１２の内容を示
す出力信号である。１６は保留されている割り込み要求
信号の有無の検出手段としてのインタラブドベンディン
グフラグ検出手段で、トライステートバッファ１３．イ
ンバータ１６ａ〜１６ｃ、アンドゲート１６ｄ〜１６ｆ
およびオアゲート１６ｇとから構成され、読み出し信号
１４によってその出力が制御されている。(Embodiment) FIG. 1 is a diagram showing the configuration of an embodiment of a data processing apparatus of the present invention. In this figure, the same reference numerals as in FIG. 2 indicate the same parts, 12 is an interwoven bending flag indicating the presence or absence of an interrupt request signal temporarily suspended by the mask function, 13 is a tri-state buffer, and 14
is a read signal of the interwoven bending flag 12, and 15 is an output signal indicating the contents of the interwoven bending flag 12 when the read signal 14 is active. Reference numeral 16 denotes an interwoven bending flag detection means as a means for detecting the presence or absence of a pending interrupt request signal, and a tri-state buffer 13 . Inverters 16a-16c, AND gates 16d-16f
and an OR gate 16g, the output of which is controlled by the read signal 14.

次に動作について説明する。Next, the operation will be explained.

データ処理装置１の割り込み要求信号２〜４にアクティ
ブな割り込み要求信号が人力されたときに、各割り込み
要求信号に対応したインタラプトマスクフラグ５〜７が
マスク状態にあると、マスク機能検査後の割り込み要求
信号９〜１１がマスクされる。マスク機能検査後の割り
込み要求信号９〜１１の中にマスク機能によって一時保
留になっている割り込み要求信号があると、インタラブ
ドベンディングフラグ検出手段１６でインタラブドベン
ディングフラグ１２が検出されセットされる。このイン
タラブドベンディングフラグ１２は、割り込み要求信号
２〜４へのアクティブな割り込み要求信号が解除される
か、各割り込み要求信号２〜４に対応したインタラプト
マスクフラグ５〜７のマスク状態が解除されるまではセ
ットされている。このような状態でマスク機能によって
一時保留されている割り込み要求信号の有無を調査する
ためには、読み出し信号１４をアクティブにし、インタ
ラブドベンディングフラグ１２の内容をトライステート
バッファ１３を介して出力信号１５に出力する。When an active interrupt request signal is input to the interrupt request signals 2 to 4 of the data processing device 1, if the interrupt mask flags 5 to 7 corresponding to each interrupt request signal are in the masked state, the interrupt after the mask function check Request signals 9-11 are masked. If there is an interrupt request signal temporarily held on hold by the mask function among the interrupt request signals 9 to 11 after the mask function test, the interwoven bending flag detection means 16 detects and sets the interwoven bending flag 12. This interconnected bending flag 12 is activated when active interrupt request signals for interrupt request signals 2 to 4 are released, or when the masked state of interrupt mask flags 5 to 7 corresponding to each interrupt request signal 2 to 4 is released. It has been set up to. In order to check whether there is an interrupt request signal temporarily suspended by the mask function in such a state, the read signal 14 is activated and the contents of the interleaved bending flag 12 are sent to the output signal 15 via the tri-state buffer 13. Output to.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明したとおり、インタラプトマスクフ
ラグによって保留させられている割り込み要求信号の有
無を検出して出力する検出手段を備えたので、検出手段
から出力されるインタラプトマスクフラグによって保留
させられている割り込み要求信号の有無の調査が可能に
なり、処理効率の高いデータ処理装置が得られるという
効果がある。As explained above, the present invention includes a detection means for detecting and outputting the presence or absence of an interrupt request signal that is held pending by the interrupt mask flag, so that the interrupt request signal is held pending by the interrupt mask flag output from the detection means. It is possible to check the presence or absence of an interrupt request signal, and there is an effect that a data processing device with high processing efficiency can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明のデータ処理装置の一実施例の構成を
示す図、第２図は従来のデータ処理装置の構成を示す図
である。 図において、１はデータ処理装置、２〜４は割り込み要
求信号、５〜７はインタラプトマスクフラグ、８はグロ
ーバルな割り込み要求信号、９〜１１はマスク機能検査
後の割り込み要求信号、１２はインタラブドベンディン
グフラグ、１３はトライステートバッファ、１４はイン
タラブドベンディングフラグの読み出し信号、１５はイ
ンタラブドベンディングフラグの内容を示す出力信号、
１６はインタラブドベンディングフラグ検出手段である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第２図FIG. 1 is a diagram showing the configuration of an embodiment of a data processing apparatus according to the present invention, and FIG. 2 is a diagram showing the configuration of a conventional data processing apparatus. In the figure, 1 is a data processing device, 2 to 4 are interrupt request signals, 5 to 7 are interrupt mask flags, 8 is a global interrupt request signal, 9 to 11 are interrupt request signals after mask function check, and 12 is an interrupt request signal. Bending flag, 13 is a tri-state buffer, 14 is an interwoven bending flag read signal, 15 is an output signal indicating the contents of the interwoven bending flag,
Reference numeral 16 denotes an interwoven bending flag detection means. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent Masuo Oiwa (2 others) Figure 2

Claims (1)

【特許請求の範囲】[Claims] 外部要因または内部要因によって発生した割り込み要求
信号を２個以上受け付ける機能を有し、かつ前記割り込
み要求信号の全部または一部を選択的にマスクするイン
タラプトマスクフラグを１個以上備えたデータ処理装置
において、前記インタラプトマスクフラグによって保留
させられている割り込み要求信号の有無を検出して出力
する検出手段を備えたことを特徴とするデータ処理装置
。In a data processing device that has a function of accepting two or more interrupt request signals generated by an external factor or an internal factor, and is provided with one or more interrupt mask flags that selectively mask all or part of the interrupt request signal. . A data processing device comprising: detecting means for detecting and outputting the presence or absence of an interrupt request signal held pending by the interrupt mask flag.
JP29271386A 1986-12-09 1986-12-09 Data processor Pending JPS63145538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29271386A JPS63145538A (en) 1986-12-09 1986-12-09 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29271386A JPS63145538A (en) 1986-12-09 1986-12-09 Data processor

Publications (1)

Publication Number Publication Date
JPS63145538A true JPS63145538A (en) 1988-06-17

Family

ID=17785347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29271386A Pending JPS63145538A (en) 1986-12-09 1986-12-09 Data processor

Country Status (1)

Country Link
JP (1) JPS63145538A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299128A (en) * 2006-04-28 2007-11-15 Nec Electronics Corp Interrupt control circuit and interruption control method
JP2012094152A (en) * 2011-10-31 2012-05-17 Renesas Electronics Corp Multiprocessor system and interruption control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299128A (en) * 2006-04-28 2007-11-15 Nec Electronics Corp Interrupt control circuit and interruption control method
JP2012094152A (en) * 2011-10-31 2012-05-17 Renesas Electronics Corp Multiprocessor system and interruption control method

Similar Documents

Publication Publication Date Title
KR900005311A (en) Interrupt Control Device
JPS6243744A (en) Microcomputer
JPS63145538A (en) Data processor
KR910006855A (en) Interrupt control circuit
JPS63159938A (en) Data processor
KR930008577A (en) Sleep Mode Circuit Unaffected by Timer Interrupts
JPS5864529A (en) Input and output controller of computer system
JPS6249432A (en) Input pulse integrating device
JPH04343147A (en) Interrupt control method
JPS60142425A (en) Scanning control system
JPH0495785A (en) Semiconductor integrated circuit apparatus
JPH01276262A (en) Dma device
KR910010346A (en) Control system with power failure handling circuit
JPS63271512A (en) Resetting circuit for plural central arithmetic processor
KR880011679A (en) DMA Access Arbitration Device
JPS5723133A (en) Priority interruption system
KR900010554A (en) Congestion Monitoring Circuit of Microprocessor
JPH01113875A (en) Image input device
KR910016150A (en) Tri-state prevention logic
JPS60153355U (en) Multi-CPU system control device
KR970016980A (en) I maskable interrupt decision circuit
KR910021042A (en) Timer system
KR910017298A (en) Global memory control system of digital signal processor
JPH02130015A (en) Semiconductor integrated circuit
JPH038782U (en)