JPS6314241A - Memory expansion system - Google Patents
Memory expansion systemInfo
- Publication number
- JPS6314241A JPS6314241A JP15603286A JP15603286A JPS6314241A JP S6314241 A JPS6314241 A JP S6314241A JP 15603286 A JP15603286 A JP 15603286A JP 15603286 A JP15603286 A JP 15603286A JP S6314241 A JPS6314241 A JP S6314241A
- Authority
- JP
- Japan
- Prior art keywords
- area
- bank
- user
- program
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 230000004048 modification Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract 2
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ拡張方式に係り５特に、バンク制御方
式により実質的にメモリを拡張し、非バンク領域にあっ
たプログラムをバンク領域に移し、複数のユーザプログ
ラムを、それぞれのバンク領域で並列動作させる方式に
関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a memory expansion method5, and particularly to a method for substantially expanding memory using a bank control method and moving a program that was in a non-bank area to a bank area. , relates to a method for operating multiple user programs in parallel in each bank area.
２０ビツトのアドレスを備えるマイクロプロセッサを使
った機器、たとえばパーソナルコンピュータでは、１Ｍ
Ｂのアドレス空間をアクセスできる。In a device using a microprocessor with a 20-bit address, such as a personal computer, 1M
B's address space can be accessed.
この空間内に、システム領域とユーザ領域を配置し、一
つのシステムを構築している。ところで、近年、システ
ムの性能、機能の向上に竿なって、システム領域が増大
し、また、大規模なユーザプログラムも出現してきて、
メモリの増大が安謂されている。A system area and a user area are placed within this space to construct a single system. By the way, in recent years, with the improvement of system performance and functionality, the system area has increased, and large-scale user programs have also appeared.
It is said that memory is increased.
従来のパーソナルコンピュータのアドレス空間構造を第
２図に示す。FIG. 2 shows the address space structure of a conventional personal computer.
複数のユーザプログラムを同時に並列実行させるシステ
ムでは、ユーザ領域を分割して使用するので、１ユーザ
当りの割当て領域が小さくなる。In a system that simultaneously executes a plurality of user programs in parallel, the user area is divided and used, so the allocated area per user becomes smaller.
したかって、大規模なユーザプログラムを動作させる時
には、メモリ不足が発生し、他のユーザプログラムと同
時に実行させることが困難であった。Therefore, when running a large-scale user program, a memory shortage occurs, making it difficult to run it simultaneously with other user programs.
これらの対策として、特開昭５８−２３３７４号公報に
記載された方式、および、同５９−２３１６６１号公報
に記載された方式が知られている。As countermeasures against these problems, the method described in Japanese Patent Application Laid-open No. 58-23374 and the method described in Japanese Patent Application Laid-open No. 59-231661 are known.
前者の方式は、一定の大きさのアドレス空間を複数有す
る多重仮想記憶計算機において、ユーザに与えられるア
ドレス空間を二重化し、その一方をユーザプログラム用
に解放するとともに他方ではシステム°プログラムを動
作させ、かつ、両者の間で情報の交換が行なえるアドレ
ス共通部と雨空間を制御する制御フ゛ログラムを設けた
ことを特徴とするアドレス空間拡張方式である。The former method, in a multiple virtual memory computer that has multiple address spaces of a certain size, duplicates the address space given to the user, releases one of them for user programs, and runs the system program on the other. In addition, this address space expansion method is characterized by providing an address common section that allows information to be exchanged between the two, and a control program that controls the rain space.
一方、後者の方式は、バンク領域と非バンク領域とから
なるメモリを具備し、該メモリに格納された複数個のモ
ジー−ルかうなるプログラムに従って動作するシステム
において、前記非バンク領域に格納されていた複数個の
モジュールのうち。On the other hand, the latter method is a system that is equipped with a memory consisting of a bank area and a non-bank area, and operates according to a program consisting of a plurality of modules stored in the memory. out of multiple modules.
少なくとも１個のモジュールを前記バンク領域に移設す
るに際し、前記被移設モジエールを格納せるバンク番号
およびそのスタートアドレスとをセットする機能と、前
記被移設モジュールからの戻り先のバンク番号およびそ
のアドレスとをセントする機能を具備する中継モジー−
ルを付設するとともに、該中継モジュールに前記被移設
モジエールの移設前のラベルを付与し、かつ前記被移設
モジエールには、前記移設前のラベルとは異なるラベル
を付与しておき、前記被移設モジエールの移設前のラベ
ルを用いて前記中継モジューをコールすることにより、
前記被移設モジエールをアクセス可能としたことを特徴
とする。プログラム分割に伴なうバンク制御方式である
。When relocating at least one module to the bank area, a function of setting a bank number and its start address for storing the relocated module, and a function of setting a bank number and its address to which the relocated module is to be returned. A relay module with a function to send
At the same time, a label of the relocated module before the relocation is attached to the relay module, and a label different from the label before the relocation is attached to the relocation module, and a label of the relocated module is attached to the relay module. By calling the relay module using the label before relocation,
It is characterized in that the relocated module is made accessible. This is a bank control method that accompanies program division.
上記従来技術のうち前者は、多重仮想記憶装置を備える
ことを前提としており、バンク切換制御については配慮
されていなかった。また、後者は、バンク切換制御に関
するものであるが、一つのユーザプログラムを分割して
１片方をバンク部で動作させる方式に関するもので、複
数のユーザプログラムを同時に並列実行させることにつ
いて配慮されて（・なかった。The former of the above-mentioned conventional techniques is based on the premise of having multiple virtual storage devices, and does not take bank switching control into consideration. The latter is related to bank switching control, but it is related to a method in which one user program is divided and one half is operated in the bank section, and consideration is given to parallel execution of multiple user programs at the same time (・There wasn't.
ユーザプログラムには、割込処理プログラムを持つもの
か多く、これらのユーザプログラムをバンク領域で並列
動作させるためには、非同期に発生する割込みに対して
バンク切換えを行なうことが必要である。Many user programs include interrupt processing programs, and in order to operate these user programs in parallel in a bank area, it is necessary to perform bank switching for interrupts that occur asynchronously.
不発明の目的は、既存のユーザプログラムを最小限の修
正で、任意のバンク上で動作できるようにし、複数のユ
ーザプログラムをそれぞれのバンク上で並列実行させる
メモリ拡張方式を提供することＫある。SUMMARY OF THE INVENTION An object of the invention is to provide a memory expansion method that allows existing user programs to operate on any bank with minimal modification and allows multiple user programs to be executed in parallel on each bank.
上記目的は、バンク領域と非バンク領域とからなるメモ
リ装置を備えるシステムにおいて、ユーザプログラムの
実行に際し、非同期に発生する割込みに対して、バンク
切換えを伴なう割込制御を行なう割込制御プログラムを
格納するとともに、割込処理プログラムの配置されてい
るバンク番号および先頭アドレスを保存管理する領域を
、上記非バンク領域に割込制御領域として備えることに
より達成することができる。The above purpose is to provide an interrupt control program that performs interrupt control with bank switching for interrupts that occur asynchronously when a user program is executed in a system equipped with a memory device consisting of a bank area and a non-bank area. This can be achieved by providing an area for storing and managing the bank number and start address where the interrupt processing program is located in the non-bank area as an interrupt control area.
上記割込制御領域は、好ましくは、非バンク領域内のシ
ステム領域中に投げる。また、バンク番号と先頭アドレ
スは、テーブル形式にして格納することができる。The interrupt control area is preferably thrown into the system area within the non-bank area. Further, the bank number and start address can be stored in a table format.
あるバンク領域でユーザプログラムが動作中に割込みが
発生した場合、その割込みの処理プログラムが別のバン
ク領域に配置されている場合がある。本発明に係る割込
制御では１割込みに対する処理プログラムの配置されて
いるバンク番号とその先頭アドレスを管理する。割込み
を受は付けた時、該当する割込処理プログラムのバンク
番号にバンクを切換え、該当プログラムを呼び出して実
行する。割込処理が終了したならば、再び１割込み受は
付は時のバンク番号にバンクを切換え、割込まれた所ヘ
リターンする。If an interrupt occurs while a user program is operating in a certain bank area, the interrupt processing program may be located in another bank area. In the interrupt control according to the present invention, the bank number where the processing program for one interrupt is located and its start address are managed. When an interrupt is accepted, the bank is switched to the bank number of the corresponding interrupt processing program, and the corresponding program is called and executed. When the interrupt processing is completed, the bank is switched to the bank number at the time of receiving 1 interrupt again, and the process returns to the place where the interrupt occurred.
このような動作を行なう割込制御構造をシステムで備え
ているので、既存のユーザプログラムは。Since the system is equipped with an interrupt control structure that performs such operations, existing user programs cannot.
バンクを意識せずに、他のユーザプログ５ムと並列動作
できる。It can operate in parallel with other user programs without being aware of banks.
以下１本発明の実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第３図に１本発明のメモリ拡張方式の一実施例を適用し
たパーソナルコンビエータシステムを示す。FIG. 3 shows a personal combinator system to which an embodiment of the memory expansion method of the present invention is applied.
同図において、１０はメモリ（ＲＡＭ）、２０はＲ，Ａ
Ｍコントローラであって、バンク切換え機構を持つ。In the same figure, 10 is memory (RAM), 20 is R, A
It is an M controller and has a bank switching mechanism.
２１はバンクレジスタである。３０はマイクロプロセッ
サ（ＣＰＵ）、４０はＤＭＡコントローラ、５０はディ
スク装置である。上記バンクレジスタ２１に指定するこ
とによって、複数バンクの内から任意の一つを選択でき
る。21 is a bank register. 30 is a microprocessor (CPU), 40 is a DMA controller, and 50 is a disk device. By specifying it in the bank register 21, any one of a plurality of banks can be selected.
第１図に、本発明のメモリ拡張方式によるアドレス空間
構造の一実施例を示す。FIG. 1 shows an example of an address space structure based on the memory expansion method of the present invention.
同図において、６００は非バンク領域、７００はバンク
領域である。非バンク領域６００に、システム領域１０
０とユーザ１領域３００を配置する。バンク領域７００
に、システム領域２００．ユーザ２領域４００ユーザ３
領域５００を配置する。In the figure, 600 is a non-bank area, and 700 is a bank area. The system area 10 is in the non-bank area 600.
0 and user 1 area 300 are arranged. Bank area 700
In the system area 200. User 2 area 400 User 3
A region 500 is placed.
ユーザ２領域４００と、ユーザ３領域５００を非バンク
領域６００からバンク領域７００に移すことによって、
ユーザ１領域を拡大している。ユーザ２領域とユーザ６
領域の大きさは、バンク領域の大きさまで拡大できる。By moving the user 2 area 400 and the user 3 area 500 from the non-bank area 600 to the bank area 700,
User 1 area is expanded. User 2 area and user 6
The size of the area can be expanded to the size of the bank area.
第１図は、ユーザ１．ユーザ２およびユーザ３の、各領
域１０ 、４００および５００に各々格納される三つの
ユーザプログラムを並列実行させる例を示している。バ
ンクの数を増加することによって、これ以上のユーザプ
ログラムを並列実行させることかできる。FIG. 1 shows user 1. An example is shown in which three user programs for users 2 and 3 stored in areas 10, 400, and 500 are executed in parallel. By increasing the number of banks, more user programs can be executed in parallel.
１１０はバンク切換制御を伴なう割込制御領域であり、
システム領域１００内に備えられる。当該割込制御領域
は、非バンク領域６００にあるので、バンクレジスタ値
に関係なく、常にアクセスできる。110 is an interrupt control area that involves bank switching control;
It is provided within the system area 100. Since the interrupt control area is located in the non-bank area 600, it can always be accessed regardless of the bank register value.
第４図に１割込み発生時のバンク切換制御のメカニズム
を示す。FIG. 4 shows the mechanism of bank switching control when one interrupt occurs.
同図は、ユーザ３領域５００でユーザプログラムが実行
中に、ある割込み（たとえば通信回線からの割込み）が
発生し、この割込処理プログラムがユーザ２領域にある
場合の動作説明図である。This figure is an explanatory diagram of the operation when an interrupt (for example, an interrupt from a communication line) occurs while a user program is being executed in the user 3 area 500, and this interrupt processing program is located in the user 2 area.
ユーザ３領域５００に格納されているプログラムが実行
中の場合であるとすると、バンクレジスタ２１の値は、
ユーザ３領域のバンク番号を示している。ここで割込み
が発生すると５割込制御領域１１０内に格納されている
割込制御プログラムに制御が渡る（■）。割込制御プロ
グラムは、発生した割込みに対する処理プログラムが配
置されているバンク番号を、バンクレジスタ２１に設定
し、バンクを切換えるＣｌ５））。つぎに、当該割込処
理プログラムを呼び出す（■）。Assuming that the program stored in the user 3 area 500 is being executed, the value of the bank register 21 is
It shows the bank number of the user 3 area. When an interrupt occurs here, control is passed to the interrupt control program stored in the 5-interrupt control area 110 (■). The interrupt control program sets the bank number in which the processing program for the generated interrupt is located in the bank register 21, and switches banks (Cl5)). Next, the corresponding interrupt processing program is called (■).
所定の割込処理が終了したならば、呼び出し元ヘリター
ンする（（イ））。この場合は、割込制御領域１１０に
リターンする。割込制御プログラムは、バンクレジスタ
２１の値を、割込み発生前の値に回復し、再びバンクを
切換える（■）。そして割込まれたプログラムにリター
ンする（■）。When the predetermined interrupt processing is completed, the process returns to the calling source ((a)). In this case, the process returns to the interrupt control area 110. The interrupt control program restores the value of the bank register 21 to the value before the occurrence of the interrupt and switches banks again (■). Then, return to the interrupted program (■).
第５Ａ図に１割込制御領域１１０に格納されたプログラ
ムのロジックの流れを示し、第５Ｂ図に割込制御テーブ
ルの構造を示す。FIG. 5A shows the logic flow of the program stored in the 1-interrupt control area 110, and FIG. 5B shows the structure of the interrupt control table.
割込制御テーブル１２０に１割込処理プログラムのアド
レスと、そのプログラムが配置されている領域のバンク
番号を格納しておく。割込タイプは複数あるので、それ
ぞれの割込タイプ別に、これらの情報を管理する。The address of one interrupt processing program and the bank number of the area where the program is placed are stored in the interrupt control table 120. Since there are multiple interrupt types, this information is managed for each interrupt type.
割込制御プログラムは、まず、バンク切換えが必要か否
かを判定する（ステップ１１１）。割込処理プログラム
が非バンク領域に配置されている場合には１割込処理プ
ログラムを呼び出す（ステップ１１３）。この場合、バ
ンク切換え処理が不要なので、この判定処理によって高
速化を実現できる。The interrupt control program first determines whether bank switching is necessary (step 111). If the interrupt processing program is located in the non-bank area, one interrupt processing program is called (step 113). In this case, since bank switching processing is not necessary, speeding up can be achieved by this determination processing.
ツキに、バンクレジスタ２１に現在設定されている値を
他の場所に退避しておき、これから実行するＪ’Ｊ込処
理プログラムが配置されている領域のバンク番号を、バ
ンクレジスタ２１に設定し、バンク切換えを行なう（ス
テップ１１２）。そして１割込処理プログラムを呼び出
す（ステップ１１３）。As a precaution, save the value currently set in the bank register 21 to another location, and set the bank number of the area where the J'J included processing program to be executed from now on is located in the bank register 21. Bank switching is performed (step 112). Then, the 1-interrupt processing program is called (step 113).
割込処理プログラムからリターンしてきた時、ステップ
１１２で退避しておいたバンク番号をバンクレジスタ２
１に回復して、バンクを切換える（ステップ１１４）。When the interrupt processing program returns, the bank number saved in step 112 is stored in bank register 2.
The value is restored to 1 and the bank is switched (step 114).
最後に、割込まれたプログラムへリターンする（ステッ
プ１１５）。Finally, the program returns to the interrupted program (step 115).
割込制御テーブル１２０への情報登録は、各ユーザプロ
グラムの初期化ルーチンが１割込プログラム登録機能を
呼び出すことによって行なう。Information is registered in the interrupt control table 120 by the initialization routine of each user program calling the 1-interrupt program registration function.
この割込プログラム登録機能処理では、第６図に示すよ
うに１割込処理プログラムのアドレスと、当該プログラ
ムの配置されている領域のバンク番号を、割込制御テー
ブル１２０へ格納する（ステップ１５１．１３２ ）。In this interrupt program registration function process, as shown in FIG. 6, the address of one interrupt processing program and the bank number of the area where the program is located are stored in the interrupt control table 120 (step 151. 132).
第７図は、本発明の別の実施例を示す。第１図に不す実
施例との構成上の違いは、バンク領域７００が犬ぎくな
って（・る点にある。バンク領域を太きくすることによ
って、ユーザ２領域４００ 、ユーザ３領域５００を拡
大できる。この場合、１１０の割込制御領域は、第１図
の場合と同一である。FIG. 7 shows another embodiment of the invention. The difference in configuration from the embodiment shown in FIG. 1 is that the bank area 700 is narrower. In this case, the interrupt control area 110 is the same as in FIG.
本発明によれば、バンク領域と非バンク領域とからなる
メモリ装置を備えるシステムにおいて、バンク切換えに
関する特別な処理をシステムプログラムで行なうので、
既存のユーザプログラムを最小限の修正で、任意のバン
ク上に配置し、複数のユーザプログラムを、それぞれの
バンク上で並列実行させることかでさる。According to the present invention, in a system including a memory device consisting of a bank area and a non-bank area, special processing regarding bank switching is performed by a system program.
Existing user programs can be placed on arbitrary banks with minimal modification, and multiple user programs can be executed in parallel on each bank.
第１図は本発明メモリ拡張方式の一実施例によるアドレ
ス空間構造を示す概念図、第２図は従来システムのアド
レス空間構造を示す概念図、第６図は本発明のメモリ拡
張方式の一実施例を適用したパーソナルコンピュータの
構成図、第４図は割プルの構造を示す構造図、第６図は
割込プログラム登録機能のロジックの流れを示すフロー
チャート、第７図は本発明メモリ拡張方式の別の実施例
のアドレス空間構造を示す概念図である。
１０・・・１（、Ａ〜１（メそり）
２０・・・）ＬＡＭコントローラ
２１・・・バンクレジスタ
３０・・・ＣＰＵ（プロセッサ）
１００・・・システム領域
２００・・・システム領域
６００・・・ユーザ１領域
４００・・ユーザ２領域
５００・・・ユーザ３領域
６００・・・非バンク領域
７００・・・バンク領域
１１Ｑ・・割込制御領域
１２０・・・割込制御テーブルFIG. 1 is a conceptual diagram showing the address space structure according to an embodiment of the memory expansion method of the present invention, FIG. 2 is a conceptual diagram showing the address space structure of a conventional system, and FIG. 6 is an implementation of the memory expansion method of the present invention. FIG. 4 is a structural diagram showing the structure of the split pull, FIG. 6 is a flowchart showing the logic flow of the interrupt program registration function, and FIG. 7 is a diagram showing the flow of the logic of the interrupt program registration function. FIG. 7 is a conceptual diagram showing the address space structure of another embodiment. 10...1 (, A~1 (Mesori) 20...) LAM controller 21... Bank register 30... CPU (processor) 100... System area 200... System area 600... -User 1 area 400...User 2 area 500...User 3 area 600...Non-bank area 700...Bank area 11Q...Interrupt control area 120...Interrupt control table
Claims (1)
プロセッサシステムに、バンク領域と非バンク領域とか
らなるメモリ装置を備え、バンク領域をユーザプログラ
ムの動作領域に解放することによって、ユーザプログラ
ムの動作領域を拡張するようにしたメモリ拡張方式であ
って、ユーザプログラムの実行に際し、非同期に発生す
る割込みに対して、バンク切換え処理を伴なう割込制御
を行なうプログラムを格納するとともに、割込処理プロ
グラムの配置されているバンク番号および先頭アドレス
を保存管理する領域を、上記非バンク領域に割込制御領
域として具備することによって、既存のユーザプログラ
ムを最小限の修正で、任意のバンク上に配置し、複数の
ユーザプログラムを、それぞれのバンク上で並列実行さ
せることを特徴とするメモリ拡張方式。 （２、）上記割込制御領域を、上記非バンク領域内のシ
ステム領域中に設定した特許請求の範囲第１項記載のメ
モリ拡張方式。[Claims] (1.) A microprocessor system having an address space of a certain size is provided with a memory device consisting of a bank area and a non-bank area, and the bank area is released as an operation area for a user program. A memory expansion method that expands the operating area of a user program by storing a program that performs interrupt control with bank switching processing for interrupts that occur asynchronously when the user program is executed. At the same time, by providing an area for saving and managing the bank number and start address where the interrupt processing program is located in the non-bank area as an interrupt control area, existing user programs can be modified with minimal modification. A memory expansion method characterized by placing multiple user programs on arbitrary banks and executing them in parallel on each bank. (2.) The memory expansion method according to claim 1, wherein the interrupt control area is set in a system area within the non-bank area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15603286A JPS6314241A (en) | 1986-07-04 | 1986-07-04 | Memory expansion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15603286A JPS6314241A (en) | 1986-07-04 | 1986-07-04 | Memory expansion system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6314241A true JPS6314241A (en) | 1988-01-21 |
Family
ID=15618822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15603286A Pending JPS6314241A (en) | 1986-07-04 | 1986-07-04 | Memory expansion system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6314241A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216433A (en) * | 1988-02-24 | 1989-08-30 | Sanyo Electric Co Ltd | Interruption control system |
| JPH01297732A (en) * | 1988-05-26 | 1989-11-30 | Sanyo Electric Co Ltd | Interruption control system |
| EP0427558A2 (en) * | 1989-11-10 | 1991-05-15 | Mita Industrial Co. Ltd. | Task switching system |
| US5352561A (en) * | 1991-12-06 | 1994-10-04 | Eastman Kodak Company | Thermal solvents for heat image separation processes |
| WO1998013759A1 (en) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Data processor and data processing system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730050A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Interruption control system |
-
1986
- 1986-07-04 JP JP15603286A patent/JPS6314241A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730050A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Interruption control system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216433A (en) * | 1988-02-24 | 1989-08-30 | Sanyo Electric Co Ltd | Interruption control system |
| JPH01297732A (en) * | 1988-05-26 | 1989-11-30 | Sanyo Electric Co Ltd | Interruption control system |
| EP0427558A2 (en) * | 1989-11-10 | 1991-05-15 | Mita Industrial Co. Ltd. | Task switching system |
| US5352561A (en) * | 1991-12-06 | 1994-10-04 | Eastman Kodak Company | Thermal solvents for heat image separation processes |
| WO1998013759A1 (en) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Data processor and data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0512045A (en) | Method and device for continuing operation of computer systme | |
| JPS6364144A (en) | Inter-memory data transfer system | |
| JPH06110715A (en) | Dynamic allocating method for computer resources in virtual computer system | |
| JPS6314241A (en) | Memory expansion system | |
| JPH0484335A (en) | Virtual computer controlling system | |
| JP2585905B2 (en) | Multitask execution device | |
| JPS6314242A (en) | Memory expansion system | |
| JPS6097440A (en) | Virtual multiprocessor device | |
| JPS62221041A (en) | Dispatch controller in virtual computer system | |
| JP2527038B2 (en) | Extended memory transfer control method | |
| JPH02139630A (en) | Online task exchange device | |
| JPH0418658A (en) | Function distributed computer system | |
| JPH07134658A (en) | Address translation buffer control system for virtual machine system | |
| JPS6352240A (en) | Data processor | |
| JPH0683640A (en) | Interruption response processing system | |
| JPH10312298A (en) | Virtual computer system | |
| JPS5918787B2 (en) | TLB partition method | |
| JPH0375832A (en) | Virtual machine control system | |
| JPS6394339A (en) | Virtual calculation system | |
| JPH0481934A (en) | Information processor | |
| JPH03260840A (en) | Bank memory control system for multi-task | |
| JPH0535507A (en) | Central processing unit | |
| JPS61184644A (en) | Control system of virtual computer system | |
| JPS62217326A (en) | Computer capable of storing and switching plural os | |
| JPH04347756A (en) | Channel state read system |