JPS63141188A - Adaptive two-dimensional digital filter circuit - Google Patents

Abstract

PURPOSE:To facilitate the circuit scale of a digital video processing circuit by changing arbitrarily the switching of a band limit frequency with a real time. CONSTITUTION:A digital component signal Din inputted to an input terminal 11 is inputted to a first part filter 12 in order to execute a band control in a horizontal direction, decimation is circularly executed in a horizontal direction to input data, the sub-set data in the horizontal direction are generated and written into an intermediate memory 13. The intermediate memory 13 has a capacity for two fields, writes in a horizontal direction the sub-set data sampled in a horizontal direction, reads them in a vertical direction and executes the conversion in a scanning direction. The sub-set data read from the intermediate memory 13 are inputted to a second part filter 14 in order to execute the band limit in the vertical direction and the sub-set data in the vertical direction are generated. Thus, the sub-set data generated in the horizontal direction and the vertical direction are written into a two-dimensional memory 15 which can be random-accessed with the real time.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばテレビジョン映像信号を縮小させた
り、任意の形状に射影変換させたりする画像処理に用い
て好適な適応型２次元デジタルフィルタ回路に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention is suitable for use in image processing such as reducing a television video signal or projectively transforming it into an arbitrary shape. The present invention relates to a type two-dimensional digital filter circuit.

（従来の技術） 周知のように、デジタル画像処理において、例えば第７
図（ａ）に示すような映像を同図（ｂ）に示すように１
／４に縮小する場合、（ａ）図のデジタル映像信号から
水平方向及び垂直方向に１つおきに画素データの抜取り
を行ない、抜取られた画素データ列をつめて（ｂ）図の
デジタル映像信号を得ている。このようなデジタルデー
タの抜取り処理には、一般にデジタルフィルタが用いら
れる。(Prior Art) As is well known, in digital image processing, for example, the seventh
The image shown in figure (a) is converted to 1 as shown in figure (b).
/4, (a) extracts every other pixel data horizontally and vertically from the digital video signal shown in the figure, and combines the extracted pixel data strings to create (b) the digital video signal shown in the figure. I am getting . A digital filter is generally used for such digital data sampling processing.

このようにデジタルフィルタをリアルタイムのプロセッ
サとしてデジタル映像処理回路内にハードウェアとして
組込む場合、映像信号用のものは位相特性が直線位相と
なるように非巡回型デジタルフィルタがよ（用いられる
。ところが、このようなフィルタでは、例えば画像の縮
小を大きくするために帯域制限周波数を下げるような場
合には、フィルタの段数を多くしなければならず、回路
規模が増大し、現実には十分に帯域制限すること４よ困
難である。また、一般の射影変換においては変換後の画
素密度が同一のフレーム内でも位置によって異なるので
、必要な帯域制限周波数は画素毎に変化する。このため
、従来では例えば複数の係数を有して数種の特性を持つ
フィルタを切換えて使用していたが、適切な特性を得る
には膨大なフィルタが必要となる。In this way, when a digital filter is incorporated as hardware in a digital video processing circuit as a real-time processor, an acyclic digital filter is used for video signals so that the phase characteristic becomes a linear phase.However, With such a filter, for example, when lowering the band-limiting frequency to increase image reduction, the number of filter stages must be increased, which increases the circuit scale, and in reality, the band-limiting frequency is insufficient. This is more difficult than step 4. In addition, in general projective transformation, the pixel density after transformation differs depending on the position even within the same frame, so the required band-limiting frequency changes for each pixel.For this reason, in the past, for example, Filters with multiple coefficients and several types of characteristics have been used by switching between them, but a huge number of filters are required to obtain appropriate characteristics.

（発明が解決しようとする問題点） 以上のように、従来ではデジタル映像処理にデジタルフ
ィルタを用いる場合、必要とするフィルタ特性をリアル
タイムで得ることは極めて困難であった。(Problems to be Solved by the Invention) As described above, conventionally, when using a digital filter for digital video processing, it has been extremely difficult to obtain necessary filter characteristics in real time.

この発明は上記問題を改善するためになされたもので、
映像信号等の２次元信号を射影変換する際に必要な帯域
制限を充分な精度で行なうように、帯域制限周波数の切
換えをリアルタイムで任意に変化させることができ、こ
れによってデジタル映像処理回路の回路規模を簡易化で
きる適応型２次元デジタルフィルタ回路を提供すること
を目的とする。This invention was made to improve the above problem.
The band-limiting frequency can be changed arbitrarily in real time to perform the necessary band-limiting with sufficient accuracy when projectively converting a two-dimensional signal such as a video signal. The purpose of the present invention is to provide an adaptive two-dimensional digital filter circuit whose scale can be simplified.

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係る適応型２次元デジタルフィル
タは、２次元信号を射影変換する信号処理に用いられる
ものにおいて、前記２次元信号を入力して第１の方向に
標本点を１／２に減じるデシメーションデジタルフィル
タ及びこのデシメーションデジタルフィルタを循環的に
用いて人力した２次元信号の原標本点を１／２のべき乗
の標本点に減じてサブセットに展開する展開手段で構成
される第１の部分フィルタと、この第１の部分フィルタ
を第１の方向に書込み第２の方向に読み出して走査方向
の変換を行なう中間メモリと、この中間メモリの読出し
データを入力して第２の方向に標本点を１７２に減じる
デシメーションデジタルフィルタ及びこのデシメーショ
ンデジタルフィルタを循環的に用いて入力した２次元信
号の原標本点を１／２のべき乗の標本点に減じてサブセ
ットに展開する展開手段で構成される第２の部分フィル
タと、前記第１及び第２のフィルタで得られたサブセッ
トデータを第１及び第２の方向に記憶する２次元メモリ
と、前記射影変換に応じて前記２次元メモリの読出しア
ドレスを変化させるアドレス発生手段とを具備して構成
される。[Structure of the Invention] (Means for Solving the Problems) That is, an adaptive two-dimensional digital filter according to the present invention is used for signal processing for projective transformation of a two-dimensional signal, and the adaptive two-dimensional digital filter is a filter that receives the two-dimensional signal as input. A decimation digital filter that reduces the sample points to 1/2 in the first direction, and a decimation digital filter that cyclically uses the decimation digital filter to reduce the original sample points of the manually generated two-dimensional signal to the sample points of the power of 1/2. a first partial filter consisting of an expansion means for expanding into a subset; an intermediate memory for converting the scanning direction by writing this first partial filter in a first direction and reading it in a second direction; and this intermediate memory. A decimation digital filter inputs the readout data and reduces the sample points to 172 in the second direction, and this decimation digital filter is used cyclically to convert the original sample points of the input two-dimensional signal to the sample points of a power of 1/2. a second partial filter configured with an expansion means that expands the partial filter into a subset; a two-dimensional memory that stores the subset data obtained by the first and second filters in first and second directions; and address generation means for changing the read address of the two-dimensional memory in accordance with the projective transformation.

（作用） 上記構成による適応型２次元デジタルフィルタにおいて
、第１及び第２の部分フィルタは標本点を１／２に減じ
るのに適切なデシメーションデジタルフィルタを１種の
み用いて、これを循環的に使用することにより原標本点
を１／２のべき乗の標本点に減じたサブセットに展開す
る。この第１及び第２の部分フィルタを用いて、入力し
た２次元信号を第１及び第２の方向についてサブセット
に展開した後、２次元メモリに記憶させ、射影変換に応
じて任意のサブセットを読み出すことにより、リアルタ
イムでかつ十分な精度で帯域制限処理を実行できる。(Operation) In the adaptive two-dimensional digital filter having the above configuration, the first and second partial filters use only one type of decimation digital filter suitable for reducing the sample points to 1/2, and cyclically reduce the number of sample points by half. By using this, the original sample points are expanded into a subset reduced to a power of 1/2 sample points. Using the first and second partial filters, the input two-dimensional signal is expanded into subsets in the first and second directions, then stored in the two-dimensional memory, and an arbitrary subset is read out according to projective transformation. By doing so, it is possible to perform band limiting processing in real time and with sufficient accuracy.

（実施例） 以下、第１図乃至第６図を参照してこの発明の一実施例
を詳細に説明する。(Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 6.

第１図はその構成を示すもので、入力端子１１には４ｆ
ｓｃまたは１３．５　［ＭＩｌｚｌでサンプリングされ
たデジタルコンポーネント信号Ｄｉｎが供給される。Figure 1 shows its configuration, and the input terminal 11 has a 4f
A digital component signal Din sampled at sc or 13.5 [MIlzl is supplied.

このコンポーネント信号Ｄｉｎは水平方向に帯域制限す
るための第１の部分フィルタ１２に入力される。This component signal Din is input to a first partial filter 12 for band limiting in the horizontal direction.

この部分フィルタ１２は、第２図に取出して示すように
、３ライン分の容量を有するラインメモリ１２１　、入
力データの原標本点を１／２に減じるデシメーションフ
ィルタ１２２で構成され、デシメーションフィルタ１２
２の出力デ、−夕をラインメモリ１２１にフィードバッ
クするようになされている。This partial filter 12, as shown in FIG.
2 outputs are fed back to the line memory 121.

上記デシメーションフィルタ１２２は、標本点を１７２
に減じるのに適切なローパスフィルタであり、直線位相
とするために一般的に用いられている非巡回型のトラン
スバーサル型デジタルフィルタで構成される。具体的に
は、例えば７タツブのフィルタであれば、第３図に示す
ように、入力データを６個の遅延回路Ａ１〜Ａｆｔで順
次遅延し、入力データ及び各遅延データにそれぞれ７個
の乗算器ＢＯ−Ｂｅを用いて１／２の帯域制限に応じた
係数ｋＯ−−１／１１３　、　ｋｌ　−０、ｋ２−５／
１Ｂ。The decimation filter 122 divides the sample points into 172
It is a low-pass filter suitable for reducing the linear phase, and is composed of an acyclic transversal digital filter that is generally used to obtain a linear phase. Specifically, for example, in the case of a 7-tab filter, as shown in FIG. 3, input data is sequentially delayed by six delay circuits A1 to Aft, and the input data and each delayed data are each subjected to seven multiplications. The coefficients kO--1/113, kl-0, k2-5/ according to the 1/2 band limit are calculated using the filter BO-Be.
1B.

ｋ３−８７１６．　　ｋ４−５７１６．　　ｋ５−０　
。k3-8716. k4-5716. k5-0
.

ｋ８−−１７１６を乗じ、その各乗算結果を加算器Ｃに
よって加算した後、レジスタＤにより所定周波数のクロ
ックＣＫに応じて出力するように構成することによって
、所望あ特性が得られる。このときの補間係数は後述す
るアドレス発生回路１Ｂより与えられる。A desired characteristic can be obtained by multiplying by k8--1716, adding the multiplication results by an adder C, and then outputting the result from a register D in response to a clock CK of a predetermined frequency. The interpolation coefficient at this time is given by an address generation circuit 1B, which will be described later.

すなわち、この部分フィルタ１２は、第４図に示すよう
に、ラインメモリ１２１の第１のライン領域ａに１ライ
ンデータを順次書込み、次の１ラインデータの書込みＭ
間中に、第２及び第３のライン領域す、ｃのフィードバ
ックデータの書込み及びデシメーションフィルタ１２２
の循環的使用によって、前１ライン書込みデータの１／
２　、１／４　、１／８　。That is, as shown in FIG. 4, this partial filter 12 sequentially writes one line data to the first line area a of the line memory 121, and writes the next one line data M.
During this period, feedback data is written in the second and third line regions S and C and the decimation filter 122 is
By cyclically using
2, 1/4, 1/8.

・・・の１／２のべき乗に減じたサブセットデータを生
成出力するものである。このように生成されたサブセッ
トデータは中間メモリ１３に書込まれる。. . . is generated and outputted by reducing the subset data to a power of 1/2. The subset data generated in this way is written to the intermediate memory 13.

この中間メモリ１３は２フイ一ルド分の容量を持ち、水
平方向にサブサンプルされたサブセットデータを水平方
向に書込み、垂直方向に読み出して、走査方向の変換を
行なうためのものである。この中冊メモリ１３から読み
出されたサブセットデータは垂直方向に帯域制限するた
めの第２の部分フィルタ１４に入力される。この第２の
部分フィルタ１４は第１の部分フィルタ１２と同構成で
あり、入力データに対して垂直方向に循環的にデシメー
ションを行ない、垂直方向のサブセットデータを生成す
るものである。このように水平方向及び垂直方向に生成
されたサブセットデータは、リアルタイムにランダムア
クセス可能な２次元メモリ１５に書込まれる。This intermediate memory 13 has a capacity equivalent to two fields, and is used to write horizontally subsampled subset data in the horizontal direction and read it in the vertical direction to perform conversion in the scanning direction. The subset data read from the booklet memory 13 is input to a second partial filter 14 for vertically band limiting. The second partial filter 14 has the same configuration as the first partial filter 12, and decimates input data cyclically in the vertical direction to generate vertical subset data. The subset data generated in the horizontal and vertical directions in this way is written to the two-dimensional memory 15 that can be randomly accessed in real time.

上記２次元メモリ１５のアクセスはアドレス発生回路１
Ｂによって行われる。このアドレス発生回路１６は、マ
イクロプロセッサ１７の制御により、変換操作に応じて
フィールド毎に射影変換アドレスを出力アドレスオリエ
ントにリアルタイムで発生するものである。すなわちこ
のアドレス発生回路ＩＧは、変換アドレスの前回値との
差分により、各出力点における適切なフィルタ係数をリ
アルタイムで計算し、２次元メモリＩ５に対しては適切
なサブセットの番号とサブセット中のアドレスを与える
ものである。このアドレス発生回路１Ｇによってアクセ
スされた２次元メモリ１５は指定されたサブセットデー
タを読出して、出力端子１８から帯域制限された出力デ
ータＤ　ｏｕｔとして導出される。The two-dimensional memory 15 is accessed by the address generation circuit 1.
Performed by B. The address generation circuit 16 generates a projective conversion address for each field in real time in the output address orientation according to the conversion operation under the control of the microprocessor 17. That is, this address generation circuit IG calculates an appropriate filter coefficient at each output point in real time based on the difference between the converted address and the previous value, and calculates an appropriate subset number and address in the subset for the two-dimensional memory I5. It gives The two-dimensional memory 15 accessed by the address generation circuit 1G reads out the specified subset data and outputs it from the output terminal 18 as band-limited output data D out.

上記構成において、以下第５図及び第６図を参照してそ
の動作について説明する。The operation of the above configuration will be described below with reference to FIGS. 5 and 6.

まず、第１の部分フィルタ１２において、ラインメモリ
１２１では入力端子１１からのデータとデシメーション
フィルタ１２２からのデータを内部の第１乃至第３のラ
イン領域ａ〜、Ｃに対して選択的に与える。第１のライ
ン領域ａには入力端子１１からのデータが与えられ、第
２及び第３のライン領域す。First, in the first partial filter 12, the line memory 121 selectively supplies data from the input terminal 11 and data from the decimation filter 122 to the internal first to third line areas a to C. Data from the input terminal 11 is applied to the first line area a, and the data is applied to the second and third line areas.

Ｃにはデシメーションフィルタ１２２からのデータが与
えられる。第２及び第３のライン領域す、　　ｃの選択
は、一方のラインデータに対して１／２のべき乗の全て
のサブセットデータが処理された時点で他方のライン領
域に切換えることにより行われる。ｌ／２のべき乗の全
てのサブセットを処理する。Data from the decimation filter 122 is applied to C. The selection of the second and third line areas (s) and (c) is performed by switching to the other line area when all the subset data of the power of 1/2 has been processed for one line data. Process all subsets of powers of l/2.

のに必要な時間は、 Σ（１／２　”）　ａ　−１ で与えられ、原標本点を１７２にする処理に必要な時期
の２倍となっている。そこで、原標本点を１／２にする
処理をｌ／２ライン走査時間で処理すれば、１つのライ
ンの全てのサブセットは１ライン走査時間で実行するこ
とができる。このように原標本点をｌ／２にする処理を
１／２ライン走査時間で処理するためには入力データを
第１及び第２のライン領域す、ｃに交互に記憶させ、両
頭域データを、同時に読み出すことにより基本処理時間
を２倍にすることになく実現することができる。The time required for this is given by Σ(1/2 '') a −1, which is twice the time required to process the original sample points to 172. If the process of converting the original sample point to l/2 is processed in 1/2 line scanning time, all the subsets of one line can be executed in 1 line scanning time. In order to process in 2 line scanning time, the input data is stored alternately in the first and second line areas A, C, and both head area data are read out simultaneously, without doubling the basic processing time. It can be realized.

第５図に１／２のべき乗で標本点を減じる様子を示す。FIG. 5 shows how the sample points are reduced by a power of 1/2.

人力データのサンプリング周波数が４ｆｓｅであるから
、標本点は２　ｆ　ｓｃ、　　ｆ　ｓｃ、　ｌ／２　ｆ
　ｓｃ。Since the sampling frequency of human data is 4 fse, the sample points are 2 f sc, f sc, l/2 f
sc.

１／４　ｆ　ｓｃ、　ｌ／８　ｆ　ｓｃ、　−となる。1/4 f sc, l/8 f sc, -.

このようにして得られた水平方向のサブセットデータは
中間メモリ１３に水平方向に書込まれ、垂直方向に読み
出されて走査方向の変換が行われる。The horizontal subset data obtained in this way is written in the intermediate memory 13 in the horizontal direction, read out in the vertical direction, and converted in the scanning direction.

この読出しデータを第２の部分フィルタ１４で、第１の
部分フィルタ１２と同様に処理することによって垂直方
向のサブセットデータが得られる。これらの水平及び垂
直方向のサブセットデータは２次元メモリ１５に書込ま
れる。２次元メモリ１５は第６図に示すように水平方向
Ｈ及び垂直方向Ｖに領域分割されており、各領域に入力
されるサブセットデータを順次書込んでいく。したがっ
て、この２次元メモリ１５をアクセスするアドレスを変
化させることによって、所望の標本点のデータ、すなわ
ち理想に近い帯域制限データがリアルタイムで取出させ
る。By processing this read data with the second partial filter 14 in the same manner as the first partial filter 12, vertical subset data is obtained. These horizontal and vertical subset data are written into the two-dimensional memory 15. As shown in FIG. 6, the two-dimensional memory 15 is divided into regions in the horizontal direction H and vertical direction V, and input subset data is sequentially written into each region. Therefore, by changing the address for accessing this two-dimensional memory 15, data of a desired sample point, that is, nearly ideal band limit data can be retrieved in real time.

したがって、上記のように構成した適応型２次元デジタ
ルフィルタ回路は、リアルタイムで複数の標本点の帯域
制限データを予め生成して記憶しているので、単に２次
元メモリ１５に対するアドレスを変化させるだけで任意
の標本点の帯域制限データを十分な精度で得ることがで
きる。Therefore, since the adaptive two-dimensional digital filter circuit configured as described above generates and stores band-limited data of a plurality of sample points in advance in real time, simply changing the address for the two-dimensional memory 15 is enough. Bandwidth-limited data for any sample point can be obtained with sufficient accuracy.

［発明の効果］ 以上のようにこの発明によれば、映像信号等の２次元信
号を射影変換する際に必要な帯域制限を充分な精度で行
なうように、帯域制限周波数の切換えをリアルタイムで
任意に変化させることかで°き、これによってデジタル
映像処理回路の回路規模を簡易化できる適応型２次元デ
ジタルフィルタ回路を提供することができる。[Effects of the Invention] As described above, according to the present invention, the band-limiting frequency can be arbitrarily switched in real time so that the band-limiting frequency necessary for projective transformation of a two-dimensional signal such as a video signal is performed with sufficient accuracy. This makes it possible to provide an adaptive two-dimensional digital filter circuit that can simplify the circuit scale of the digital video processing circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明に係る適応型２次元デジタルフィルタ
回路の一実施例を示すブロック回路図、第２図は同実施
例の部分フィルタの構成を示すブロック回路図、第３図
は上記部分フィルタに用いられるデシメーションフィル
タの具体的な構成を示すブロック回路図、第４図は上記
部分フィルタに用いられるラインメモリ１２１の動作を
説明するための図、第５図は上記部分フィルタによって
１７２のべき乗で標本化点を減じて帯域制限を行なう様
子を示す特性図、第６図は同実施例に用いられる２次元
メモリの領域を示すパターン図、第７図はこの発明が適
用される映像信号処理の射影変換の一例を説明するため
の図である。 １１・・・入力端子、１２・・・第１の部分フィルタ、
１２１・・・ラインメモリ、１２２・・・デシメーショ
ンフィルタ、１３・・・中間メモリ、１４・・・第２の
部分フィルタ、１５・・・２次元メモリ、１６・・・ア
ドレス発生回路、１７・・・マイクロプロセッサ。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第５図FIG. 1 is a block circuit diagram showing an embodiment of an adaptive two-dimensional digital filter circuit according to the present invention, FIG. 2 is a block circuit diagram showing the configuration of a partial filter of the same embodiment, and FIG. 3 is a block circuit diagram showing the configuration of a partial filter of the same embodiment. 4 is a diagram for explaining the operation of the line memory 121 used in the partial filter, and FIG. 5 is a block circuit diagram showing the specific configuration of the decimation filter used in the partial filter. A characteristic diagram showing how the band is limited by reducing sampling points, FIG. 6 is a pattern diagram showing the area of the two-dimensional memory used in the same embodiment, and FIG. 7 is a diagram showing the video signal processing to which the present invention is applied. FIG. 3 is a diagram for explaining an example of projective transformation. 11... Input terminal, 12... First partial filter,
121... Line memory, 122... Decimation filter, 13... Intermediate memory, 14... Second partial filter, 15... Two-dimensional memory, 16... Address generation circuit, 17...・Microprocessor. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3 Figure 5

Claims (1)

【特許請求の範囲】[Claims] ２次元信号を射影変換する信号処理に用いられる適応型
２次元デジタルフィルタにおいて、前記２次元信号を入
力して第１の方向に標本点を１／２に減じるデシメーシ
ョンデジタルフィルタ及びこのデシメーションデジタル
フィルタを循環的に用いて入力した２次元信号の原標本
点を１／２のべき乗の標本点に減じてサブセットに展開
する展開手段で構成される第１の部分フィルタと、この
第１の部分フィルタを第１の方向に書込み第２の方向に
読み出して走査方向の変換を行なう中間メモリと、この
中間メモリの読出しデータを入力して第２の方向に標本
点を１／２に減じるデシメーションデジタルフィルタ及
びこのデシメーションデジタルフィルタを循環的に用い
て入力した２次元信号の原標本点を１／２のべき乗の標
本点に減じてサブセットに展開する展開手段で構成され
る第２の部分フィルタと、前記第１及び第２のフィルタ
で得られたサブセットデータを第１及び第２の方向に記
憶する２次元メモリと、前記射影変換に応じて前記２次
元メモリの読出しアドレスを変化させるアドレス発生手
段とを具備したことを特徴とする適応型２次元デジタル
フィルタ。An adaptive two-dimensional digital filter used in signal processing for projective transformation of a two-dimensional signal includes a decimation digital filter that inputs the two-dimensional signal and reduces sample points by half in a first direction; a first partial filter consisting of an expansion means that cyclically reduces the original sample points of the input two-dimensional signal to a power of 1/2 sample points and expands them into a subset; an intermediate memory that performs scanning direction conversion by writing in a first direction and reading in a second direction; a decimation digital filter that inputs read data from the intermediate memory and reduces sample points by half in the second direction; a second partial filter comprising a developing means for cyclically using the decimation digital filter to reduce the original sample points of the input two-dimensional signal to sample points of a power of 1/2 and developing the sample points to a power of 1/2; A two-dimensional memory that stores subset data obtained by the first and second filters in first and second directions, and address generation means that changes a read address of the two-dimensional memory in accordance with the projective transformation. An adaptive two-dimensional digital filter that is characterized by: