JPS6313581B2 - - Google Patents
Info
- Publication number
- JPS6313581B2 JPS6313581B2 JP54104615A JP10461579A JPS6313581B2 JP S6313581 B2 JPS6313581 B2 JP S6313581B2 JP 54104615 A JP54104615 A JP 54104615A JP 10461579 A JP10461579 A JP 10461579A JP S6313581 B2 JPS6313581 B2 JP S6313581B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- video signal
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、例えばテレビジヨン受像機に適用さ
れる映像信号処理回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal processing circuit applied to, for example, a television receiver.
ブラウン管のカソードに映像信号を供給してド
ライブする場合、第１図に示すように映像信号の
ペデスタルレベルV1で画面が最も暗くなり、映
像信号の白レベルV2で画面が最も明るくなるよ
うに選ばれる。このように、ブラウン管のカツト
オフレベル（黒レベル）と映像信号のペデスタル
レベルとを等しくしておき、完全に直流分を再生
した場合、局（チヤンネル）間でのセツトアツプ
レベルのばらつきがそのまま黒レベルのばらつき
となり、セツトアツプレベルが大きい或る局の電
波を受信したときに黒が灰色がかつてしまう欠点
がある。そこで、実際のテレビジヨン受像機で
は、直流伝送率を（0.5〜0.9）程度におとして上
述のセツトアツプレベルのばらつきによる黒レベ
ルの変動を比較的少なくしている。しかし、この
ようにしても黒レベルの変動を十分に除去するこ
とができない問題点がある。 When a video signal is supplied to drive the cathode of a cathode ray tube, as shown in Figure 1, the screen will be the darkest at the pedestal level of the video signal V 1 , and the screen will be the brightest at the white level of the video signal V 2 . To be elected. In this way, if the cutoff level (black level) of the cathode ray tube and the pedestal level of the video signal are made equal and the DC component is completely reproduced, the variation in the setup level between stations (channels) will be directly affected by the black level. There is a drawback that the level varies, and when a radio wave from a certain station with a high setup level is received, black becomes gray. Therefore, in actual television receivers, the direct current transmission rate is set to about (0.5 to 0.9) to make the fluctuations in the black level due to the above-mentioned variations in the setup level relatively small. However, even with this method, there is a problem that variations in black level cannot be sufficiently removed.
本発明は、映像期間内における最も黒側のレベ
ルを検出し、このレベルを黒とみなし、このレベ
ルをブラウン管のカツトオフレベルとするもので
あり、上述のようなセツトアツプレベルのばらつ
きによる黒レベルの変動を防止するようにしたも
のである。 The present invention detects the blackest level within the video period, regards this level as black, and sets this level as the cut-off level of the CRT. This is to prevent fluctuations in the
以下、本発明の一実施例について説明する。第
２図にその全体の基本的構成が示され、同図にお
ける入力端子１に映像検波回路から第３図Ａに示
す映像信号S1が供給される。この映像信号S1がブ
ランキング回路２に供給され、端子３からの第３
図Ｂに示すブランキングパルスP1によつて水平
ブランキング期間よりやや広い区間がブランキン
グされ、この区間が例えば電源電位となされた第
３図Ｃに示す出力信号S2がブランキング回路２か
ら発生する。この出力信号S2がピークホールド回
路４に供給され、映像期間内における最も黒側の
ピークレベルと対応する第３図Ｄに示すホールド
出力S3が形成される。そして入力端子１からの映
像信号S1とピークホールド回路４のホールド出力
S3とが比較回路５に供給される。比較回路５は、
両信号S1及びS3のうちでより白側のレベルとなる
一方の信号を出力するもので、第３図Ｅに示す出
力信号S4が比較回路５から発生する。この比較回
路５の出力信号S4がクランプ回路６に供給され
る。クランプ回路６に対しては、端子７から第３
図Ｆに示すクランプパルスP2が供給され、クラ
ンプ回路６の出力端子８には、第３図Ｇに示すよ
うにブランキング期間が所定レベルに揃えられた
映像信号S5が発生する。 An embodiment of the present invention will be described below. The overall basic configuration is shown in FIG. 2, and a video signal S1 shown in FIG. 3A is supplied from a video detection circuit to an input terminal 1 in the same figure. This video signal S1 is supplied to the blanking circuit 2, and the third
A section slightly wider than the horizontal blanking period is blanked by the blanking pulse P1 shown in FIG. B, and an output signal S2 shown in FIG. Occur. This output signal S2 is supplied to the peak hold circuit 4, and a hold output S3 shown in FIG. 3D corresponding to the blackest peak level within the video period is formed. Then, the video signal S 1 from input terminal 1 and the hold output of peak hold circuit 4
S 3 is supplied to the comparator circuit 5. The comparison circuit 5 is
Output signal S 4 shown in FIG. 3E is generated from comparator circuit 5, which outputs one of the two signals S 1 and S 3 having a whiter level. The output signal S 4 of this comparison circuit 5 is supplied to a clamp circuit 6. For the clamp circuit 6, from the terminal 7 to the third
A clamp pulse P 2 shown in FIG .
第４図は、第２図の構成を実現する回路接続を
示すものである。９ａ，９ｂで示される一対のト
ランジスタのエミツタ共通接続点にトランジスタ
１０、ダイオード１１及び抵抗器１２からなる定
電流源が接続され、トランジスタ１０のベースと
抵抗器１２を介して接続された端子３にブランキ
ングパルスP1が供給される。したがつてブラン
キングパルスP1によつてトランジスタ１０がオ
フする区間では、トランジスタ９ｂのコレクタが
略々電源電圧（＋Vcc）となる。このトランジス
タ９ｂのコレクタ出力がダイオード１３及び
PNP形トランジスタ１４からなるカレントミラ
ー回路を介して取り出される。 FIG. 4 shows circuit connections for realizing the configuration of FIG. 2. A constant current source consisting of a transistor 10, a diode 11 and a resistor 12 is connected to a common connection point between the emitters of a pair of transistors 9a and 9b, and is connected to a terminal 3 connected to the base of the transistor 10 via a resistor 12. A blanking pulse P 1 is provided. Therefore, in the period in which the transistor 10 is turned off by the blanking pulse P1 , the collector of the transistor 9b becomes approximately at the power supply voltage (+Vcc). The collector output of this transistor 9b is connected to the diode 13 and
It is taken out via a current mirror circuit consisting of a PNP type transistor 14.
トランジスタ１４のコレクタ及び接地間に抵抗
器１５及び１６の直列回路が挿入され、両者の接
続点がNPN形トランジスタ１７のベースに接続
される。このトランジスタ１７のエミツタが接地
され、そのコレクタがトランジスタ９ｂのベース
に接続されると共に、抵抗器１８及びコンデンサ
１９の接続点に接続される。電源端子及び接地間
に挿入された抵抗器１８及びコンデンサ１９の直
列回路とトランジスタ１７とは、ピークホールド
回路４を実現する。トランジスタ９ａのベース電
位がトランジスタ９ｂのベース電位より高い場合
は、ダイオード１３、トランジスタ１４，１７に
電流が流れず。コンデンサ１９が抵抗器１８を介
して電源電圧により充電される。この場合の時定
数はきわめて大とされている。そしてコンデンサ
１９の端子電圧（トランジスタ９ｂのベース電
位）がトランジスタ９ａのベース電位より高くな
ろうとすると、ダイオード１３、トランジスタ１
４，１７に電流が流れ、コンデンサ１９が放電さ
れ、その端子電圧が下げられる。このようにトラ
ンジスタ９ａ，９ｂの互いのベース電位が等しく
なるように帰還がかかり、したがつて映像期間内
の最も黒側のレベルがホールドされ、このホール
ド出力S3がトランジスタ２０ａのベースに供給さ
れる。 A series circuit of resistors 15 and 16 is inserted between the collector of transistor 14 and ground, and the connection point between the two is connected to the base of NPN transistor 17. The emitter of this transistor 17 is grounded, and its collector is connected to the base of the transistor 9b and to the connection point between the resistor 18 and the capacitor 19. A series circuit of a resistor 18 and a capacitor 19 inserted between the power supply terminal and the ground, and the transistor 17 realize the peak hold circuit 4. When the base potential of transistor 9a is higher than the base potential of transistor 9b, no current flows through diode 13 and transistors 14 and 17. Capacitor 19 is charged via resistor 18 with the power supply voltage. The time constant in this case is said to be extremely large. When the terminal voltage of the capacitor 19 (the base potential of the transistor 9b) becomes higher than the base potential of the transistor 9a, the diode 13 and the transistor 1
4 and 17, the capacitor 19 is discharged, and its terminal voltage is lowered. In this way, feedback is applied so that the base potentials of the transistors 9a and 9b are equalized, so that the blackest level within the video period is held, and this hold output S3 is supplied to the base of the transistor 20a. Ru.
トランジスタ２０ａとコレクタ及びエミツタが
互いに接続されたトランジスタ２０ｂが設けら
れ、両トランジスタのコレクタ共通接続点が電源
端子に接続され、そのエミツタ共通接続点が抵抗
器２１を介して接地されると共に、出力端子５ａ
として導出される。トランジスタ２０ａ，２０ｂ
は、比較回路５を構成するもので、トランジスタ
２０ｂのベースに入力端子１に供給される映像信
号S1が供給される。この映像信号S1とホールド出
力S3とのうちでよりレベルが大きい方の信号が出
力信号S4として取り出される。 A transistor 20a and a transistor 20b whose collectors and emitters are connected to each other are provided, the collector common connection point of both transistors is connected to a power supply terminal, the emitter common connection point is grounded via a resistor 21, and the output terminal 5a
It is derived as Transistors 20a, 20b
constitutes the comparator circuit 5, and the video signal S1 supplied to the input terminal 1 is supplied to the base of the transistor 20b. The signal with a higher level between the video signal S 1 and the hold output S 3 is extracted as an output signal S 4 .
かかる比較回路の出力端子５ａに接続されるク
ランプ回路６としては、フイードバツククランプ
回路等の従来から知られている構成のものを使用
することができる。また、第５図に示すように２
個のダイオード２２ａ及び２２ｂの互いのカソー
ドを共通接続し、この接地点を抵抗器２１を介し
て接地すると共に、出力端子５ａとして導出する
構成の比較回路を用いるようにしても良い。 As the clamp circuit 6 connected to the output terminal 5a of the comparison circuit, a conventionally known configuration such as a feedback clamp circuit can be used. In addition, as shown in Figure 5, 2
A comparator circuit may be used in which the cathodes of the diodes 22a and 22b are commonly connected, the ground point is grounded via the resistor 21, and the output terminal 5a is output.
上述の一実施例の説明から理解されるように、
本発明に依れば、映像期間内における最も黒側の
レベルを検出保持し、このレベルを黒とみなし、
このレベルをブラウン管のカツトオフレベル（黒
レベル）と自動的にするものであり、従来のよう
に局間でのセツトアツプレベルのばらつきによる
黒レベルの変動を効果的に防止することができ
る。また、ブランキングをかけた後の映像信号S2
で最も黒側のレベルをカツトオフレベルに相当す
る所定電位にクランプすることも考えられるが、
ブランキング期間が水平ブランキング期間より幅
が広くされており、然もそのレベルが白側の大レ
ベルとなつているので、ブラウン管に供給する前
段でブランキング処理を行なつても、白側の大レ
ベルのパルス的信号が残つてしまう不都合があ
る。本発明によれば、このような欠点がない。 As understood from the description of one embodiment above,
According to the present invention, the blackest level within the video period is detected and held, and this level is regarded as black,
This level is automatically set as the cut-off level (black level) of the cathode ray tube, and it is possible to effectively prevent variations in the black level due to variations in setup level between stations, as in the prior art. In addition, the video signal S 2 after blanking
It is also possible to clamp the blackest level to a predetermined potential corresponding to the cut-off level.
The blanking period is wider than the horizontal blanking period, and its level is a large level on the white side, so even if blanking processing is performed before supplying to the CRT, the white side There is an inconvenience that a high-level pulse-like signal remains. According to the present invention, there is no such drawback.
なお、本発明は、上述実施例のようにテレビジ
ヨン受像機に限らず、テレビカメラの出力を処理
する場合にも同様に適用することができる。つま
り、テレビカメラの出力信号のうちの最も黒側の
レベルを検出保持し、これをセツトアツプレベル
と一致するような処理を行なうことができる。 Note that the present invention is not limited to television receivers as in the above-described embodiments, but can be similarly applied to processing the output of a television camera. In other words, it is possible to detect and hold the blackest level of the output signal of the television camera, and perform processing to make it match the setup level.
第１図はブラウン管をドライブする場合の説明
に用いる略線図、第２図及び第３図は本発明の一
実施例のブロツク図及びその動作説明に用いる各
部波形図、第４図は本発明の一実施例の接続図、
第５図はその一部の変形例を示す接続図である。
１は入力端子、２はブランキング回路、４はピ
ークホールド回路、５は比較回路、６はクランプ
回路、８は出力端子である。
Fig. 1 is a schematic diagram used to explain the case of driving a cathode ray tube, Figs. 2 and 3 are a block diagram of an embodiment of the present invention and waveform diagrams of various parts used to explain its operation, and Fig. 4 is a diagram of the present invention. A connection diagram of an embodiment of
FIG. 5 is a connection diagram showing a partial modification thereof. 1 is an input terminal, 2 is a blanking circuit, 4 is a peak hold circuit, 5 is a comparison circuit, 6 is a clamp circuit, and 8 is an output terminal.
Claims (1)
してこの値をペデスタルレベルより白側の電源電
圧で置換するブランキング回路と、このブランキ
ング回路の出力信号の最も黒側のレベルを検出し
てこれを一定期間保持するピークホールド回路
と、このピークホールド回路の出力信号及び上記
入力映像信号を比較して両信号のうち、より白レ
ベル側の信号を出力する比較回路と、この比較出
力の水平帰線出力期間をブラウン管のカツトオフ
レベルから定まる黒レベルにクランプするクラン
プ回路とを設けた映像信号処理回路。1. A blanking circuit that blanks the horizontal retrace period of the input video signal and replaces this value with a power supply voltage whiter than the pedestal level, and a blanking circuit that detects the blackest level of the output signal of this blanking circuit. A peak hold circuit that holds this for a certain period of time, a comparison circuit that compares the output signal of this peak hold circuit and the input video signal and outputs a signal on the whiter level side of both signals, and a horizontal A video signal processing circuit provided with a clamp circuit that clamps the retrace output period to a black level determined from the cutoff level of the cathode ray tube.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461579A JPS5628569A (en) | 1979-08-17 | 1979-08-17 | Video signal processing circuit |
| US06/177,574 US4403254A (en) | 1979-08-17 | 1980-08-13 | Video signal processing circuit |
| CA000358361A CA1154151A (en) | 1979-08-17 | 1980-08-15 | Video signal processing circuit |
| GB8026802A GB2058515B (en) | 1979-08-17 | 1980-08-15 | Video signal processing circuits |
| NL8004625A NL8004625A (en) | 1979-08-17 | 1980-08-15 | VIDEO SIGNAL OPERATION CIRCUIT, IN PARTICULAR FOR APPLICATION TO A TELEVISION RECEIVER. |
| DE19803031185 DE3031185A1 (en) | 1979-08-17 | 1980-08-18 | Video signal processor for TV receiver - detects black component and has suppressor circuit for period exceed line suppression interval modifying wave |
| FR8018058A FR2469847B1 (en) | 1979-08-17 | 1980-08-18 | VIDEO SIGNAL PROCESSING CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461579A JPS5628569A (en) | 1979-08-17 | 1979-08-17 | Video signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5628569A JPS5628569A (en) | 1981-03-20 |
| JPS6313581B2 true JPS6313581B2 (en) | 1988-03-26 |
Family
ID=14385337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10461579A Granted JPS5628569A (en) | 1979-08-17 | 1979-08-17 | Video signal processing circuit |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5628569A (en) |
| CA (1) | CA1154151A (en) |
| DE (1) | DE3031185A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675780A (en) * | 1979-11-26 | 1981-06-23 | Sony Corp | Video signal processing circuit |
| JPS5811369U (en) * | 1981-07-15 | 1983-01-25 | 三洋電機株式会社 | Automatic black level correction circuit for television receivers |
| US4598316A (en) | 1983-05-31 | 1986-07-01 | Rca Corporation | Brightness control network in a video signal processor with AC coupled output stages |
| JPS6043972A (en) * | 1983-08-22 | 1985-03-08 | Sony Corp | Black level reproducing circuit of video |
| JPS63273127A (en) * | 1987-04-30 | 1988-11-10 | Nec Home Electronics Ltd | Print data display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187911A (en) * | 1975-01-30 | 1976-07-31 | Sony Corp |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947631A (en) * | 1974-02-27 | 1976-03-30 | Gte Sylvania Incorporated | Automatic video signal control circuit |
-
1979
- 1979-08-17 JP JP10461579A patent/JPS5628569A/en active Granted
-
1980
- 1980-08-15 CA CA000358361A patent/CA1154151A/en not_active Expired
- 1980-08-18 DE DE19803031185 patent/DE3031185A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187911A (en) * | 1975-01-30 | 1976-07-31 | Sony Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5628569A (en) | 1981-03-20 |
| CA1154151A (en) | 1983-09-20 |
| DE3031185A1 (en) | 1981-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4369466A (en) | Video signal processing circuit | |
| CA1090917A (en) | Positive feedback high gain agc amplifier | |
| US2906817A (en) | Television receiver signal processing circuits | |
| US4302777A (en) | Flare compensation circuit for television | |
| US4298886A (en) | Automatic peak beam current leveler system | |
| US3927255A (en) | Black level clamping circuit for a television signal processor | |
| GB2190270A (en) | Television receiver | |
| US4110787A (en) | Combined blanking level and kinescope bias clamp for a television signal processing system | |
| JPH0356514B2 (en) | ||
| JPS6313581B2 (en) | ||
| US3812921A (en) | Video signal processing system and method with above-white-level noise inversion | |
| US4403254A (en) | Video signal processing circuit | |
| US3976836A (en) | Automatic black level setting circuit | |
| EP0223295A1 (en) | Amplifier circuit operative with an adaptive signal compression | |
| US3115547A (en) | Transistor keyed automatic-gaincontrol apparatus | |
| US3809808A (en) | Video sync separator | |
| JPH06311390A (en) | Video signal processing unit | |
| US2950346A (en) | Television receivers | |
| US3595993A (en) | Noise-cancelling circuits | |
| US3555175A (en) | Kinescope bias tracking circuits | |
| EP0074081A2 (en) | Signal processing unit | |
| US6211908B1 (en) | Television apparatus with supplementary kinescope blanking and spot burn protection circuitry | |
| US3862361A (en) | Video amplifier circuit for use with synchronous detectors | |
| US3912864A (en) | Circuit arrangement for supplying pulses having a defined pulse edge duration in a television image signal | |
| US3436475A (en) | Blanking circuits for television receivers |