JPS63135090A - Picture quality correction circuit - Google Patents
Picture quality correction circuitInfo
- Publication number
- JPS63135090A JPS63135090A JP61283640A JP28364086A JPS63135090A JP S63135090 A JPS63135090 A JP S63135090A JP 61283640 A JP61283640 A JP 61283640A JP 28364086 A JP28364086 A JP 28364086A JP S63135090 A JPS63135090 A JP S63135090A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- image quality
- circuit
- quality correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 11
- 239000002131 composite material Substances 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受信機の画質補正に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to image quality correction of a television receiver.
第３図はたとえば現在生産している機種の画質補正回路
で第４図はその各部分の信号波形を示したものである。FIG. 3 shows, for example, an image quality correction circuit of a model currently in production, and FIG. 4 shows the signal waveforms of each part of the image quality correction circuit.
この第３図において、１はコンポジフト信号、２はＹ／
Ｃ（輝度信号／クロマ信号）分離回路であり、バッファ
用トランジスタＴｒ＋ 、）ランジスタＴｒｙ〜Ｔｒａ
、１水平期間の遅延回路２ａ（以下ＩＨプレイライン
という）を主な構成要素としている。In this Figure 3, 1 is the composite signal and 2 is the Y/
C (luminance signal/chroma signal) separation circuit, which includes buffer transistors Tr+, ) transistors Try to Tra.
, a delay circuit 2a (hereinafter referred to as an IH play line) for one horizontal period is the main component.
また、３はＹ／Ｃ分離されたクロマ信号、９はＹ／Ｃ分
離されトランジスタＴｒ、で増幅されたビデオ信号、４
はトランジスタＴｒ、〜Ｔｒｓを主体にした画質補正信
号発生回路である。Further, 3 is a Y/C separated chroma signal, 9 is a Y/C separated video signal amplified by a transistor Tr, 4
is an image quality correction signal generation circuit mainly consisting of transistors Tr, -Trs.
この画質補正信号発生回路４から出力される画質補正信
号１０はゲインコントロール部５を経テ合成回路７に送
出するようにしており、直流ゲインコントロール部５は
直流ゲインコントロール信号６によりゲインコントロー
ルを行うようになっている。The image quality correction signal 10 output from the image quality correction signal generation circuit 4 is sent to the gain control section 5 to the thermal synthesis circuit 7, and the DC gain control section 5 performs gain control using the DC gain control signal 6. It looks like this.
一方、上記Ｙ／Ｃ分離されたビデオ信号９は抵抗Ｒａ、
コンデンサＣ０によるプレイ回路１１を経て合成回路７
に加えるようにしており、この合成回路７でプレイ回路
１１の出力と直流ゲインコントロール部５でゲインコン
トロールされた画質補正信号とを合成して画質補正され
たビデオ信号出力８を得るようにしている。On the other hand, the Y/C separated video signal 9 is connected to a resistor Ra,
Synthesis circuit 7 via play circuit 11 with capacitor C0
The synthesis circuit 7 synthesizes the output of the play circuit 11 and the image quality correction signal whose gain has been controlled by the DC gain control section 5 to obtain a video signal output 8 whose image quality has been corrected. .
第４図（ａｌ〜第４図ｆａｌの各波形のうち、第４図（
ａ）はコンポジット信号、第４図（ｂｌはＹ／Ｃ分離さ
れたビデオ信号、第４図（Ｃ１はコンボジフト信号ｌと
して矩形波を入力したときのビデオ信号波形、第４図ｆ
ｄ）はコンポジット入力に矩形波を入力したときの画質
補正信号、第４図＋ｅｌは画質補正されたビデオ信号で
ある。Of the waveforms in Figure 4 (al to Figure 4 fal), Figure 4 (
a) is a composite signal, Fig. 4 (bl is a Y/C separated video signal, Fig. 4 (C1 is a video signal waveform when a rectangular wave is input as a composite signal l, Fig. 4 f)
d) is an image quality correction signal when a rectangular wave is input to the composite input, and +el in FIG. 4 is a video signal whose image quality has been corrected.
次に動作について説明する。第４図ｆａ＋に示すコンポ
ジット信号１はＹ／Ｃ分離回路２に入力されそこで分離
されたビデオ信号はバッファ用トランジスタＴｒ＋ を
介し、トランジスタＴｒｇ とＴｒｓのベースに入力さ
れる。Next, the operation will be explained. A composite signal 1 shown in FIG. 4 fa+ is input to a Y/C separation circuit 2, and the video signal separated therein is input to the bases of transistors Trg and Trs via a buffer transistor Tr+.
またトランジスタＴｒａのベースには、ＩＨプレイライ
ン２ａを通して上記コンポシフト信号が１■遅れて入力
される。そして、トランジスタＴｒｚ 。Further, the above-mentioned component shift signal is input to the base of the transistor Tra through the IH play line 2a with a delay of one inch. And the transistor Trz.
Ｔｒ、 、 Ｔｒ、によりマトリックスされ、トランジ
スタＴｒｙのコレクタにはＹ／Ｃ分離されたクロマ信号
３が現われ、トランジスタＴｒｓのコレクタにはＹ／Ｃ
分離されたビデオ信号（第２図（ｂ））が出力される。Tr, , Tr, a Y/C separated chroma signal 3 appears at the collector of the transistor Try, and a Y/C separated chroma signal 3 appears at the collector of the transistor Trs.
The separated video signal (FIG. 2(b)) is output.
ここで、第４図（ａｌに示すコンポジット信号１として
矩形波を入力した場合Ｙ／Ｃ分離され、トランジスタＴ
ｒｘ のコレクタに現われるビデオ信号出力はトランジ
スタＴｒ５を経たビデオ信号９には、第４゛図（Ｃ１の
波形が得られる。この第４図ｆｃｌのビデオ信号をトラ
ンジスタＴｒ、のベースに入力し、トランジスタＴｒｈ
のエミッタとトランジスタＴｒ１１のベース間で１同機
分する。Here, when a rectangular wave is input as the composite signal 1 shown in FIG.
The video signal output appearing at the collector of the transistor Tr5 passes through the transistor Tr5, and the video signal 9 has the waveform shown in FIG. 4 (C1).The video signal shown in FIG. Trh
1 parallel between the emitter of the transistor Tr11 and the base of the transistor Tr11.
さらに、トランジスタＴｒｔのエミッタとトランジスタ
Ｔｒｓのベース間で微分することにより、第４図（Ｃ１
のビデオ信号から２同機分された画質補正信号１０（第
４図（ｄ））が得られる。この画質補正信号１０は直流
ゲインコントロール部５で直流ゲインコントロール１号
６によりレベルをコントロールし、ビデオ信号との合成
回路部７に入力される。Furthermore, by differentiating between the emitter of the transistor Trt and the base of the transistor Trs,
An image quality correction signal 10 (FIG. 4(d)) is obtained from the video signal of the two machines. The level of this image quality correction signal 10 is controlled by the DC gain control No. 1 6 in the DC gain control section 5, and is input to the video signal synthesis circuit section 7.
また、トランジスタＴｒｓから出力されたビデオ信号９
（第４図（Ｃ））は画質補正信号１０とのタイミングを
とるために、プレイ回路１１を介し、画質補正信号１０
との合成回路７に入力される。この画質補正信号１０（
第４図（ｄ））と合成され画質補正されたビデオ信号出
力８（第４図（ｅ））が得られる。Also, the video signal 9 output from the transistor Trs
(FIG. 4(C)), the image quality correction signal 10 is passed through the play circuit 11 in order to synchronize with the image quality correction signal 10.
The signal is input to the synthesis circuit 7. This image quality correction signal 10 (
A video signal output 8 (FIG. 4(e)) whose image quality has been corrected by combining with FIG. 4(d)) is obtained.
従来の画質補正回路は以上のように構成されているので
、画面の明暗に関係なく補正がかかることになる。Since the conventional image quality correction circuit is configured as described above, correction is applied regardless of the brightness or darkness of the screen.
これは第５図に示すように明るい信号（第５図（ａ））
に画質補正を行なうための信号（第５図山口となり、全
信号に対する補正信号の比率はあまり大きくないが、暗
い信号（第５図（Ｃ））に画質補正を行なうと、第５図
＋ｄ）の信号となり、全信号に対する補正信号の割合が
大きくなる。これは暗い画面でのＳ／Ｈの劣化を生じさ
せる。This is a bright signal as shown in Figure 5 (Figure 5(a)).
The signal for performing image quality correction on the signal (Fig. 5 Yamaguchi), and the ratio of the correction signal to the total signal is not very large, but if the image quality correction is performed on the dark signal (Fig. 5 (C)), it becomes Fig. 5 + d). The ratio of the correction signal to the total signal becomes large. This causes S/H deterioration on dark screens.
この発明は、かかる問題点を解決するためになされたも
ので、暗い画面でのＳ／Ｎを劣化せずに明るい画面で充
分に画質を補正することができる画質補正回路を得るこ
とを目的とする。This invention was made in order to solve such problems, and an object of the present invention is to obtain an image quality correction circuit that can sufficiently correct the image quality on bright screens without deteriorating the S/N on dark screens. do.
この発明に係る画質補正回路は、直流ゲインコントロー
ル信号にビデオ信号を重畳して画質補正信号のゲインコ
ントロールを行う直流ゲインコントロール回路を設けた
ものである。The image quality correction circuit according to the present invention is provided with a DC gain control circuit that superimposes a video signal on the DC gain control signal to control the gain of the image quality correction signal.
この発明においては、直流ゲインコントロール回路に加
える直流ゲインコントロール信号にビデオ信号を重畳す
ることにより画質補正信号をダイナミックに変化させ、
平均画質レベルが高い信号では直流コントロール電圧は
上がり画質補正信号をより増幅させ、平均画質レベルの
低い信号では直流コントロール電圧は下がり画質補正信
号のゲインを落し、明るい画面では補正を大きくし暗い
画面では補正を小さくする。In this invention, the image quality correction signal is dynamically changed by superimposing a video signal on the DC gain control signal applied to the DC gain control circuit,
For signals with a high average image quality level, the DC control voltage increases and the image quality correction signal is further amplified. For signals with a low average image quality level, the DC control voltage decreases and reduces the gain of the image quality correction signal, increasing the correction for bright screens and increasing the correction for dark screens. Reduce correction.
以下この発明の画質補正回路の実施例について図面に基
づき説明する。第１図はその一実施例の回路図である。Embodiments of the image quality correction circuit of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of one embodiment.
この第１図において、第３図と同一部分には重複を避け
るために同一符号を付すのみにとどめ、第３図とは異な
る部分を主体に述べる。In FIG. 1, parts that are the same as those in FIG. 3 are given the same reference numerals to avoid duplication, and parts that are different from those in FIG. 3 will be mainly described.
この第１図では、第３図と比較しても明らかなように、
第３図の回路構成に新たに重畳回路１２を付加したもの
である。In this Figure 1, as is clear from comparison with Figure 3,
A superimposing circuit 12 is newly added to the circuit configuration shown in FIG. 3.
すなわち、重畳回路１２は直流ゲインコントロール信号
６にトランジスタＴｒｓのエミッタに現われるビデオ信
号９とを重畳して直流ゲインコントロール回路５のゲイ
ンコントロール端子に加えるようになっている。That is, the superimposition circuit 12 is configured to superimpose the video signal 9 appearing at the emitter of the transistor Trs on the DC gain control signal 6 and apply it to the gain control terminal of the DC gain control circuit 5.
この直流ゲインコントロール部５の出力は合成回路７に
出力し、合成回路７には、トランジスタＴｒｓのエミッ
タに現われるビデオ信号９を抵抗Ｒ１とプレイ回路１１
を介して加えるようになっており、このビデオ信号と直
流ゲインコントロール回路５の出力との合成信号を画質
補正されたビデオ信号出力８として取り出すようになっ
ている。その他の構成は第３図と同様である。The output of this DC gain control section 5 is output to a synthesis circuit 7, and the synthesis circuit 7 receives the video signal 9 appearing at the emitter of the transistor Trs through a resistor R1 and a play circuit 11.
A composite signal of this video signal and the output of the DC gain control circuit 5 is taken out as a video signal output 8 whose image quality has been corrected. The other configurations are the same as in FIG. 3.
このように構成することにより、第４図１１１で示した
のと同じコンポジット信号人力１を入力させると、第３
図の従来の回路と同様にして、トランジスタＴｒ５のエ
ミッタは第４図（ｂｌで示したのと同じビデオ信号９が
取り出され、このビデオ信号９は抵抗Ｒ１、プレイ回路
１１を経て合成回路７に加えられる。With this configuration, when the same composite signal 1 as shown in FIG. 4 111 is input, the third
Similarly to the conventional circuit shown in the figure, the emitter of the transistor Tr5 takes out the same video signal 9 as shown in FIG. Added.
また、このビデオ信号９は画質補正信号発生回路４のト
ランジスタＴｒ、−Ｔｒ、を経て、第４図１１１で示し
たような画質補正信号１０が得られ、この画質補正信号
１０は直流ゲインコントロール部５に入力される。Further, this video signal 9 passes through the transistors Tr, -Tr of the image quality correction signal generation circuit 4, and an image quality correction signal 10 as shown in FIG. 4 111 is obtained. 5 is input.
一方、ビデオ信号９と直流ゲインコントロール信号６は
重畳回路１２に加えられ、そこで直流ゲインコントロー
ル信号６にビデオ信号９が重畳される。On the other hand, the video signal 9 and the DC gain control signal 6 are applied to a superimposition circuit 12, where the video signal 9 is superimposed on the DC gain control signal 6.
これにより、直流ゲインコントロール信号６のレベルが
ビデオ信号９の振幅に応じてレベルが変化する。このビ
デオ信号が重畳された直流ゲインコントロールｔ＝ 号
カａ 流ゲインコントロール部５のゲインコントロール
端子に加えられる。As a result, the level of the DC gain control signal 6 changes according to the amplitude of the video signal 9. This video signal is applied to the gain control terminal of the DC gain control section 5 on which the video signal is superimposed.
直流ゲインコントロール部５では、画質補正信号１０を
直流ゲインコントロール部５により振幅を変化させて合
成回路７に送り、この合成回路７で元のビデオ信号９と
合成されるがこの直流ゲインコントロール部５のゲイン
コントロール端子に重畳回路１２を介しビデオ信号９を
直流ゲインコントロール信号６に重畳することでダイナ
ミックに画質補正信号レベルを変化させることができる
。In the DC gain control unit 5, the image quality correction signal 10 is changed in amplitude by the DC gain control unit 5 and sent to a synthesis circuit 7, where it is synthesized with the original video signal 9. By superimposing the video signal 9 on the DC gain control signal 6 via the superimposition circuit 12 at the gain control terminal of the image quality correction signal level, it is possible to dynamically change the image quality correction signal level.
この実施例では、コントロール電圧が高い程ゲインを上
げる回路であるため、ビデオ信号を反転しないでそのま
ま人力すれば効果を得ることができる。In this embodiment, since the circuit increases the gain as the control voltage becomes higher, the effect can be obtained by manually inputting the video signal without inverting it.
このようにすることにより、第２図（Ｍｌに示すように
、明るい画面はど画質補正信号を大きくし、第２図中）
のように暗い画面では補正信号を小さくすることにより
、暗い画面でのＳ／Ｎを劣化させずに明るい画面で充分
に画質を補正することができる。By doing this, as shown in Fig. 2 (as shown in Ml, the brighter the screen, the larger the image quality correction signal is, as shown in Fig. 2).
By reducing the correction signal for a dark screen such as , it is possible to sufficiently correct the image quality for a bright screen without deteriorating the S/N ratio for the dark screen.
この発明は以上説明したとおり、直流ゲインコントロー
ル信号にビデオ信号を重畳させて直流ゲインコントロー
ル回路に加えて画質補正信号のレベルをダイナミックに
変化させるようにしたので、暗い画面でのＳ／Ｎを劣化
せずに明るい画面で充分に画質を補正できるものである
。As explained above, this invention superimposes a video signal on the DC gain control signal and dynamically changes the level of the image quality correction signal in addition to the DC gain control circuit, which degrades the S/N on dark screens. The image quality can be sufficiently corrected on a bright screen without the need for
第１図はこの発明の画質補正回路の一実施例の回路図、
第２図（ａ）、第２図中）は同上画質補正回路の動作を
説明するための波形図、第３図は従来の画質補正回路の
回路図、第４図（ａｌないし第４図１１１）および第５
図（ａ）ないし第５図（ｄ＋は第３図の画質補正回路の
動作を説明するための各部の波形図である。
２・・・Ｙ／Ｃ分離回路、４・・・画質補正信号発生回
路、５・・・直流ゲインコントロール部、７・・・合成
回路、１１・・・プレイ回路、１２・・・重畳回路。
なお、図中同一符号は同一または相当部分を示す。
代理人 大 岩 増 雄
第２図
第４図
第５図FIG. 1 is a circuit diagram of an embodiment of the image quality correction circuit of the present invention.
FIG. 2(a), middle of FIG. 2) is a waveform diagram for explaining the operation of the image quality correction circuit same as above, FIG. 3 is a circuit diagram of a conventional image quality correction circuit, and FIG. ) and the fifth
Figures (a) to 5 (d+ are waveform diagrams of various parts for explaining the operation of the image quality correction circuit in Figure 3. 2... Y/C separation circuit, 4... Image quality correction signal generation Circuit, 5... DC gain control section, 7... Synthesis circuit, 11... Play circuit, 12... Superimposition circuit. In addition, the same reference numerals in the figures indicate the same or equivalent parts. Agent: Oiwa MasuoFigure 2Figure 4Figure 5
Claims (1)
する輝度信号／クロマ信号分離回路、上記分離されたビ
デオ信号から画質補正信号を発生する画質補正信号発生
回路、上記ビデオ信号を直流ゲインコントロール信号に
重畳してゲインコントロール信号を出力する回路、上記
ゲインコントロール信号により上記画質補正信号のゲイ
ンをコントロールするゲインコントロール手段、このゲ
インコントロール手段でレベルがコントロールされた画
質補正信号と上記ビデオ信号の遅延させた信号とを合成
して画質補正されたビデオ信号を出力する合成回路を備
えてなる画質補正回路。A luminance signal/chroma signal separation circuit that separates a composite signal into a video signal and a chroma signal; an image quality correction signal generation circuit that generates an image quality correction signal from the separated video signal; a circuit for outputting a gain control signal, a gain control means for controlling the gain of the image quality correction signal by the gain control signal, and a delayed signal of the image quality correction signal and the video signal whose level is controlled by the gain control means; An image quality correction circuit comprising a synthesis circuit that synthesizes the signals and outputs a video signal whose image quality has been corrected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283640A JPS63135090A (en) | 1986-11-26 | 1986-11-26 | Picture quality correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283640A JPS63135090A (en) | 1986-11-26 | 1986-11-26 | Picture quality correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63135090A true JPS63135090A (en) | 1988-06-07 |
Family
ID=17668137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283640A Pending JPS63135090A (en) | 1986-11-26 | 1986-11-26 | Picture quality correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63135090A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141067A (en) * | 1988-11-21 | 1990-05-30 | Matsushita Electric Ind Co Ltd | Contour compensating signal controller |
| JPH0490270A (en) * | 1990-08-01 | 1992-03-24 | Matsushita Electric Ind Co Ltd | Video signal control circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030277A (en) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | Signal processing circuit of video camera |
| JPS62189880A (en) * | 1986-02-17 | 1987-08-19 | Hitachi Denshi Ltd | Contour emphasizing circuit |
-
1986
- 1986-11-26 JP JP61283640A patent/JPS63135090A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030277A (en) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | Signal processing circuit of video camera |
| JPS62189880A (en) * | 1986-02-17 | 1987-08-19 | Hitachi Denshi Ltd | Contour emphasizing circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141067A (en) * | 1988-11-21 | 1990-05-30 | Matsushita Electric Ind Co Ltd | Contour compensating signal controller |
| JPH0490270A (en) * | 1990-08-01 | 1992-03-24 | Matsushita Electric Ind Co Ltd | Video signal control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63135090A (en) | Picture quality correction circuit | |
| JP2589631B2 (en) | Chrominance noise reduction device | |
| JPH077685A (en) | Television receiver | |
| JPS6074786A (en) | Television receiver | |
| JPS63135091A (en) | Picture quality correction circuit | |
| JP3395333B2 (en) | Video signal processing circuit | |
| KR910005801Y1 (en) | Video signal amplification circuit | |
| JP3029675B2 (en) | NTSC video camera with PAL signal output | |
| JPH04127680A (en) | Television receiver | |
| JPH07336620A (en) | Multi-screen display device | |
| JP2773848B2 (en) | Television signal system | |
| JP2834239B2 (en) | Television receiver | |
| JPH0397384A (en) | Forming system for television signal | |
| JPH0998390A (en) | Television receiver for teletext broadcasting | |
| JPS63120576A (en) | Video signal processing circuit for video camera or the like | |
| JPH06334902A (en) | Picture quality compensating device | |
| JPS6394787A (en) | Field/frame conversion system | |
| JPS60103894A (en) | Regenerator of color picture signal | |
| JPH0411458A (en) | Picture reader | |
| JPS6374388A (en) | Video signal processing device | |
| JPH01195790A (en) | Television receiver | |
| JPH02183688A (en) | Dual television screen switching circuit | |
| JPS62269494A (en) | Processing circuit for color video signal of display equipment | |
| JPH02161885A (en) | On-screen display circuit | |
| KR970025039A (en) | Video signal processing device |