JPS6313485A - High effeciency encoder - Google Patents

Abstract

PURPOSE:To improve the efficiency of coding and to reduce a circuit scale by coding an input data after the removal of its minimum value within a dynamic range DR with the number of quantization bits smaller in quantity than the original number of quantization bits. CONSTITUTION:A dynamic range detection circuit 3 detects the dynamic range and the minimum value MIN of the data for every block. Picture element data PD from a blocking circuit 2 is supplied to a subtractor 4 where a picture element data PD1 removed of its minimum value MIN is formed. A quantization circuit 5, corresponding to the dynamic range DR, quantizes the picture element data PD1 with the prescribed number of bits. A code signal DT from this quqntization circuit 5 is supplied to a vector qunatization circuit 6. In such a way, normalization of the picture elements in a block is executed, as well as the number of bits of one picture element is compressed. As a result, the circuit scale can be made smaller, and the efficiency of coding also can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号等の画像デー
タの１画素当たりのビット数を圧縮する高能率符号化装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a high-efficiency encoding device that compresses the number of bits per pixel of image data such as a digital television signal.

〔発明の概要〕[Summary of the invention]

この発明では、ディジタルビデオ信号を伝送する際に適
用される高能率符号化装置において、テレビジョン画面
が多数の２次元的ブロック又は３次元的ブロックに分割
され、各ブロック内の画素の相関により狭くなったダイ
ナミックレンジに適応した符号化により、ブロック内の
画素データのビット数が圧縮でき、この圧縮されたコー
ド信号がベクトル量子化により、符号化され、ベクトル
量子化の符号化の効率を頗る高くすることができる。In this invention, in a high-efficiency encoding device applied when transmitting a digital video signal, a television screen is divided into a large number of two-dimensional blocks or three-dimensional blocks, and the pixels in each block are narrowed due to the correlation of pixels within each block. The number of bits of pixel data in a block can be compressed by encoding that adapts to the new dynamic range, and this compressed code signal is encoded by vector quantization, which greatly improves the efficiency of vector quantization encoding. can do.

〔従来の技術〕[Conventional technology]

テレビジョン信号の符号化方法として、伝送帯域を狭く
する目的でもって、１画素当たりの平均ビット数又はサ
ンプリング周波数を小さくするいくつかの高能率゛符号
化方法が知られている。As methods for encoding television signals, several high-efficiency encoding methods are known in which the average number of bits per pixel or sampling frequency is reduced in order to narrow the transmission band.

畜圧縮が可能な量子化方法の一つとして、１フレームの
画面がｍ個の画素からなるブロックに分割され、ｍ次元
ベクトル空間内の領域がｎ分割され、ｎ個の参照ブロッ
クが形成され、実際のデータのブロック毎に参照ブロッ
クの中から符号化歪が最小となるものが選択され、その
パターン番号がインデックスコードとして伝送され、受
信側では、コードブックを利用してインデックスコード
で示された代表ベクトルが復元されるベクトル量子化が
知られている。As one of the quantization methods capable of image compression, one frame of screen is divided into blocks each consisting of m pixels, an area in an m-dimensional vector space is divided into n parts, and n reference blocks are formed. For each block of actual data, the one with the minimum coding distortion is selected from among the reference blocks, and its pattern number is transmitted as an index code, and on the receiving side, it is indicated by the index code using a codebook. Vector quantization in which representative vectors are restored is known.

ベクトル量子化は、インデックスコードを伝送すれば良
いので、高い圧縮率が得られる。しかし、復元時の忠実
度を保証するために、類似のパターンであっても、直流
レベル及びゲインが違う場合には、異なるパターンとし
て処理するので、参照ブロックの数が例えば（ｎ＝２’
°）のように多くなり、符号化の効率が悪く、また、回
路規模が極めて大きくなる問題があった。Since vector quantization only needs to transmit the index code, a high compression ratio can be obtained. However, in order to guarantee fidelity during restoration, even if similar patterns have different DC levels and gains, they are treated as different patterns.
), resulting in poor encoding efficiency and an extremely large circuit scale.

この点を改善するために、ブロックの画素データの平均
値と振幅分布の標準偏差とにより、画素データを正規化
する方法が考えられている。しかし、画素データが８ビ
ツトであるため、上記の正規化を施しても、符号化の効
率が充分に高くならなかった。In order to improve this point, a method has been considered in which pixel data is normalized using the average value of the pixel data of the block and the standard deviation of the amplitude distribution. However, since the pixel data is 8 bits, even with the above normalization, the encoding efficiency could not be sufficiently increased.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この発明は、先に提案されているダイナミックレンジに
適応した符号化方法をベクトル量子化方法に組み合わせ
ることにより、符号化の効率を高くすると共に、回路規
模の縮減を図るものである。This invention aims to increase the efficiency of encoding and reduce the circuit scale by combining the previously proposed encoding method adapted to the dynamic range with the vector quantization method.

即ち、本願出願人は、特願昭５９−２６６４０７号明細
書に記載されているような、２次元ブロック内に含まれ
る複数画素の最大値及び最小値により規定されるダイナ
ミックレンジを求め、このダイナミックレンジに適応し
た符号化を行う高能率符号化装置を提案している。また
、特願昭６０−２３２７８９号明細書に記載されている
ように、複数フレームに夫々含まれる領域の画素から形
成された３次元ブロックに関してダイナミックレンジに
適応した符号化を行う高能率符号化装置が提案されてい
る。That is, the applicant of the present application determined the dynamic range defined by the maximum and minimum values of a plurality of pixels included in a two-dimensional block, as described in Japanese Patent Application No. 59-266407, and We have proposed a high-efficiency encoding device that performs range-adaptive encoding. Furthermore, as described in Japanese Patent Application No. 60-232789, a high-efficiency encoding device performs encoding adapted to a dynamic range with respect to a three-dimensional block formed from pixels in areas included in each of a plurality of frames. is proposed.

更に、特願昭６０−２６８８１７号明細書に記載されて
いるように、量子化を行った時に生じる最大歪が一定と
なるようなダイナミックレンジに応じてビット数が変化
する可変長符号化方法が提案されている。Furthermore, as described in Japanese Patent Application No. 60-268817, there is a variable length encoding method in which the number of bits changes depending on the dynamic range so that the maximum distortion caused when quantization is constant. Proposed.

この発明の目的は、ベクトル量子化を行う前の段階で、
上述のダイナミックレンジに適応した符号化方法を通用
し、ダイナミックレンジに適応した符号化により、正規
化を行い、符号化の効率を高くでき、回路規模を小さく
できる高能率符号化装置を提供することにある。The purpose of this invention is to
To provide a high-efficiency encoding device that uses the above-mentioned encoding method adapted to the dynamic range, performs normalization by encoding adapted to the dynamic range, can increase encoding efficiency, and can reduce the circuit scale. It is in.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、ディジタル画像信号の２次元ブロック又は
時間的に連続するＮフレームの夫々に属するＮ個の領域
からなるブロック内に含まれる複数の画素データの最大
値ＭＡＸ及び複数の画素データの最小値ＭＩＮを求める
と共に、最大値ＭＡＸ及び最小値ＭＩＮからブロック毎
のダイナミックレンジＤＲを検出するダイナミックレン
ジキ食出回路と、 最小値ＭＩＮを複数の画素データの値から減算し、最小
値除去後の入力データを形成する減算回路と、 検出されたダイナミックレンジＤＲ内で最小値除去後の
入力データを元の量子化ビット数より少ない量子化ビッ
ト数で符号化し、コード信号を発生する量子化回路と、 コード信号をベクトル量子化するベクトル量子化回路と
、 ダイナミックレンジ情報と、最大値ＭＡＸ、最小値ＭＩ
Ｎの内の少なくとも、２個の付加コードとベクトル量子
化で得られたコード信号とを伝送するフレーム化回路と からなることを特徴とする高能率符号化装置である。This invention provides a maximum value MAX of a plurality of pixel data and a minimum value of a plurality of pixel data included in a two-dimensional block of a digital image signal or a block consisting of N regions belonging to each of N temporally continuous frames. A dynamic range detection circuit that calculates the MIN and detects the dynamic range DR for each block from the maximum value MAX and the minimum value MIN, and a dynamic range detection circuit that subtracts the minimum value MIN from the values of multiple pixel data and returns the input after the minimum value is removed. a subtraction circuit that forms data; a quantization circuit that encodes the input data after minimum value removal within the detected dynamic range DR with a smaller number of quantization bits than the original number of quantization bits to generate a code signal; A vector quantization circuit that vector quantizes a code signal, dynamic range information, maximum value MAX, minimum value MI
This is a high-efficiency encoding device characterized by comprising a framing circuit that transmits at least two additional codes out of N and a code signal obtained by vector quantization.

〔作用〕[Effect]

テレビジョン信号は、水平方向、垂直方向並びに時間方
向に関する３次元的な相関を有しているので、定常部で
は、同一のブロックに含まれる画素データのレベルの変
化幅が小さい、従って、ブロック内の画素データが共有
する最小レベルＭＩＮを除去した後のデータＰＤＩのダ
イナミックレンジを元の量子化ビット数より少ない量子
化ビット数により量子化しても、量子化歪は、殆ど生じ
ない。Since television signals have three-dimensional correlations in the horizontal, vertical, and temporal directions, in the stationary part, the range of change in the level of pixel data included in the same block is small. Even if the dynamic range of the data PDI after removing the minimum level MIN shared by the pixel data of is quantized using a smaller number of quantization bits than the original number of quantization bits, almost no quantization distortion occurs.

また、ブロック毎に最小値を除去することは、ブロック
の画素データ間で直流レベルの違いが除去される正規化
を意味する。このダイナミックレンジに適応した符号化
により得られたコード信号がベクトル量子化される。ダ
イナミックレンジに適応した符号化で得られるコード信
号は、１画素のビット数が圧縮されており、また、直流
レベルの違いが除去されているので、ベクトル量子化の
際には、正規化処理を行う必要が無く、然も、符号化の
効率を極めて高くすることができる。Further, removing the minimum value for each block means normalization in which differences in DC levels are removed between pixel data of blocks. A code signal obtained by encoding adapted to this dynamic range is vector quantized. In the code signal obtained by encoding that adapts to the dynamic range, the number of bits per pixel is compressed, and differences in DC level are removed, so normalization processing is not necessary during vector quantization. There is no need to do this, and the efficiency of encoding can be made extremely high.

〔実施例〕〔Example〕

以下、この発明の実施例について図面を参照して説明す
る。この説明は、下記の順序に従ってなされる。Embodiments of the present invention will be described below with reference to the drawings. This description is given in the following order.

ａ、送信側の構成 り、受信側の構成 Ｃ，ブロック及びブロック化回路 ｄ、ダイナミックレンジ検出回路 ｅ、変形例 ａ、送信側の構成 第１図は、この発明の送信側（記録側）の構成を全体と
して示すものである。１で示す入力端子に例えば１サン
プルが８ビツトに量子化されたディジタルビデオ信号（
ディジタル輝度信号）が入力される。このディジタルビ
デオ信号がブロック化回路２に供給される。a, Configuration of the transmitting side, Configuration of the receiving side C, Block and blocking circuit d, Dynamic range detection circuit e, Modification a, Configuration of the transmitting side FIG. 1 shows the configuration of the transmitting side (recording side) of the present invention. This shows the configuration as a whole. For example, a digital video signal in which one sample is quantized to 8 bits is input to the input terminal indicated by 1 (
A digital luminance signal) is input. This digital video signal is supplied to the blocking circuit 2.

ブロック化回路２により、人力ディジタルビデオ信号が
符号化の単位である２次元ブロック毎に連続する信号に
変換される。この実施例では、１ブロツクが（８ライン
×８画素＝６４画素）の大きさとされている。ブロック
化回路２の出力信号がダイナミックレンジ検出回路３及
び減算回路４に供給される。ダイナミックレンジ検出回
路３は、ブロック毎にダイナミックレンジＤＲ及び最小
値ＭＩＮを検出する。ブロック化回路２からの画素デー
タＰＤが減算回路４に供給され、減算回路４において、
最小値ＭＩＮが除去された画素データＰＤＩが形成され
る。The blocking circuit 2 converts the human-powered digital video signal into continuous signals for each two-dimensional block, which is a unit of encoding. In this embodiment, one block has a size of (8 lines x 8 pixels = 64 pixels). The output signal of the blocking circuit 2 is supplied to a dynamic range detection circuit 3 and a subtraction circuit 4. The dynamic range detection circuit 3 detects the dynamic range DR and minimum value MIN for each block. The pixel data PD from the blocking circuit 2 is supplied to the subtraction circuit 4, and in the subtraction circuit 4,
Pixel data PDI from which the minimum value MIN has been removed is formed.

また、検出されたダイナミックレンジＤＲが量子化回路
５に供給される。１を子化回路５は、ダイナミックレン
ジＤＲに適応して、所定のビ・ノド数で画素データＰＤ
Ｉを量子化する。Further, the detected dynamic range DR is supplied to the quantization circuit 5. 1 child conversion circuit 5 adapts to the dynamic range DR and converts the pixel data PD into a predetermined number of pixels.
Quantize I.

量子化回路５は、例えばＲＯＭによって構成される。こ
のＲＯＭには、最小値除去後の画素データＰＤＩ（８ビ
ツト）を圧縮されたビット数に変換するためのデータ変
換テーブルが格納されている。ＲＯＭでは、ダイナミッ
クレンジＤＲの大きさによりデータ変換テーブルが選択
され、読み出し出力として例えば４ビツトのコード信号
ＤＴが取り出される。量子化回路５では、ダイナミック
レンジＤＲが（２’＝１６）分割され、この１６個のレ
ベル範囲の中で、最小値除去後のデータＰＤｒが含まれ
るレベル範囲と対応する４ビツトのコード信号が発生さ
れる。The quantization circuit 5 is configured by, for example, a ROM. This ROM stores a data conversion table for converting the pixel data PDI (8 bits) after minimum value removal into a compressed number of bits. In the ROM, a data conversion table is selected depending on the size of the dynamic range DR, and a 4-bit code signal DT, for example, is taken out as a readout output. In the quantization circuit 5, the dynamic range DR is divided into (2'=16), and among these 16 level ranges, a 4-bit code signal corresponding to the level range including the data PDr after minimum value removal is obtained. generated.

１ブロツク内のテレビジョン信号が水平方向。Television signals within one block are horizontal.

垂直方向の２次元方向並びに時間方向に関する３次元的
な相関を有しているので、定常部では、同一のブロック
に含まれる画素データのレベルの変化幅が小さい。従っ
て、ブロック内の画素データが共有する最小レベルＭ　
Ｉ　Ｎを除去した後のデータＰＤＩのダイナミックレン
ジを元の量子化ビット数より少ない量子化ビット数によ
り量子化しても、量子化歪は、殆ど生じない。Since there is a two-dimensional correlation in the vertical direction and a three-dimensional correlation in the time direction, the range of change in the level of pixel data included in the same block is small in the stationary portion. Therefore, the minimum level M shared by pixel data within a block
Even if the dynamic range of the data PDI after I N is removed is quantized using a smaller number of quantization bits than the original number of quantization bits, almost no quantization distortion occurs.

この量子化回路５からのコード信号ＤＴがベクトル量子
化回路６に供給される。ベクトル量子化回路６では、量
子化回路５からの（８Ｘ８＝６４画素、１画素が４ビツ
ト）のコード信号ＤＴと例エバ（２Ｉ０＝　１０２４）
個の参照ブロックとの間でパターン比較がされ、最も符
号化歪が小となる参照ブロックと対応する１０ビツトの
インデックスコードＤＶが生成される。パターン比較と
しては、例えば入力プロツクと参照ブロックとの間で対
応する画素同士の間の距離を求め、この距離が最小の参
照ブロックを探す方法を使用できる。The code signal DT from this quantization circuit 5 is supplied to a vector quantization circuit 6. In the vector quantization circuit 6, the code signal DT of (8×8=64 pixels, 1 pixel is 4 bits) from the quantization circuit 5 and the code signal DT (2I0=1024)
A pattern comparison is made between the reference blocks and a 10-bit index code DV corresponding to the reference block with the smallest encoding distortion. For pattern comparison, for example, a method can be used in which the distance between corresponding pixels between an input block and a reference block is determined, and a reference block with the minimum distance is searched for.

グイナミソクレンジＤＲ，最小値Ｍ　Ｉ　Ｎ　、インデ
ックスコードＤＶがフレーム化回路７に供給される。フ
レーム化回路７は、グイナミソクレンジＤＲ，最小値Ｍ
ＥＮ、　インデックスコードＤＶをシリアルデータに変
換すると共に、インデックスコードＤＶ及び上述の付加
コードに誤り訂正符号化の処理を施し、また同期信号を
付加する。フレーム化回路７の出力端子８に送信データ
が得られ、この送信データがディジタル回線等の伝送路
に送出される。The clean range DR, the minimum value M I N , and the index code DV are supplied to the framing circuit 7. The framing circuit 7 has a Guinamiso clean range DR, a minimum value M
EN converts the index code DV into serial data, performs error correction encoding processing on the index code DV and the above-mentioned additional code, and adds a synchronization signal. Transmission data is obtained at the output terminal 8 of the framing circuit 7, and this transmission data is sent out to a transmission path such as a digital line.

ｂ、受信側の構成 第２図は、受信（又は再生）側の構成を示す。b. Receiving side configuration FIG. 2 shows the configuration of the receiving (or reproducing) side.

入力端子１１からの受信データは、フレーム分解回路１
２に供給される。フレーム分解回路１２により、インデ
ックスコードＤＶと付加コードＤＲ。The received data from the input terminal 11 is sent to the frame decomposition circuit 1.
2. The frame decomposition circuit 12 generates an index code DV and an additional code DR.

ＭＩＮとが分離されると共に、エラー訂正処理がなされ
る。インデックスコードＤＶが代表ベクトル発生回路１
３に供給され、コードブックを参照してインデックスコ
ードＤＶと対応する１画素４ビツトのブロックデータ（
代表ベクトル）が復号される。この代表ベクトルが復号
化回路１４に供給される。MIN is separated and error correction processing is performed. Index code DV is representative vector generation circuit 1
3, the block data of 1 pixel and 4 bits corresponding to the index code DV is obtained by referring to the codebook (
representative vector) is decoded. This representative vector is supplied to the decoding circuit 14.

復号化回路１４には、ダイナミックレンジＤＲが供給さ
れる。復号化回路１４は、送信側の量子化回路５の処理
と逆の処理を行う。即ち、４ビツトのコード信号が代表
レベルに復号され、このデータと８ビツトの最小値ＭＩ
Ｎとが加算回路１５により加算され、元の画素データが
復号される。The decoding circuit 14 is supplied with the dynamic range DR. The decoding circuit 14 performs processing opposite to that of the quantization circuit 5 on the transmitting side. That is, the 4-bit code signal is decoded to the representative level, and this data and the 8-bit minimum value MI
N is added by the adder circuit 15, and the original pixel data is decoded.

加算回路１５の出力データがブロック分解回路１６に供
給される。ブロック分解回路１６は、送信側のブロック
化回路２と逆に、ブロックの順番の復号データをテレビ
ジョン信号の走査と同様の順番に変換するための回路で
ある。ブロック分解回路１６の出力端子１７に復号され
たテレビジョン信号が得られる。The output data of the adder circuit 15 is supplied to the block decomposition circuit 16. The block decomposition circuit 16 is a circuit for converting decoded data in the order of blocks into the same order as the scanning of the television signal, contrary to the blocking circuit 2 on the transmitting side. A decoded television signal is obtained at the output terminal 17 of the block decomposition circuit 16.

Ｃ，ブロック及びブロック化回路 第３図を参照して、符号化の単位であるブロックについ
て説明する。この例では、１フイールドの画面を分割す
ることにより、第３図に示される（８ライン×８画素）
の２次元ブロックが多数形成される。第３図において、
実線は、奇数フィールドのラインを示し、破線は、偶数
フィールドのラインを示す。この例と異なり、時間的に
連続するＮフレームの各フレームに属するＮ個の２次元
領域から構成された３次元ブロックに対してもこの発明
が適用できる。C. Blocks and Blocking Circuits Blocks, which are units of encoding, will be explained with reference to FIG. In this example, by dividing the screen of one field, the image shown in Fig. 3 is obtained (8 lines x 8 pixels).
A large number of two-dimensional blocks are formed. In Figure 3,
Solid lines indicate lines for odd fields, and dashed lines indicate lines for even fields. Unlike this example, the present invention can also be applied to a three-dimensional block composed of N two-dimensional regions belonging to each of N temporally consecutive frames.

ブロック化回路２について第４図、第５図及び第６図を
参照して説明する。説明の簡単のため、１フイールドの
画面が第５図に示すように、（４ライン×８画素）の構
成と仮定し、この画面が破線で示すように、垂直方向に
２分割され、水平方向に４分割され、（２ライン×２画
素）の８個のブロックが形成される場合について説明す
る。The blocking circuit 2 will be explained with reference to FIGS. 4, 5, and 6. For the sake of simplicity, it is assumed that the screen of one field has a configuration of (4 lines x 8 pixels) as shown in Figure 5, and this screen is divided into two vertically and horizontally as shown by the broken line. A case will be explained in which 8 blocks (2 lines x 2 pixels) are formed.

第４図において、２１で示す入力端子に第６図Ａに示す
ように、ＣＴｈｏ〜Ｔｈ５）の４ラインからなる入力デ
ータＡが供給され、２２で示す入力端子に入力データＡ
と同期しているサンプリングクロックＢ（第６図Ｂ）が
供給される。数字の（１〜８）がラインＴｈ、のサンプ
ルデータを夫々示し、数字のく１１〜１８）がラインＴ
ｈ、のサンプルデータを夫々示し、数字の（２１〜２８
）がラインＴｈ！のサンプルデータを夫々示し、数字の
（３１〜３８）がラインＴｈ、のサンプルデータを夫々
示す。入力データＡがＴｈの遅延量の遅延回路２３及び
２Ｔｓ（Ｔｓ：サンプリング周期）の遅延量の遅延回路
２４に供給される。また、サンプリングクロックＢが２
分周回路２７に供給される。In FIG. 4, as shown in FIG. 6A, input data A consisting of four lines CTho to Th5) is supplied to an input terminal designated by 21, and input data A is supplied to an input terminal designated by 22.
A sampling clock B (FIG. 6B) synchronized with is supplied. Numbers (1 to 8) indicate sample data for line Th, and numbers 11 to 18) indicate line T.
Show the sample data of h, respectively, and indicate the numbers (21 to 28
) is line Th! The numbers (31 to 38) indicate the sample data of line Th, respectively. Input data A is supplied to a delay circuit 23 with a delay amount of Th and a delay circuit 24 with a delay amount of 2Ts (Ts: sampling period). Also, sampling clock B is 2
The signal is supplied to the frequency dividing circuit 27.

遅延量・路２４の出力信号Ｃ（第６図Ｃ）がスイッチ回
路２５及び２６の一方の入力端子に夫々供給され、遅延
回路２３の出力信号Ｄ（第６図Ｄ）がスイッチ回路２５
及び２６の他方の入力端子に夫々供給される。スイッチ
回路２５は、２分周回路２７の出力信号Ｅ（第６図Ｅ）
により制御され、また、スイッチ回路２６はパルス信号
Ｅがインバータ２８により反転されたパルス信号により
制御される。スイッチ回路２５及び２６は、２Ｔｓ毎に
交互に入力信号（Ｃ又はＤ）を選択する。スイッチ回路
２５からの出力信号Ｆが第６図Ｆに示され、スイッチ回
路２６からの出力信号Ｇが第６図Ｇに示される。The output signal C (FIG. 6C) of the delay amount path 24 is supplied to one input terminal of the switch circuits 25 and 26, respectively, and the output signal D (FIG. 6D) of the delay circuit 23 is supplied to the switch circuit 25.
and 26, respectively. The switch circuit 25 receives the output signal E of the frequency divider circuit 27 (Fig. 6E).
Further, the switch circuit 26 is controlled by a pulse signal obtained by inverting the pulse signal E by an inverter 28. The switch circuits 25 and 26 alternately select the input signal (C or D) every 2Ts. The output signal F from the switch circuit 25 is shown in FIG. 6F, and the output signal G from the switch circuit 26 is shown in FIG. 6G.

スイッチ回路２５の出力信号Ｆがスイッチ回路２９の第
１の入力端子及び４Ｔｓの遅延量を有する遅延回路３０
に供給される。スイッチ回路２６の出力信号Ｇが２７ｓ
の遅延量を有する遅延回路３１に供給される。遅延回路
３０の出力信号Ｈ（第６図Ｈ）がスイッチ回路２９の第
３の入力端子に供給される。遅延回路３１の出力信号！
　（第６図Ｉ）がスイッチ回路２９の第２の入力端子及
び４Ｔｓの遅延量を有する遅延回路３２に供給される。The output signal F of the switch circuit 25 is connected to the first input terminal of the switch circuit 29 and the delay circuit 30 has a delay amount of 4Ts.
is supplied to The output signal G of the switch circuit 26 is 27s
The signal is supplied to the delay circuit 31 having a delay amount of . The output signal H of the delay circuit 30 (H in FIG. 6) is supplied to the third input terminal of the switch circuit 29. Output signal of delay circuit 31!
(FIG. 6I) is supplied to the second input terminal of the switch circuit 29 and the delay circuit 32 having a delay amount of 4Ts.

遅延回路３２の出力信号Ｊ（第６図Ｊ）がスイッチ回路
２９の第４の入力端子に供給される。The output signal J (FIG. 6J) of the delay circuit 32 is supplied to the fourth input terminal of the switch circuit 29.

２分周回路３３には、２分周回路２７の出力信号が供給
され、出力信号Ｋ（第６図Ｋ）が形成される。この信号
Ｋによってスイッチ回路２９が制御され、４Ｔｓ毎に第
１．第２．第３及び第４の入力端子が順次選択される。The output signal of the frequency divider 27 is supplied to the frequency divider 33, and an output signal K (K in FIG. 6) is formed. The switch circuit 29 is controlled by this signal K, and the first . Second. The third and fourth input terminals are sequentially selected.

従って、スイッチ回路２９から出力端子３４に取り出さ
れる信号しは、第６図りに示すものとなる。つまり、デ
ータのフィールド毎の順序がブロック毎の順序（例えば
１→２→１ｌ−１２）に変換される。勿論、１フイール
ドの実際の画素数は、第５図に示される例と異なっては
るかに多いが、上述と同様の走査変換によって、第３図
に示すブロック毎の順序に変換される。Therefore, the signal output from the switch circuit 29 to the output terminal 34 is as shown in the sixth diagram. That is, the order of each field of data is converted to the order of each block (for example, 1→2→11-12). Of course, the actual number of pixels in one field is much larger than the example shown in FIG. 5, but it is converted into the block-by-block order shown in FIG. 3 by the same scan conversion as described above.

ｄ、ダイナミックレンジ検出回路 第７図は、ダイナミックレンジ検出回路３の一例の構成
を示す。４１で示される入力端子には、ブロック化回路
２から前述のように、１ブロツク毎に符号化が必要な領
域の画像データが順次供給される。この入力端子４１か
らの画素データは、選択回路４２及び選択回路４３に供
給される。一方の選択回路４２は、入力ディジタルビデ
オ信号の画素データとラッチ４４の出力データとの間で
、よりレベルの大きい方を選択して出力する。他方の選
択回路４３は、入力ディジタルビデオ信号の画素データ
とラッチ４５の出力データとの間で、よりレベルの小さ
い方を選択して出力する。d. Dynamic range detection circuit FIG. 7 shows the configuration of an example of the dynamic range detection circuit 3. As described above, the image data of the area that needs to be encoded is sequentially supplied to the input terminal 41 from the blocking circuit 2 for each block. Pixel data from this input terminal 41 is supplied to a selection circuit 42 and a selection circuit 43. One selection circuit 42 selects and outputs the one with a higher level between the pixel data of the input digital video signal and the output data of the latch 44. The other selection circuit 43 selects and outputs the one with a smaller level between the pixel data of the input digital video signal and the output data of the latch 45.

選択回路４２の出力データが減算回路４６に供給される
と共に、ラッチ４４に取り込まれる０選択回路４３の出
力データが減算回路４６及びラッチ４８に供給されると
共に、ラッチ４５に取り込まれる。ラッチ４４及び４５
には、ラッチパルスが制御部４９から供給される。制御
部４９には、入力ディジタルビデオ信号と同期するサン
プリングクロック、同期信号等のタイミング信号が端子
５０から供給される。制御部４９は、ラッチ４４゜４５
及びランチ４７．４８にラッチパルスを所定のタイミン
グで供給する。The output data of the selection circuit 42 is supplied to the subtraction circuit 46 and is taken into the latch 44. The output data of the 0 selection circuit 43 is supplied to the subtraction circuit 46 and the latch 48, and is taken into the latch 45. Latches 44 and 45
A latch pulse is supplied from the control section 49. The control unit 49 is supplied from a terminal 50 with timing signals such as a sampling clock and a synchronization signal that are synchronized with the input digital video signal. The control unit 49 has latches 44°45
and latch pulses are supplied to launches 47 and 48 at predetermined timing.

各ブロックの最初で、ラッチ４４及び４５の内容が初期
設定される。ラッチ４４には、全て′０゛のデータが初
期設定され、ラッチ４５には、全て“１゛のデータが初
期設定される。順次供給される同一のブロックの画素デ
ータの中で、最大レベルがラッチ４４に貯えられる。ま
た、順次供給される同一のブロックの画素データの中で
、最小レベルがラッチ４５に貯えられる。At the beginning of each block, the contents of latches 44 and 45 are initialized. The latch 44 is initialized with all '0' data, and the latch 45 is initialized with all '1' data. Among the pixel data of the same block that is sequentially supplied, the maximum level is The pixel data is stored in the latch 44. Also, among the pixel data of the same block that is sequentially supplied, the minimum level is stored in the latch 45.

最大レベル及び最小レベルの検出が１ブロツクに関して
終了すると、選択回路４２の出力に当該ブロックの最大
レベルが生じる。一方、選択回路４３の出力に当該ブロ
ックの最小レベルが生しる。When the maximum level and minimum level detection is completed for one block, the maximum level of the block appears at the output of the selection circuit 42. On the other hand, the minimum level of the block appears at the output of the selection circuit 43.

１ブロツクに関しての検出が終了すると、ラッチ４４及
び４５が再び初期設定される。When the detection for one block is completed, latches 44 and 45 are initialized again.

減算回路４６の出力には、選択回路４２からの最大レベ
ルＭＡＸ及び選択回路４３からの最小レベルＭＩＮを減
算してなる各ブロックのダイナミックレンジＤＲが得ら
れる。これらのダイナミックレンジＤＲ及び最小レベル
ＭＩＮが制御ブロック４９からのラッチパルスにより、
ラッチ４７及び４８に夫々ラッチされる。ラッチ４７の
出力端子５１に各ブロックのダイナミックレンジＤＲが
得られ、ラッチ４８の出力端子５２に各ブロックの最小
値ＭＩＮが得られる。The dynamic range DR of each block is obtained from the output of the subtraction circuit 46 by subtracting the maximum level MAX from the selection circuit 42 and the minimum level MIN from the selection circuit 43. These dynamic range DR and minimum level MIN are controlled by the latch pulse from the control block 49.
They are latched by latches 47 and 48, respectively. The dynamic range DR of each block is obtained at the output terminal 51 of the latch 47, and the minimum value MIN of each block is obtained at the output terminal 52 of the latch 48.

ｅ、変形例 この発明は、ダイナミックレンジに適応した符号化方式
として、固定長の符号化方式に限らず、可変長の符号化
方式に対しても適用できる。可変長の符号化方式では、
ブロック毎のダイナミックレンジＤＲが所定の量子化歪
と対応する量子化ステップでもって分割され、即ち、ダ
イナミックレンジＤＲがダイナミックレンジＤＲに適応
した個数のレベル範囲に分割され、最小値除去後のデー
タが属するレベル範囲と対応するコード信号が形成され
る。e. Modified Example The present invention is applicable not only to fixed length encoding methods but also to variable length encoding methods as an encoding method adapted to a dynamic range. In variable length encoding,
The dynamic range DR for each block is divided by a quantization step corresponding to a predetermined quantization distortion, that is, the dynamic range DR is divided into a number of level ranges adapted to the dynamic range DR, and the data after minimum value removal is A code signal is formed that corresponds to the level range to which it belongs.

この一実施例では、第８図から明らかなように、ダイナ
ミックレンジを分割してなる各領域の中央値ＬＯ，Ｌ１
．Ｌ２．Ｌ３・・・を復号時の値として利用している。In this embodiment, as is clear from FIG. 8, the median values LO and L1 of each region obtained by dividing the dynamic range are
．． L2. L3... is used as a value during decoding.

この符号化方法は、量子化歪を小さくできる。This encoding method can reduce quantization distortion.

一方、最小レベルＭＩＮ及び最大レベルＭＡＸの夫々の
レベルを有する画素データが１ブロツク内に必ず存在し
ている。従って、誤差が００コ一ド信号を多くするには
、第９図に示すように、ダイナミックレンジＤＲを（２
′″−１）（但し、ｍは、量子化ビット数）に分割し、
最小レベルＭＩＮを代表最小レベルＬＯとし、最大レベ
ルＭＡＸを代表最大レベルＬ３としても良い。第８図及
び第９図の例は、簡単のため、量子化ビ・ノド数が２ビ
ツトの場合を示している。On the other hand, pixel data having the minimum level MIN and the maximum level MAX always exist within one block. Therefore, in order to increase the number of code signals with an error of 00, the dynamic range DR should be set to (2) as shown in FIG.
'''-1) (where m is the number of quantization bits),
The minimum level MIN may be set as the representative minimum level LO, and the maximum level MAX may be set as the representative maximum level L3. For the sake of simplicity, the examples in FIGS. 8 and 9 show cases where the number of quantization bits is 2 bits.

以上の説明では、インデックスコードＤＶとダイナミッ
クレンジＤＲと最小値Ｍ　Ｉ　Ｎとを送信している。し
かし、付加コードとしてダイナミックレンジＤＲの代わ
りに最大値ＭＡＸ、　量子化ステップまたは最大歪を伝
送しても良い。In the above explanation, the index code DV, dynamic range DR, and minimum value M I N are transmitted. However, instead of the dynamic range DR, the maximum value MAX, quantization step, or maximum distortion may be transmitted as an additional code.

また、１ブロツクのデータをフレームメモリ、ライン遅
延回路、サンプル遅延回路を組み合わせた回路により、
同時に取り出すようにしても良い。In addition, one block of data is processed by a circuit that combines a frame memory, a line delay circuit, and a sample delay circuit.
They may be taken out at the same time.

〔発明の効果〕〔Effect of the invention〕

この発明に依れば、ベクトル量子化により、伝送するデ
ータの量は、元のデータに比して充分に減少でき、伝送
帯域を狭くすることができる。特に、この発明では、ベ
クトル量子化の前にダイナミックレンジＤＲに適応した
符号化により、ブロック内の画素の正規化がされると共
に、１画素のビット数が圧縮されるので、小さい回路規
模で、また、符号化の効率が良い高能率符号化装置が実
現できる。According to this invention, by vector quantization, the amount of data to be transmitted can be sufficiently reduced compared to the original data, and the transmission band can be narrowed. In particular, in this invention, pixels within a block are normalized by encoding adapted to the dynamic range DR before vector quantization, and the number of bits per pixel is compressed, so that the circuit scale can be reduced. Furthermore, a high-efficiency encoding device with good encoding efficiency can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例のプロ・ツク図、第２図は
受信側の構成を示すブロック図、第３図は符号化の処理
の単位であるブロックの説明に用いる路線図、第４図、
第５図及び第６図は夫々ブロック化回路の説明のための
路線図、ブロック化回路の一例のブロック図及びブロッ
ク化回路の一例の動作説明のためのタイムチャート、第
７図はダイナミックレンジ検出回路のブロック図、第８
図は量子化の一例の説明のための路線図、第９図は量子
化の他の例の説明のための路線図である。 図面における主要な符号の説明 １：ディジタルビデオ信号の入力端子、２ニブロック化
回路、３：ダイナミックレンジ検出回路、５：量子化回
路、６：ベクトル量子化回路、７：フレーム化回路。 代理人　　　弁理士　杉　浦　正　知 送メ盲有１０ｔＬＡ’ 第１図 Ｒ １２”Ｎ％！Ｊ’ＬＪｔＡ 第２図 第７図 第８図　　　　　第９図Fig. 1 is a program diagram of an embodiment of the present invention, Fig. 2 is a block diagram showing the configuration of the receiving side, Fig. 3 is a route diagram used to explain blocks that are units of encoding processing, and Fig. Figure 4,
5 and 6 are respectively a route diagram for explaining the blocking circuit, a block diagram of an example of the blocking circuit, and a time chart for explaining the operation of an example of the blocking circuit, and FIG. 7 is a dynamic range detection Circuit block diagram, No. 8
The figure is a route map for explaining one example of quantization, and FIG. 9 is a route map for explaining another example of quantization. Explanation of main symbols in the drawings 1: Digital video signal input terminal, 2: Niblock circuit, 3: Dynamic range detection circuit, 5: Quantization circuit, 6: Vector quantization circuit, 7: Framing circuit. Agent: Tadashi Sugiura, Patent Attorney Chishu Me 10tLA' Fig. 1R 12''N%!J'LJtA Fig. 2, Fig. 7, Fig. 8 Fig. 9

Claims (1)

【特許請求の範囲】 ディジタル画像信号の２次元ブロック又は時間的に連続
するＮフレームの夫々に属するＮ個の領域からなるブロ
ック内に含まれる複数の画素データの最大値及び上記複
数の画素データの最小値を求めると共に、上記最大値及
び上記最小値から上記ブロック毎のダイナミックレンジ
を検出する手段と、 上記最小値を上記複数の画素データの値から減算し、最
小値除去後の入力データを形成する手段と、 上記検出されたダイナミックレンジ内で上記最小値除去
後の入力データを元の量子化ビット数より少ない量子化
ビット数で符号化し、コード信号を発生する手段と、 上記コード信号をベクトル量子化する手段と、ダイナミ
ックレンジ情報と、上記最大値、上記最小値の内の少な
くとも、２個の付加コードと上記ベクトル量子化で得ら
れたコード信号を伝送する手段と からなることを特徴とする高能率符号化装置。[Scope of Claims] The maximum value of a plurality of pixel data included in a two-dimensional block of a digital image signal or a block consisting of N regions belonging to each of N temporally consecutive frames and the maximum value of the plurality of pixel data. means for determining the minimum value and detecting the dynamic range for each block from the maximum value and the minimum value; and subtracting the minimum value from the values of the plurality of pixel data to form input data after the minimum value has been removed. means for encoding the input data after the minimum value removal within the detected dynamic range with a number of quantization bits smaller than the original number of quantization bits to generate a code signal; It is characterized by comprising means for quantizing, dynamic range information, at least two additional codes of the maximum value and the minimum value, and means for transmitting the code signal obtained by the vector quantization. High-efficiency encoding device.