JPS63131612A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS63131612A JPS63131612A JP61277636A JP27763686A JPS63131612A JP S63131612 A JPS63131612 A JP S63131612A JP 61277636 A JP61277636 A JP 61277636A JP 27763686 A JP27763686 A JP 27763686A JP S63131612 A JPS63131612 A JP S63131612A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- noise
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 26
- 230000010354 integration Effects 0.000 claims abstract description 5
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Radar Systems Or Details Thereof (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力信号に含まれる雑音を除去する信号検出回
路に関する。
路に関する。
電気信号には本来種々の雑音成分が含まれることが多く
、無線、有線を問わず信号手段を介して得た信号には多
くの雑音が含まれる可能性が高い。
、無線、有線を問わず信号手段を介して得た信号には多
くの雑音が含まれる可能性が高い。
従来からこれら雑音を除去し、必要な信号のみを抽出す
るための信号検出回路が各種提案されており、第６図は
従来の信号□検出回路を示す回路図であって、パルス信
号に混入する雑音を除去して必要なもののみを抽出する
ためのものである。
るための信号検出回路が各種提案されており、第６図は
従来の信号□検出回路を示す回路図であって、パルス信
号に混入する雑音を除去して必要なもののみを抽出する
ためのものである。
この信号検出回路は増幅器１で増幅した入力信号と抵抗
Ｒを調整することにより設定したスレッシホールドレベ
ルとを比較器２により比較し、スレッシホールドレベル
以下のものは雑音、これを越えるものが必要な信号とし
て出力するものである。
Ｒを調整することにより設定したスレッシホールドレベ
ルとを比較器２により比較し、スレッシホールドレベル
以下のものは雑音、これを越えるものが必要な信号とし
て出力するものである。
この信号検出回路は簡単な構成で済むと云う利点はある
ものの第７図に示す如く信号中にスレッシホールドレベ
ルを越える雑音が含まれるとこれを出力してしまうと云
う欠点があった。
ものの第７図に示す如く信号中にスレッシホールドレベ
ルを越える雑音が含まれるとこれを出力してしまうと云
う欠点があった。
この欠点を補うために、従来第８図に示すように増幅器
１の出力を分岐し、その一方を積分回路３に入力せしめ
ることによって雑音を含む信号レベルに応じて増減する
直流信号を得て、これを前記増幅器１の分岐した他方出
力とを比較器２に入力するよう構成したものが考案され
ている。
１の出力を分岐し、その一方を積分回路３に入力せしめ
ることによって雑音を含む信号レベルに応じて増減する
直流信号を得て、これを前記増幅器１の分岐した他方出
力とを比較器２に入力するよう構成したものが考案され
ている。
この回路によれば信号に含まれる雑音レベルの平均電力
が大きくなれば比較器２の負極に入力する積分回路３の
出力が大きくなるから、これら雑音信号は除去されこれ
を越える信号のみが前記比較器２の出力に得られる。
が大きくなれば比較器２の負極に入力する積分回路３の
出力が大きくなるから、これら雑音信号は除去されこれ
を越える信号のみが前記比較器２の出力に得られる。
しかしながらこの方法では第９図に示す如く例えばトラ
ンスポンダ或いはレーダ等に於いて頻発するエコー人力
信号の如く正規の信号の直後に入力する雑音Ｎの除去に
は極めて有効であるものの正規の信号Ｓ２がこれより高
いレベルの信号Ｓ１に比較的近接して入力する場合この
正規の信号Ｓ２をも除去してしまうと云う欠陥があった
。
ンスポンダ或いはレーダ等に於いて頻発するエコー人力
信号の如く正規の信号の直後に入力する雑音Ｎの除去に
は極めて有効であるものの正規の信号Ｓ２がこれより高
いレベルの信号Ｓ１に比較的近接して入力する場合この
正規の信号Ｓ２をも除去してしまうと云う欠陥があった
。
本発明は必要な信号をも除去してしまう従来の信号検出
回路の欠陥を除去するためになされたものであって、ノ
イズのみを除去しうる信号検出回路を提供することを目
的とする。
回路の欠陥を除去するためになされたものであって、ノ
イズのみを除去しうる信号検出回路を提供することを目
的とする。
本発明に於いては前記目的を達成するために次に示す如
き構成をとる。
き構成をとる。
即ち、検出すべき信号のパルス幅より大きい時定数を有
する積分回路の出力と、前記信号パルスレベルに応じた
直流信号を発生しかつ所定時間これをホールドするレベ
ル検出ホールド回路の出力とをスレッシホールドとする
二つの比較器に前記信号を定時間遅延したものを入力す
るとともにこれによって得た二つの比較器の出力信号の
論理積を求めるよう構成する。
する積分回路の出力と、前記信号パルスレベルに応じた
直流信号を発生しかつ所定時間これをホールドするレベ
ル検出ホールド回路の出力とをスレッシホールドとする
二つの比較器に前記信号を定時間遅延したものを入力す
るとともにこれによって得た二つの比較器の出力信号の
論理積を求めるよう構成する。
以下、図示した実施例に基づいて本発明の詳細な説明す
る。
る。
第１図は本発明の信号検出回路の一実施例を示すブロッ
ク図である。
ク図である。
同図に於いて５及び６はアンテナとこれに接続された受
信回路であって、この実施例は無線受信機の復調出力で
あるパルス信号から雑音を除去する場合を示し、この場
合の信号検出回路７は以下の如く構成する。
信回路であって、この実施例は無線受信機の復調出力で
あるパルス信号から雑音を除去する場合を示し、この場
合の信号検出回路７は以下の如く構成する。
即ち、前記受信回路６の出力を増幅器８を介して積分回
路９、遅延回路１０及びレベルホールド回路１１の夫々
に並列に入力するとともに、前記積分回路９の出力と遅
延回路１０の出力とを第１の比較器１２に又遅延回路１
０の出力とレベルホールド回路１１の出力とを第２の比
較器１３に夫々入力して得た二つの信号を論理積回路１
４に入力して該論理積回路１４の出力を所望信号として
出力するものである。
路９、遅延回路１０及びレベルホールド回路１１の夫々
に並列に入力するとともに、前記積分回路９の出力と遅
延回路１０の出力とを第１の比較器１２に又遅延回路１
０の出力とレベルホールド回路１１の出力とを第２の比
較器１３に夫々入力して得た二つの信号を論理積回路１
４に入力して該論理積回路１４の出力を所望信号として
出力するものである。
尚、前記積分回路９の時定数τを、弁別せんとする信号
のパルス幅より大きく設定し、又レベルホールド回路１
１は前記信号パルスの振幅値の例えば８０％の値を一定
時間ホールドして出力するものである。
のパルス幅より大きく設定し、又レベルホールド回路１
１は前記信号パルスの振幅値の例えば８０％の値を一定
時間ホールドして出力するものである。
以下、この回路の動作を図面を用いて説明する。
第２図（ａ）〜（ｆ）は増幅器８の出力、前記第１の比
較器１２及び第２の比較器１３の入出力波形を示したも
のである。同図（ａ）は増幅器８の出力波形であって正
規の信号Ｓｌ、Ｓ２の他にエコーノイズＮｅと比較的大
振幅のノイズｎｌ、ｎ２が含まれたものを想定する。
較器１２及び第２の比較器１３の入出力波形を示したも
のである。同図（ａ）は増幅器８の出力波形であって正
規の信号Ｓｌ、Ｓ２の他にエコーノイズＮｅと比較的大
振幅のノイズｎｌ、ｎ２が含まれたものを想定する。
先づこの信号が積分回路９を通過すると第２図（ｂ）に
破線に示した如く信号中連続する成分即ちノイズ成分を
蓄積した直流電圧が発生し、所望信号Ｓｌ、Ｓ２及びエ
コーノイズのように離散的に発生するパルスに対しては
これらパルス幅より大きい時定数を有する前記積分回路
９は作用しない。
破線に示した如く信号中連続する成分即ちノイズ成分を
蓄積した直流電圧が発生し、所望信号Ｓｌ、Ｓ２及びエ
コーノイズのように離散的に発生するパルスに対しては
これらパルス幅より大きい時定数を有する前記積分回路
９は作用しない。
又、第２図（ｂ）に示した波形は遅延回路１０の出力に
現われる波形を示したもので同図（ａｌの波形と比較す
れば明らかな如く時間ｔだけ遅延したものとなる。
現われる波形を示したもので同図（ａｌの波形と比較す
れば明らかな如く時間ｔだけ遅延したものとなる。
一方、レベルホールド回路１１に前記信号が入力すると
パルス信号レベルの約９０％の電圧を所定時間ホールド
して出力する結果第２図（Ｃ）中破線に示した如き形状
となる。
パルス信号レベルの約９０％の電圧を所定時間ホールド
して出力する結果第２図（Ｃ）中破線に示した如き形状
となる。
即ち、スレッシホールドレベルｖｈを越える信号Ｓ１に
よってＶＳ＋になったホールド電圧は一定時間後低下す
るが、スレッシホールドレベルにまで完全に低下しない
うちにエコーノイズＮｅが到来すると前記ホールド電圧
はそのまま電圧を保持し前記エコーノイズＮｅパルスが
通過したのち再びホールド電圧が低下する。又これに続
いて信号パルスＳ２が入力すると前記ホールド電圧は急
激に該信号パルスＳ２のレベルの９０％にまで上昇しか
つこの値を一定時間保持した後スレッシホールドレベル
まで低下するが、このとき突出したパルス性ノイズが存
続するとこれらに対してもホールド電圧は応答する。
よってＶＳ＋になったホールド電圧は一定時間後低下す
るが、スレッシホールドレベルにまで完全に低下しない
うちにエコーノイズＮｅが到来すると前記ホールド電圧
はそのまま電圧を保持し前記エコーノイズＮｅパルスが
通過したのち再びホールド電圧が低下する。又これに続
いて信号パルスＳ２が入力すると前記ホールド電圧は急
激に該信号パルスＳ２のレベルの９０％にまで上昇しか
つこの値を一定時間保持した後スレッシホールドレベル
まで低下するが、このとき突出したパルス性ノイズが存
続するとこれらに対してもホールド電圧は応答する。
以上の過程を経て得た三つの信号が各々比較器１２．１
３に入力すると、前者に於いては積分回路９の出力を越
える遅延回路１０の出力即ち第２図（ｄ）が、又後者に
於いてはレベルホールド回路１１の出力を越える遅延回
路１０の出力即ち同図（ｅｌが夫々得られ、両者を人力
とする論理積回路１４の出力には同図（ｆ）に示す如く
前記両信号に共通して存在する部分のみが抽出され、所
望の信号パルスＳ１及びＳ２のみを弁別することができ
る。
３に入力すると、前者に於いては積分回路９の出力を越
える遅延回路１０の出力即ち第２図（ｄ）が、又後者に
於いてはレベルホールド回路１１の出力を越える遅延回
路１０の出力即ち同図（ｅｌが夫々得られ、両者を人力
とする論理積回路１４の出力には同図（ｆ）に示す如く
前記両信号に共通して存在する部分のみが抽出され、所
望の信号パルスＳ１及びＳ２のみを弁別することができ
る。
即ち、第２図（ｂｌ、 （Ｃ１を参照すれば明らかな如
く、積分回路９の出力は連続性雑音の平均電力に対応し
た直流電圧を生ずるからこれをスレッシホールドレベル
となる比較器１２に於いて前記連続性雑音を除去するこ
とができる。
く、積分回路９の出力は連続性雑音の平均電力に対応し
た直流電圧を生ずるからこれをスレッシホールドレベル
となる比較器１２に於いて前記連続性雑音を除去するこ
とができる。
又、レベルホールド回路１１により得た電圧をスレッシ
ホールドレベルとする比較器１３によれば比較的正規の
信号に近接しかつそのレベルが小さいエコーノイズを除
去しうるものの他のノイズレベルより突出するパルス性
ノイズは除去できずに残ってしまうが、前記二つの比較
器１２．１３の出力の論理積をとれば夫々に残ったノイ
ズを除去したものになることは容易に理解できよう。
ホールドレベルとする比較器１３によれば比較的正規の
信号に近接しかつそのレベルが小さいエコーノイズを除
去しうるものの他のノイズレベルより突出するパルス性
ノイズは除去できずに残ってしまうが、前記二つの比較
器１２．１３の出力の論理積をとれば夫々に残ったノイ
ズを除去したものになることは容易に理解できよう。
第３図は前記レベルホールド回路１１の具体例を示す回
路図である。
路図である。
同図に於いてＱ＋ 、Ｑｚ及びＣ４はＦＥＴ、Ｃ３はト
ランジスタ、Ｒ３乃至Ｒ６は抵抗及びＣＩ＋Ｃｆはコン
デンサであって、その動作を簡単に説明すればＦＥＴＱ
、のゲートにパルス信号が入力すると該パルス振幅に対
応してドレイン電流が抵抗Ｒ１を介して流れＦ Ｅ Ｔ
Ｑ Ｉのドレイン電位が低下するからトランジスタＱ
、がオンしてそのコレクタを介してＦＥＴＱｚのゲート
及び抵抗Ｒ４＋ＲＳの接続点に高電位が印加される。
ランジスタ、Ｒ３乃至Ｒ６は抵抗及びＣＩ＋Ｃｆはコン
デンサであって、その動作を簡単に説明すればＦＥＴＱ
、のゲートにパルス信号が入力すると該パルス振幅に対
応してドレイン電流が抵抗Ｒ１を介して流れＦ Ｅ Ｔ
Ｑ Ｉのドレイン電位が低下するからトランジスタＱ
、がオンしてそのコレクタを介してＦＥＴＱｚのゲート
及び抵抗Ｒ４＋ＲＳの接続点に高電位が印加される。
これに従い前記Ｆ Ｅ Ｔ Ｑ ｚがオン状態となるか
ら前記Ｆ Ｅ Ｔ Ｑ ＋のドレイン電流が流れなくな
り前記トランジスタＱ、もオフ状態となる。
ら前記Ｆ Ｅ Ｔ Ｑ ＋のドレイン電流が流れなくな
り前記トランジスタＱ、もオフ状態となる。
しかし、Ｆ Ｅ Ｔ Ｑａのゲートとアースに接続した
コンデンサＣ２には前記抵抗Ｒ３を介して高電位が蓄積
されているうえ、トランジスタＱ、のコレクタ、ＦＥＴ
Ｑｚのゲート及び抵抗Ｒ４はとも 。
コンデンサＣ２には前記抵抗Ｒ３を介して高電位が蓄積
されているうえ、トランジスタＱ、のコレクタ、ＦＥＴ
Ｑｚのゲート及び抵抗Ｒ４はとも 。
に高抵抗値を示すから所定時間ＦＥ７４は゛オン状態と
なってその間出力端に高電位が生ずる。
なってその間出力端に高電位が生ずる。
Ｆ Ｅ Ｔ Ｑａのゲートに接続した放電回路は必要に
応じて前記コンデンサＣｔの蓄撞電荷を短絡放電せしめ
るためのもので正規のパルス信号間隔が明らかである場
合これに同期してホールド電圧をスレッシホールドレベ
ルまで垂下せしめるものである。
応じて前記コンデンサＣｔの蓄撞電荷を短絡放電せしめ
るためのもので正規のパルス信号間隔が明らかである場
合これに同期してホールド電圧をスレッシホールドレベ
ルまで垂下せしめるものである。
尚、レベルホールド回路はこの例に限定されるものでは
ない。
ない。
第１図に示す信号検出回路７０レベルホールド回路１１
は受信回路６の利得のレベルをホールドするものと考え
ることができるからこれを受信回路６に帰還することに
より利得制御信号として使用することができる。更に積
分回路９の出力は連続波によるノイズが多いときにその
出力レベルが高くなるものであるからこの出力をノイズ
検出信号としてノイズ警報回路１５を駆動させてもよい
ことは格別の説明を要しないであろう。
は受信回路６の利得のレベルをホールドするものと考え
ることができるからこれを受信回路６に帰還することに
より利得制御信号として使用することができる。更に積
分回路９の出力は連続波によるノイズが多いときにその
出力レベルが高くなるものであるからこの出力をノイズ
検出信号としてノイズ警報回路１５を駆動させてもよい
ことは格別の説明を要しないであろう。
第４図は本発明の変形実施例を示す図であって第１図に
示す信号検出回路の積分回路９とレベルホールド回路１
１とを一体にしたものであり、積分及びレベルホールド
回路１１の出力は第５図（ａ）に示す如く第２図ＴＯ）
に示す波形と同一となり、これをスレッシホールドレベ
ルとして比較器１６で第５図（ｂ）に示す遅延回路１ｏ
の出力と比較させ、同図（Ｃ）に示す必要な信号Ｓｌ、
Ｓ２のみを検出することができる。
示す信号検出回路の積分回路９とレベルホールド回路１
１とを一体にしたものであり、積分及びレベルホールド
回路１１の出力は第５図（ａ）に示す如く第２図ＴＯ）
に示す波形と同一となり、これをスレッシホールドレベ
ルとして比較器１６で第５図（ｂ）に示す遅延回路１ｏ
の出力と比較させ、同図（Ｃ）に示す必要な信号Ｓｌ、
Ｓ２のみを検出することができる。
本発明の実施にあたっては以上説明した実施例に限定す
る必要はなく、又無線通信に限らず広く信号弁別体びノ
イズ除去回路として応用可能である。
る必要はなく、又無線通信に限らず広く信号弁別体びノ
イズ除去回路として応用可能である。
本発明は以上説明した如く構成するものであるから連続
性ノイズ及びエコーノイズ等を除去し必要な信号のみを
検出するうえで効果がある。
性ノイズ及びエコーノイズ等を除去し必要な信号のみを
検出するうえで効果がある。
第１図から第５図までは本発明の実施例を示すものであ
って、第１図は信号検出回路を有する受信機のブロック
図、第２図（ａ）、 （ｂ）、 （Ｃ１，（ｄ）、 （
ｅ）。 （ｆ）は第１図の各回路の入・出力波形図、第３図はレ
ベルホールド回路の具体例を示す回路図、第４図は本発
明の他の実施例を示すブロック図、第５図は第４図のブ
ロック図の入・出力波形図、第６図から第９図までは従
来例を示すものであって、第６図及び第８図は信号検出
回路のブロック図、第７図は第６図の信号検出回路の出
力波形図、第９図は第８図の信号検出回路の出力波形図
である。 １ 、 ８−−−−−−−−−−−−−・増幅器２、
１２． １３． １６−・−・−−−−−−・比較器３
、 ９−−−−−−−−−−−−−・積分回路７−・
−一−−−−−−・−・信号検出回路ｉ ｏ −−−−
−−−−−−−−・・遅延回路１１−−−−−・−・−
−一−−・レベルホールド回路１４−−−−−−−−−
−・−・論理積回路代理人 弁理士 高 山 勝 也 第１図 、１５ 第２図 第６図 第７図
って、第１図は信号検出回路を有する受信機のブロック
図、第２図（ａ）、 （ｂ）、 （Ｃ１，（ｄ）、 （
ｅ）。 （ｆ）は第１図の各回路の入・出力波形図、第３図はレ
ベルホールド回路の具体例を示す回路図、第４図は本発
明の他の実施例を示すブロック図、第５図は第４図のブ
ロック図の入・出力波形図、第６図から第９図までは従
来例を示すものであって、第６図及び第８図は信号検出
回路のブロック図、第７図は第６図の信号検出回路の出
力波形図、第９図は第８図の信号検出回路の出力波形図
である。 １ 、 ８−−−−−−−−−−−−−・増幅器２、
１２． １３． １６−・−・−−−−−−・比較器３
、 ９−−−−−−−−−−−−−・積分回路７−・
−一−−−−−−・−・信号検出回路ｉ ｏ −−−−
−−−−−−−−・・遅延回路１１−−−−−・−・−
−一−−・レベルホールド回路１４−−−−−−−−−
−・−・論理積回路代理人 弁理士 高 山 勝 也 第１図 、１５ 第２図 第６図 第７図
Claims (1)
- 所望の信号のパルス幅より大きい時定数を有する積分回
路と所要時間信号を遅延する遅延回路及び前記所望信号
レベルに応じた直流信号を発生しかつこれを所要時間ホ
ールドするレベル検出ホールド回路を備えると共に、前
記積分回路の出力と前記レベル検出ホールド回路の出力
夫々と比較して得た二つの出力の論理積を出力するよう
構成したことを特徴とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277636A JPS63131612A (ja) | 1986-11-20 | 1986-11-20 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277636A JPS63131612A (ja) | 1986-11-20 | 1986-11-20 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63131612A true JPS63131612A (ja) | 1988-06-03 |
Family
ID=17586187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277636A Pending JPS63131612A (ja) | 1986-11-20 | 1986-11-20 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63131612A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
-
1986
- 1986-11-20 JP JP61277636A patent/JPS63131612A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1563508A (en) | Demand cardiac pacing apparatus | |
| US5227671A (en) | Circuit providing equalized duty cycle output | |
| JPS6145734A (ja) | 心電図ｒ波検出装置 | |
| US5418821A (en) | Method and apparatus for sample-data receiver squelch | |
| JPS63131612A (ja) | 信号検出回路 | |
| US5285481A (en) | Receiver circuit with smart squelch | |
| US7298130B2 (en) | Signal detector | |
| EP3138218B1 (en) | Apparatus and method for filtering noises in signal | |
| JPS60117843A (ja) | デ−タ伝送システムの信号出力方式 | |
| JP3570736B2 (ja) | スケルチ認定回路のための差動信号受信機回路 | |
| EP4391465A2 (en) | Receiver circuit, corresponding isolated driver device, electronic system and method of decoding a differential signal into a digital output signal | |
| US20240195405A1 (en) | Receiver circuit, corresponding isolated driver device, electronic system and method of decoding a differential signal into a digital output signal | |
| CN116392131A (zh) | 一种用于动作电位检测的基于非线性能量算子的自适应双阈值发生器 | |
| JPH0736072U (ja) | ピークホールド回路 | |
| JPS5934732A (ja) | パルス性雑音除去回路 | |
| JPS61218372A (ja) | デツトタイム作成回路 | |
| JPH06326566A (ja) | デジタル信号の受信装置 | |
| JPH0736269Y2 (ja) | 液体中の粒子計測装置 | |
| SU1700750A1 (ru) | Коммутатор с переменной знака выходного напр жени | |
| JPH0356025A (ja) | 地絡検出装置 | |
| SU1660151A1 (ru) | Уctpoйctbo пoдabлehия иmпульchыx пomex | |
| JPS6211088Y2 (ja) | ||
| SU1653143A1 (ru) | Устройство задержки импульсов и удвоени частоты | |
| JPH01277900A (ja) | 音声区間検出装置 | |
| JPH0684372U (ja) | ピークホールド回路 |