JPS63129616A - 半導体装置及びその形成方法 - Google Patents

半導体装置及びその形成方法

Info

Publication number
JPS63129616A
JPS63129616A JP27759286A JP27759286A JPS63129616A JP S63129616 A JPS63129616 A JP S63129616A JP 27759286 A JP27759286 A JP 27759286A JP 27759286 A JP27759286 A JP 27759286A JP S63129616 A JPS63129616 A JP S63129616A
Authority
JP
Japan
Prior art keywords
thin film
substrate
semiconductor
thermal expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27759286A
Other languages
English (en)
Inventor
Yasutoshi Suzuki
康利 鈴木
Takamasa Suzuki
孝昌 鈴木
Kunihiko Hara
邦彦 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP27759286A priority Critical patent/JPS63129616A/ja
Publication of JPS63129616A publication Critical patent/JPS63129616A/ja
Priority to US08/432,637 priority patent/US5578521A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその形成方法に係り、例えばS
直 (シリコン)基板上にG−As(砒化ガリウム)薄
膜を成長させた場合に熱膨張係数の違いから生じる基板
の反りを低減するものである。
〔従来の技術〕
Si基板上へG、A、薄膜を成長させるペテロエピタキ
シャル成長技術は工業的に見ると次の様な利用が考えら
れ、ここ数年その成長に関する研究が盛んになってきて
いる。
■大面積で低価格なG、A、ICや太陽電池用基板の作
成。
■S、ICの上にG−Asデバイスを形成したG、A、
/Si複合集積回路の実現。
ここで、S、基板上へG−As薄膜を成長させる際、C
,、A、の熱膨張係数は2.6X10−6°c−1で、
S、の熱膨張係数は5.9 X 10−”C−’であり
、その差のために例えばM OCV D (Metal
 OrganicChemical Vapor De
position)法により、Si基板上へG、 As
薄膜を直接結晶成長した場合、G、As薄膜には強い引
張り応力が働き第2図(a)のグラフに示すように反り
が発生する。尚、第2図(a)は基板の径が5mm、S
、基板の厚さが500μm、G* As薄膜の厚さが4
.6μmで、触針式の段差針を用いて基板の反りを測定
した結果であり、同図■)の断面図にも示すように、G
、A、薄膜側が凹形状となるように反っている。そして
、G* As 薄膜の厚さが3′〜4μm以上になると
クラックが生じるという事もあり問題となっている。
そこで従来では、上述した熱膨張係数の差によるクラン
クの発生の問題、及びG−AsとSえとの間の約4%の
格子不整合を緩和するために、St基基土上直接G −
A sを結晶成長せずに、各々の厚みが2000人程度
のc、p/c、As P及びG、A3P/G、A、の歪
超格子を中間層として介して成長する技術が提案されて
いる。
〔発明が解決しようとする問題点] しかしながら、上記の歪超格子を中間層として介する技
術においては、G11A、薄膜の厚さが6μm程度まで
はクラックが発生しないものの、やはり基板の反りは生
じており、基板の反りは基板に形成される素子が発光素
子の場合にはその寿命を低下させ、電界効果トランジス
タの場合にはそのしきい値電圧を変化させる等といった
悪影響を与えることが知られており問題となっている。
又、この技術は製造工程が非常に複雑であり、ICを形
成する上で有効に利用されない中間層の厚みが比較的厚
いので、その分コストが高いという問題もある。
そこで本発明は上記の問題点に鑑みなされたものであっ
て、半導体基板上に熱膨張係数の異なる半導体薄膜を形
成した際に、それらの熱膨張係数の差による反りを比較
的単純な構成にて実用上問題のない程度に低減する事が
可能な半導体装置及びその形成方法を提供する事を目的
としている。
〔問題点を解決するための手段〕
上記の目的を達成する為に、第1発明である半導体装置
は、半導体基板の一主面上に形成され、該半導体基板の
熱膨張係数とは異なる熱膨張係数の半導体薄膜と、 前記半導体基板の他主面上に形成され、前記半導体薄膜
の熱膨張係数と略同等の熱膨張係数の第2の薄膜とを備
える事を特徴としている。
又、第2発明である半導体装置の形成方法は、半導体基
板の一主面、及び該一主面に対向する他主面上に、前記
半導体基板の熱膨張係数とは異なる熱膨張係数の半導体
薄膜を同時に形成する事を特徴としている。
(実施例) 以下、図面に示す実施例を用いて本発明の詳細な説明す
る。
第1図は本発明の第1実施例としての半導体装置の断面
図である。図において1はその厚さが例えば500 u
mのs、基板であり、2.3はS’を基板1の一主面及
び他主面上に各々形成されるG、A、薄膜である。尚、
G、A、薄膜2とG。
A、薄)I!3は略同等の厚さ、例えは4.6μm程度
に形成されている。 次に、第1図における半導体装置
の形成方法としての第2実施例を説明する。
第4図はその形成方法にて使用する気相成長装置であり
、S、基板の両主面上にG、A、薄膜をMOCVD法に
より形成するものの構成図である。
図において、11は石英等から成る反応容器、12はS
、基板、13は反応容器11の周囲に配置し、31基板
12及びグラファイト製のサセプタ21を所定の温度に
加熱するための高周波誘導コイル、14は原料ガスをS
+基板12付近に導入するためのノズルであり、石英管
あるいは5US(ステンレス鋼)管より成る。16は排
気口であり、G、A、薄膜の成長時の圧力を大気圧(常
圧)以下にする場合は、この排気口16より排気し、圧
力を所定の値に設定する。17はワークコイルであり、
モータ等により基板12を所定の位置に移動させると共
にSi基板12を支持するための支持棒を構成している
。22は流量調整器(MFC)であり、原料ガスの流量
を精度よく調整する。
尚、Si基板12は例えばサセプタ21上に凹部を形成
し、その凹部にSi基板12の端部を装入する事により
固定している。又、ノズル14の開口部は、原料ガスが
Si基板12の両主面に均等に供給される様に、S、基
板12の真上に所定の間隔をもって配置している。
そして、この装置を用いて、まず、高周波誘導コイル1
3によりSi基板12を450℃程度に加熱し、ノズル
14から原料ガスであるTMG(トリメチルガリウム)
/H2とA、H,(アルシン)/H2とH2を各々所定
量だけ反応容器11内に導入する。この原料ガスはS、
基板12の両主面に均等に分流し、略等しい膜厚の中間
層としてのG、A、薄膜(以下、rG、A、中間層」と
いう)をSi基板12の両主面上に堆積する。
尚、この状態におけるG、A、中間層は双晶を含むアモ
ルファスか多結晶であり、又、その厚さは、後工程でこ
のG、A、中間層上にGa As 薄膜を所望の厚さ成
長させる際に、そのG、A、薄膜の結晶性を良好にする
ために200Å以下の例えば100人程度にするのが良
い。その後、TMG/H2を流すのを中止し、A −H
a / HzとH2だけ流し、高周波誘導コイル13に
よりSi基板12を750°C程度に加熱する。そして
この温度にて所定時間、例えば5分程度かそれ以上の熱
処理を行ないG、A、中間層に単結晶核を形成する。
しかる後にTMG/H,を再び流し、単結晶のG、A、
i膜を所定の厚さ、例えば4.6μmまで成長させる。
成長終了後は、ただちにTMG/H。
の流れを止め、高周波誘導コイル13の駆動電源を停止
し、温度を下げる。尚、この時もA−Hs/ HzとH
2は流しておく。Si基板12が十分に低温になった後
A−H3/Hzの供給を停止する。この後、反応容器1
1内のガスを十分に排気し、Si基板12を取り出して
工程を終える。
尚、成長するG、A、薄膜の膜厚は、原料ガスの供給量
、成長時の温度、成長時間の兼合いにより決定される。
そこで本実施例によると、Si基板12の両主面上に同
じ条件にて略同じ厚さのG、A、薄膜を同時に形成でき
、又、その際に使用する原料ガスは、Si基板12の一
主面上だけにGm A、 薄膜を形成する場合と比較し
て、Si基板12の両生面上にGa At 薄膜を形成
しているために、他主面の面積だけ、原料ガスが熱分解
反応して結晶を成長させるべくSz基板12の面積が大
きくなるので、排気口16より排気処理される無駄なキ
ャリアガスとしてのHz及び未反応ガスは低減し、原料
ガスの供給量はSi基板12の一主面上だけにG、A、
薄膜を形成する場合と略同量でよくなり、コスト的に有
効である。又、Si基板12を750℃程度に加熱した
状態で所定時間の熱処理を行なっているのでSlとG、
A、の格子不整合を緩和でき、良好な単結晶のGa A
t fjt膜を形成できる。
又、本実施例の形成方法にて形成される第1図に示す半
導体装置は、Si基板1の両主面上に略同じ厚さのG、
A、薄膜2.3を有しており、それらは当然同じ熱膨張
係数を有しており、SiとG、A、との熱膨張係数の違
いからG、A、薄膜に引張り応力が働いたとしても、そ
の応力は互いに緩和し合うので基板の反りを低減できる
。又、G、A、薄膜2,3をSi基板1の表面に形成す
る中間層として、何ら膜厚の比較的厚い(4000人程
度)歪超格子を用いる事なくioo人程度のアモルファ
スか多結晶のG、A、中間層を介しているだけであり、
その分コストを低減する事ができる。
本発明者等の実験による測定結果を第3図のグラフに示
す。第3図は横軸のG、A、薄膜の膜厚に対する対数目
盛りである縦軸の曲率半径を表わしており、図中、実線
が本発明のSi基板の両生面上にGm At 薄膜を成
長したものであり、点線は、S!基板の一主面上だけに
成長したもので、一点鎖線は従来の歪超格子を中間層と
して介しS。
基板の一主面上だけに成長したものである。通常使用さ
れるGa As i!膜の膜厚は3〜5μmであり、図
から明確であるように、本発明によるとその範囲におい
て従来の技術と比較して曲率半径にして約1桁も大きく
なっており、この値における反りの程度は実用上全く問
題はない。
尚、本発明によると半導体基板め一主面上にその膜中に
ICを形成する為の半導体薄膜を形成し、他主面上に反
りを低減する為の薄膜を形成するわけであるが、その他
主面上に形成される薄膜は半導体基板に対して1/10
0程度の膜厚であり、この薄膜により基板の熱伝導性が
悪化する事はない。又、その薄膜中にもICを形成する
事により集積化してもよい。
又、本発明は上記実施例に限定される事なく、その主旨
を逸脱しない限り種々変形可能であり、例えば、3遍基
板の両生面上に形成される薄膜はG、A、でなくてもよ
(、Siと熱膨張係数の異なる■、IP(熱膨張係数は
4.5 X 10−”C−”l 。
AN、G、、、A、(熱膨張係数は(6−4−1,2x
)xto−’″c−1)等でも本発明は適用可能であり
、同様に反りを低減できる。又、基板もSNに限定され
る事なく、その両生面上に形成される薄膜と熱膨張係数
の異なるものであればよく、例えば1、P薄膜とG、A
、基板、G、A、薄膜とα−Afffi 03基板等の
組合せであってもよい。
又、上記第1実施例においてSi基板1の両生面上にG
s Afi m膜2.3を形成しているが、S1基板1
の一主面上にGa As 薄膜を形成し、他主面上には
G、A、と略同等の熱膨張係数の他の薄膜、例えばAj
!、O,薄膜(熱膨張係数は5.9×10−”C−’)
 、 G、薄膜(熱膨張係数は5.7×10−6°C弓
)、Z、S薄膜(熱膨張係数は6.3×10−”C−’
)等を形成してもよい。尚、この事は言うまでもなくS
i基板とG、A、薄膜の組合せ以外でも適用可能である
。又、この場合、G、A。
薄膜が気相成長法で形成されるのに対し、他の薄膜は例
えば真空蒸着法、スパッタリング法により形成されるの
で上記第2実施例の様に同時に形成する事は出来ず、各
々の1mを形成するための別の装置が必要となる。
又、本発明は半導体基板の表面上にその材質の異なる2
m以上の薄膜を形成する場合にも適用可能であり、例え
ばコスト的な面を無視した場合、S、基板の両生面上に
まず中間層としてのGem膜を形成し、引続きG、A、
薄膜を成長させる構造のものや、従来の技術で示したよ
うな31基板の表面上に歪超格子を介してcm As 
*膜を成長させる構造のものにおいても、その薄膜をS
t基板の両生面上に形成する事により基板の反りを低減
する事ができるものである。
又、上記第2実施例において使用する気相成長装置は例
えば以下の如くの構成でもよい。
(1)第5図の構成図に示すように、反応容器11が横
型構造のものでもよい。尚、図では省略しているがこの
場合S t 基板12は、ワークコイル17に接続され
るホルダー等により固定すればよい。
(2)第6図の構成図に示すように、Si基板12の両
生面のGa As 薄膜は別々のノズル14.15によ
り同一の原料ガスを供給して形成してもよい。この場合
、原料ガスによる乱流の発生を防止するために、各々の
面側におけるガス流が互いに影響を及ぼさないように、
ガス供給量と排気量。
ノズル14.15及び反応容器11の形状、配置を制御
する必要がある。又、Si基板12を加熱する手段とし
て高周波誘導コイルのかわりに赤外線ランプ13aを使
用してもよく、この場合、反応容器11の材質はSUS
 (ステンレス鋼)であってもよい。
(3)第7図の構成図に示すように、枚葉式の気相成長
装置を使用してもよい、この場合、まず予備室20にS
i基板12を導入する。予備室20はターボ分子ポンプ
と油回転ポンプにより排気される。この時、到達真空度
は10−’Tart程度である。
その後、予備室20はH!置換され、反応室11aと同
一圧力になる。そして、Si基板12はゲートバルブ1
8を開にして、基板搬送機構により反応室11aに送ら
れる。この基板搬入機構はベルト式のものやHzガスを
利用するものが用いられる。反応室11aでは、ノズル
14と15から原料ガスが供給され、Si基板12の両
生面にGa As 11膜が成長する。成長終了後、基
板搬送機構により、ゲートパルプ19を開は予備室21
に送られ、取り出される。
尚、第5図乃至第7図に示す構成図において、第4図に
示す装置の構成要素と同一機能を有する構成要素には、
同一符号を付してその説明は省略する。又、上記実施例
はMOCVD法によって半導体薄膜を形成しているが、
分子線エピタキシャル法(MBE)、 クロライド法に
よる気相成長によって形成してもよい。
〔発明の効果〕
以上述べたように本発明によると、半導体基板の一主面
に該半導体基板の熱膨張係数とは異なる熱膨張係数の半
導体薄膜を形成する際に、半導体基板の他主面にも該半
導体薄膜の熱膨張係数と略同等の熱膨張係数の第2の薄
膜を形成するという比較的単純な構成により、半導体基
板と半導体薄膜との熱膨張係数の差から生じる半導体薄
膜への応力は第2の薄膜へ同様に作用する応力により互
いに緩和し合い、基板の反りを低減できるという効果が
ある。
又、その半導体薄膜と第2の薄膜とを同一材料にして、
同時に形成する事により、それらの薄膜の原料ガスを有
効に使用する事ができ、コスト的に優れるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の第1実施例である半導体装置の断面図
、第2図(a)は従来の技術の反りの状態を表わすグラ
フ、第2図(b)は従来の技術の反りの状態を表わす断
面図、第3図はGm As f31膜の膜厚に対する曲
率半径を表わすグラフ、第4図は本発明の第2実施例で
ある半導体装置の形成方法にて使用する気相成長装置の
構成図、第5図乃至第7図は第2実施例で使用する他の
気相成長装置の構成図である。 1・・・Sム基板、2,3・・・G、A、薄膜。

Claims (6)

    【特許請求の範囲】
  1. (1)半導体基板の一主面上に形成され、該半導体基板
    の熱膨張係数とは異なる熱膨張係数の半導体薄膜と、 前記半導体基板の他主面上に形成され、前記半導体薄膜
    の熱膨張係数と略同等の熱膨張係数の第2の薄膜とを備
    える事を特徴とする半導体装置。
  2. (2)前記第2の薄膜は、前記半導体薄膜と略同等の厚
    さである特許請求の範囲第1項記載の半導体装置。
  3. (3)前記第2の薄膜は、前記半導体薄膜と同一材料で
    ある特許請求の範囲第1項又は第2項記載の半導体装置
  4. (4)前記半導体基板は元素半導体より成り、前記半導
    体薄膜は化合物半導体より成る特許請求の範囲第1項乃
    至第3項のいずれかに記載の半導体装置。
  5. (5)半導体基板の一主面、及び該一主面に対向する他
    主面上に、前記半導体基板の熱膨張係数とは異なる熱膨
    張係数の半導体薄膜を同時に形成する事を特徴とする半
    導体装置の形成方法。
  6. (6)前記半導体薄膜の形成は、前記半導体基板の一主
    面及び他主面上に低温にて、アモルファス及び多結晶の
    うちいずれか1つの状態の半導体薄膜を中間層として堆
    積し、次に所定の時間熱処理する事により該半導体薄膜
    に単結晶核を形成し、その後に、所望の厚みの単結晶の
    前記半導体薄膜を成長させるものである特許請求の範囲
    第5項記載の半導体装置の形成方法。
JP27759286A 1986-11-20 1986-11-20 半導体装置及びその形成方法 Pending JPS63129616A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27759286A JPS63129616A (ja) 1986-11-20 1986-11-20 半導体装置及びその形成方法
US08/432,637 US5578521A (en) 1986-11-20 1995-05-03 Semiconductor device with vaporphase grown epitaxial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27759286A JPS63129616A (ja) 1986-11-20 1986-11-20 半導体装置及びその形成方法

Publications (1)

Publication Number Publication Date
JPS63129616A true JPS63129616A (ja) 1988-06-02

Family

ID=17585600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27759286A Pending JPS63129616A (ja) 1986-11-20 1986-11-20 半導体装置及びその形成方法

Country Status (1)

Country Link
JP (1) JPS63129616A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044115A (ja) * 2010-08-23 2012-03-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2016147787A (ja) * 2015-02-13 2016-08-18 国立大学法人山口大学 半導体基板及びその製造方法、並びにそれに用いる気相成長装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044115A (ja) * 2010-08-23 2012-03-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2016147787A (ja) * 2015-02-13 2016-08-18 国立大学法人山口大学 半導体基板及びその製造方法、並びにそれに用いる気相成長装置

Similar Documents

Publication Publication Date Title
JP2704181B2 (ja) 化合物半導体単結晶薄膜の成長方法
US4840921A (en) Process for the growth of III-V group compound semiconductor crystal on a Si substrate
CN113235047B (zh) 一种AlN薄膜的制备方法
JPH04297023A (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JPH01225114A (ja) 半導体薄膜の製造方法
JPH07235692A (ja) 化合物半導体装置及びその形成方法
EP1038056B1 (en) A method of growing a buffer layer using molecular beam epitaxy
JP3895410B2 (ja) Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
JPS63129616A (ja) 半導体装置及びその形成方法
JP2753832B2 (ja) 第▲iii▼・v族化合物半導体の気相成長法
JPH02221196A (ja) 3―v族化合物半導体薄膜の形成方法
CN115360272B (zh) 一种AlN薄膜的制备方法
JPH01290221A (ja) 半導体気相成長方法
JPH01313927A (ja) 化合物半導体結晶成長方法
JPS62296510A (ja) 化合物半導体薄膜の形成方法およびそのための装置
JPH01173708A (ja) 半導体素子
JPS61260622A (ja) GaAs単結晶薄膜の成長法
JPS62202894A (ja) 第3・v族化合物半導体の気相成長法
JPH0794409A (ja) Iii−v族化合物半導体薄膜の形成方法
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JPS621224A (ja) 半導体素子構造
JPS62232120A (ja) 半導体素子の製法
JP2668236B2 (ja) 半導体素子の製法