JPS63129431A - Program trace processing system - Google Patents

Abstract

PURPOSE:To easily find a cause for the unintensional change of a main memory in program debugging, etc., by outputting an instruction address executed just before in a case where no coincidence is obtained in both contents of designated main memory addresses before and behind each instruction under execution in a trace section when an input to designate the main memory address is received. CONSTITUTION:When a prescribed main memory monitor indication is inputted from a console 5, and the main memory address of the main memory 2 is designated, firstly, the designated main memory address is informed to a rewrite decision part 22, and after the content of a designated address is read out and held, ordinary trace is started. At the time of interrupting at every instruction under execution in a designated trace section, a tracing part 21 makes the rewrite decision part 22 execute. The rewrite decision part 22, when detecting that the content of the designated address does not coincide with a held content, informs it to the tracing part 21. At this time, the tracing part 21 outputs the instruction address of an instruction executed just before by a program 4 to be tested, etc., to the console 5. In such way, it is possible to retrieve the instruction which performs the unintensional rewrite of the main memory with a comparatively easy procedure and in a short time.

Description

【発明の詳細な説明】 〔概　要〕 計算機プログラムのデバッグのための機能を増強するト
レース処理方式である。[Detailed Description of the Invention] [Summary] This is a trace processing method that enhances the functionality for debugging computer programs.

プログラムの指定区間をトレースする際に、主記憶番地
を指定する所定の入力があった場合には、トレース区間
の各命令実行前後の指定主記憶番地の内容を比較し、両
内容が不一致の場合の直前に実行した命令番地を出力す
る。When tracing a specified section of a program, if there is a predetermined input specifying a main memory address, the contents of the specified main memory address before and after execution of each instruction in the trace section are compared, and if the two contents do not match, Outputs the instruction address executed immediately before.

この方式により、プログラムデバッグにおける、意図し
ない主記憶変更等の原因の究明が容易になる。This method makes it easy to investigate the cause of unintended main memory changes during program debugging.

〔産業上の利用分野〕[Industrial application field]

本発明は、計算機プログラムのデバッグのためのプログ
ラムトレース処理方式に関する。The present invention relates to a program trace processing method for debugging computer programs.

未完成のプログラムの実行によって異常な結果が検出さ
れ、その間接的要因が主記憶の内容のプログラミングで
意図していない更新であることが判明することは、しば
しば見られる。It is often observed that abnormal results are detected due to the execution of an incomplete program, the indirect cause of which turns out to be an unintended programming update of the contents of main memory.

その場合のプログラムデバッグ作業においては、先ず最
初に、そのような主記憶書き換えを実行した命令を探索
する作業が必要になる。In program debugging in this case, it is first necessary to search for the instruction that executed such main memory rewriting.

〔従来の技術〕[Conventional technology]

プログラムのデバッグ作業のための支援機能として、い
わゆるブレークポイント機能及びトレース機能は、基本
的な機能として殆どの計算機システムに備えられている
。As support functions for program debugging, so-called breakpoint functions and trace functions are provided as basic functions in most computer systems.

第３図は、計算機システムの一構成例を示すブロック図
である。FIG. 3 is a block diagram showing an example of the configuration of a computer system.

計算機システムにおいて、処理装置１は主記憶２にロー
ドされている各種プログラム、又は処理装置１に保持し
ているプログラムを実行することにより、各種の制御及
び処理を行う。In the computer system, the processing device 1 performs various controls and processes by executing various programs loaded into the main memory 2 or programs held in the processing device 1.

プログラムのデバッグにおいては、例えばデバッグシス
テム３のプログラム及びデバッグ対象の被試験プログラ
ム４を主記憶２にロードしておいて、オペレータのコン
ソール５からの指示により作業を進める。In debugging a program, for example, the program of the debug system 3 and the program under test 4 to be debugged are loaded into the main memory 2, and work is proceeded according to instructions from the operator's console 5.

デバッグシステム３は前記のデバッグ機能に対応するブ
レークポイント部１１及びトレース部１２を有する。The debug system 3 has a breakpoint section 11 and a trace section 12 corresponding to the debug function described above.

ブレークポイント機能を使用する場合、コンソール５か
ら指示を入力して、先ずデバッグシステム３を起動し、
被試験プログラム４の指定、ブレークポイント機能の指
定、及びブレークポイントにする被試験プログラム４内
の命令番地を指定する。When using the breakpoint function, first start the debug system 3 by inputting instructions from the console 5,
The program under test 4 is designated, the breakpoint function is designated, and the instruction address within the program under test 4 to be set as a breakpoint is designated.

デバッグシステム３のブレークポイント部１１は、指定
されたブレークポイント命令番地を割込機構６に設定し
た後、被試験プログラム４を実行開始するように制御を
実行する。The breakpoint section 11 of the debug system 3 sets the specified breakpoint instruction address in the interrupt mechanism 6, and then controls the program under test 4 to start execution.

割込機構６は公知の構成によって、実行する命令番地を
監視し、設定されている命令番地と一致する番地の命令
が実行された時点において割込を発生し、通常の割込機
能によってデバッグシステム３の実行に復帰するように
制御する。The interrupt mechanism 6 has a known configuration, monitors the instruction address to be executed, generates an interrupt when the instruction at the address that matches the set instruction address is executed, and uses the normal interrupt function to interrupt the debug system. Control is performed to return to the execution of step 3.

こ＼でブレークポイント部１１は、例えばコンソール５
へ、被試験プログラムの実行がブレークポイントで中断
されたことを示す通知を出力し、オペレータは必要な指
示を入力することにより、その時の主記憶２の所要番地
の内容を読む等の、プログラム実行状態の調査を行うこ
とができる。Here, the breakpoint section 11 is set to the console 5, for example.
A notification indicating that the execution of the program under test has been interrupted at a breakpoint is output, and the operator inputs the necessary instructions to execute the program, such as reading the contents of the desired address in main memory 2 at that time. You can investigate the condition.

又、その結果必要ならば、再びブレークポイントとする
命令番地を設定して、被試験プログラム４の実行を、前
のブレークポイントから継続して再開させることができ
る。As a result, if necessary, the instruction address to be used as a breakpoint can be set again, and the execution of the program under test 4 can be restarted from the previous breakpoint.

トレース機能を使用してデバッグを行う場合には、トレ
ース機能指定において、トレース区間の始めと終わりを
示す命令番地を指定する。　　　ｌこの場合デバッグシ
ステム３のトレース部１２カ□、指定されたトレース区
間の始めの命令番地を、ブレークポイントの場合と同様
に割込機構６に設定し、又その番地を主記憶２の適当な
領域に設けた実行番地リストに書き込んだ後、被試験プ
ロターラム４の実行を開始する。When debugging is performed using the trace function, instruction addresses indicating the start and end of the trace section are specified in the trace function specification. l In this case, the trace section 12 of the debug system 3 sets the starting instruction address of the specified trace section in the interrupt mechanism 6 as in the case of a breakpoint, and also stores that address in an appropriate location in the main memory 2. After writing to the execution address list provided in the area, execution of the programmer under test 4 is started.

設定した番地の命令の実行により、前記と同様に割込が
発生するとトレース部１２は、公知の割込機能によって
主記憶２の所定領域にセーブされた情報から、被試験プ
ログラム４で次に実行されるべき命令の命令番地を読み
取り、この命令番地を割込機構６に割込番地として設定
し、又その命令番地を実行番地リストに追加記録した後
、被試験プログラム４の実行を再開する。When an interrupt occurs in the same manner as above due to the execution of the instruction at the set address, the trace unit 12 determines the next execution in the program under test 4 from the information saved in a predetermined area of the main memory 2 by the known interrupt function. After reading the instruction address of the instruction to be executed, setting this instruction address as an interrupt address in the interrupt mechanism 6, and additionally recording the instruction address in the execution address list, execution of the program under test 4 is resumed.

その結果、被試験プログラム４の次の１命令が実行され
ると再び割込が発生するので、トレース部１２は前記と
同様に処理し、指定されたトレース区間の終わりの命令
番地の命令が実行されるまで、同様の処理を繰り返す。As a result, when the next instruction of the program under test 4 is executed, an interrupt occurs again, so the trace section 12 processes in the same way as above, and the instruction at the instruction address at the end of the specified trace section is executed. Repeat the same process until

これにより、被試験プログラム３の実行した命令経路が
トレースされ、経過した命令番地が実行番地リストに記
録されるので、このリストを被試験プログラムの実行の
正しさを検討する資料に供することができる。As a result, the instruction path executed by the program under test 3 is traced and the elapsed instruction addresses are recorded in the execution address list, so this list can be used as a material for examining the correctness of execution of the program under test. .

前記のように、被試験プログラムを実行した結果、主記
憶２の成る番地の内容に、プログラム作成者の意図しな
い変更が行われることが発見されて、その原因を探索す
る場合には、そのような主記憶の書き換えを行った命令
が何れの命令か不明な場合が多く、その命令を突き止め
ることが原因探索の第１歩となる。As mentioned above, when it is discovered that as a result of executing the program under test, the contents of an address in main memory 2 are changed unintentionally by the program creator, and when searching for the cause, it is necessary to In many cases, it is unknown which instruction rewrites the main memory, and identifying the instruction is the first step in finding the cause.

そのための道具としては、前記のデバッグ機能のうちの
ブレークポイント機能が、例えば第４図に例示するよう
にして利用される。As a tool for this purpose, the breakpoint function of the debugging functions described above is used, for example, as illustrated in FIG.

第４図は、縦線で被試験プログラムの実行の流れを概念
的に示し、線上のＰ（ｎ、ｍ）はブレークポイントを示
すものとする。又、最左端の縦線で主プログラムの流れ
を示し、その右側の線は順次呼び出されるサブルーチン
を示している。FIG. 4 conceptually shows the flow of execution of the program under test using vertical lines, and P(n, m) on the lines indicates break points. The leftmost vertical line indicates the flow of the main program, and the lines to the right indicate subroutines that are called sequentially.

なお、この図の範囲のプログラムは、プログラミング上
では、主記憶の問題の番地を書き換えないことが予定さ
れているものとする。It is assumed that the program in the range of this figure is programmed not to rewrite the address in question in the main memory.

探索では、先ずＰ　（０、０）にブレークポイントを設
定して被試験プログラム３を実行させ、こ＼で中断する
と主記憶２の問題の番地の内容を調べ、正常であればＰ
（０，１）にブレークポイントを設定して、実行を継続
させる。In the search, first set a breakpoint at P (0, 0) and run the program under test 3, then interrupt at this point, check the contents of the problem address in main memory 2, and if normal, P
Set a breakpoint at (0,1) and continue execution.

Ｐ（０，１）で中断したときの主記憶め内容を前内容と
比較し、一致すればＰ（０，０）からＰ（０，１）まで
は、サブルーチンを含めて正常であるので、ブレークポ
イントｐ　（０、２）を設定して実行を継続させる。The contents of the main memory when interrupted at P (0, 1) are compared with the previous contents, and if they match, everything from P (0, 0) to P (0, 1), including the subroutine, is normal. Set a breakpoint p (0, 2) and continue execution.

Ｐ（０，２）で中１ｔｌ’ｒＬだときの主記憶の内容を
前内容と比較し、不一致であったとすると、Ｐ（０，１
）からＰ（０，２）までの間に主記１．ａ書き換えが発
生していることが判明する。Compare the contents of the main memory when P (0, 2) is middle 1tl'rL with the previous contents, and if there is a mismatch, then P (0, 1
) to P(0,2), the main entry 1. It turns out that a rewriting has occurred.

こへで、例えばサブルーチンのＰ（１，０）にブレーク
ポイントを設定して、初めから実行をやり直し、前と同
様の手順でＰ（１，１）、Ｐ（１，２）と順次ブレーク
ポイントを設定して実行し、問題の番地の内容を監視す
る。Here, for example, set a breakpoint at P(1,0) of the subroutine, restart the execution from the beginning, and set the breakpoint sequentially at P(1,1), P(1,2), and so on using the same procedure as before. Set up and run it to monitor the contents of the address in question.

このようにして、例えばＰ（１，１）、Ｐ（１，２）の
間に主記憶書き換えのあることが判明すると、例えば次
々のサブルーチンにブレークポイントＰ（２，０）、Ｐ
（２，１）、Ｐ（３，０）、Ｐ（３，１）のように順次
設定して再実行し、更に要すればチェック範囲を順次せ
ばめて、問題の主記憶書き換えを行う命令（図に・で示
す）を突き止めることができる。In this way, if it is found that there is a main memory rewrite between P(1,1) and P(1,2), for example, breakpoints P(2,0) and P
(2,1), P(3,0), P(3,1) and re-execute the commands to rewrite the main memory in question by sequentially narrowing the check range if necessary ( (indicated by * in the figure) can be determined.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記のようにして、不測の主記憶書き換えを行う命令の
探索ができるが、以上の説明で明らかなように、ブレー
クポイントを順次設定し直して、チェック範囲をせばめ
る手順を必要とするので、操作が煩雑で、且つ比較的長
い時間を要し、又効率よくチェック範囲をせばめるには
、熟練を要する等の問題がある。As described above, it is possible to search for instructions that cause unexpected main memory rewriting, but as is clear from the above explanation, it is necessary to sequentially set breakpoints and narrow the check range. There are problems in that the operation is complicated and takes a relatively long time, and skill is required to efficiently narrow the check range.

〔問題点を解決するための手段〕 第１図は、本発明の構成を示すブロック図である。[Means for solving problems] FIG. 1 is a block diagram showing the configuration of the present invention.

図において、１は処理装置、２は主記憶、４はＰＪＩ　
ＲＫ験プログラム、５はコンソール、６は割込機構、２
０は被試験プログラムのデハソグ制御を実行するデバッ
グシステムであり、デバッグシステム２０の１１はブレ
ークポイント部、２１はトレース部、２２はトレース部
と結合して主記憶の書き換えをチェックする書き換え判
定部である。In the figure, 1 is a processing unit, 2 is a main memory, and 4 is a PJI.
RK test program, 5 is console, 6 is interrupt mechanism, 2
0 is a debug system that executes dehasogging control of the program under test, 11 of the debug system 20 is a break point section, 21 is a trace section, and 22 is a rewrite judgment section that is coupled with the trace section to check rewriting of the main memory. be.

〔作　用〕[For production]

第１図のデバッグシステム２０において、トレース部２
１は前記従来のトレース部１２と同様にトレース機能を
制御するが、コンソール５から所定の主記憶監視指示が
入力され、主記憶２の主記憶番地が指定された場合には
次の制御を行う。In the debug system 20 shown in FIG.
1 controls the trace function in the same way as the conventional trace unit 12, but when a predetermined main memory monitoring instruction is input from the console 5 and the main memory address of the main memory 2 is specified, the following control is performed. .

即ち、先ず最初に書き換え判定部２２に指定の主記憶番
地を通知して、指定の番地の内容を読み出して保持した
後、通常のトレースを開始する。That is, first, the rewrite determining unit 22 is notified of the specified main memory address, and after reading and holding the contents of the specified address, normal tracing is started.

指定のトレース区間における、１命令実行ごとの割込に
際し、トレース部２１は書き換え判定部２２を実行させ
る。The trace section 21 causes the rewriting determination section 22 to execute when an interrupt is generated for each execution of one instruction in a designated trace section.

書き換え判定部２２は、指定番地の内容を読み出して、
保持する内容と比較し、一致すればトレース部２１へ実
行を戻して、トレースを通常のように進める。The rewrite determination unit 22 reads the contents of the specified address,
The content is compared with the stored content, and if they match, execution is returned to the tracing unit 21 and tracing proceeds as usual.

書き換え判定部２２が、指定番地の内容が保持する内容
と一致しないことを検出すると、トレース部２１にそれ
を通知する。このときトレース部２１は、被試験プログ
ラム４で直前に実行された命令の命令番地等をコンソー
ル５に出力して、トレースを終了する。When the rewriting determining unit 22 detects that the contents of the designated address do not match the held contents, it notifies the tracing unit 21 of the fact. At this time, the tracing unit 21 outputs the instruction address of the instruction immediately executed by the program under test 4 to the console 5, and ends the tracing.

以上の方式により、不測の主記憶書き換えを行う命令の
探索が、比較的簡単な手順で短時間に処理できるように
なる。With the above method, the search for an instruction that performs unexpected main memory rewriting can be processed in a relatively simple procedure and in a short time.

〔実施例〕〔Example〕

第１図において、第３図に示す前記従来のシステムと同
一符号を付けた部分は、前記説明と同様の機能を有する
。In FIG. 1, parts given the same reference numerals as those in the conventional system shown in FIG. 3 have the same functions as described above.

又、デバッグシステム２０において、トレース部２１は
前記従来のトレース部１２と同様にトレース機能を制御
する。Further, in the debug system 20, the trace section 21 controls the trace function in the same way as the conventional trace section 12 described above.

しかし、コンソール５からのトレース指定において、前
記のようなトレース区間指定等に加えて、所定の主記憶
監視指示が入力され、主記憶２の主記憶番地が指定され
た場合には、以下に説明するようにトレース機能を利用
して、主記憶書き換えの監視制御を行う。However, in the trace specification from the console 5, in addition to the above-mentioned trace section specification, etc., if a predetermined main memory monitoring instruction is input and the main memory address of the main memory 2 is specified, the following explanation will be made. The trace function is used to monitor and control main memory rewriting.

即ち、トレース部２１は先ず最初に書き換え判定部２２
に指定の主記憶番地を通知して、指定の番地の内容を読
み出して保持した後、通常のトレースを開始する。That is, the tracing unit 21 first checks the rewriting determination unit 22.
After notifying the specified main memory address to the main memory address and reading and holding the contents of the specified address, normal tracing is started.

指定のトレース区間における、１命令実行ごとの割込に
際し、トレース部２１は通常のトレース処理と共に、書
き換え判定部２２を実行させる。When interrupting every execution of one instruction in a designated trace section, the trace section 21 causes the rewrite determination section 22 to execute the normal trace processing.

第２図はトレース部２１及び書き換え判定部２２の処理
の流れを示す図である。FIG. 2 is a diagram showing the flow of processing by the tracing section 21 and the rewriting determining section 22.

トレース部２１は、トレース割込により、処理ステップ
３０で従来と同様に実行命令番地の記録を行い、次の割
込を設定した後、書き換え判定部２２を実行させる。The trace section 21 records the execution instruction address in a process step 30 in the same way as in the conventional method by using the trace interrupt, sets the next interrupt, and then causes the rewrite determination section 22 to execute.

書き換え判定部２２は、処理ステップ３１で指定番地の
内容を読み出し、処理ステップ３２で保持する内容と比
較する。The rewriting determination unit 22 reads the contents of the specified address in processing step 31 and compares it with the contents held in processing step 32.

両者が一致すれば、処理ステップ３３でトレース部２１
へ実行を戻して、トレースを通常のように進める。If the two match, in processing step 33 the trace unit 21
Return execution to and proceed with the trace as normal.

両者が一不一致であれば、処理ステップ３４でトレース
部２１にそれを通知する。トレース部２１は処理ステッ
プ３５で、直前に実行された被試験プログラム４の命令
の命令番地等をコンソール５に出力し、処理ステップ３
６で割込設定を解除する等の後始末をして、トレースを
終了する。If the two do not match, the tracing unit 21 is notified of this in step 34. In processing step 35, the tracing unit 21 outputs the instruction address of the instruction of the program under test 4 that was executed immediately before to the console 5, and in processing step 3
In step 6, clean up such as canceling the interrupt settings, and end the trace.

以上のようにして、疑わしい範囲のプログラムをトレー
スしながら、各命令実行ごとに問題の主記憶番地の内容
変更が、自動的に監視される。As described above, while tracing the program in the suspicious range, changes in the contents of the main memory address in question are automatically monitored for each instruction execution.

従って、例えば前記の第４図の例において、例えばトレ
ース区間Ｐ（０，１）からＰ（０，２）までというよう
に、適切なトレース区間を指定すれば、１回のトレース
によって図の・までトレースが進行し、こ＼で主記憶書
き換え命令が確実に検出されるようになる。Therefore, for example, in the example of FIG. 4, if an appropriate trace section is specified, such as from trace section P (0, 1) to P (0, 2), the figure can be The trace progresses until the main memory rewrite instruction is reliably detected.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、計算
機のプログラムデバッグにおける、不測の主記憶書き換
えを行う命令の探索が、簡単な操作で短時間に処理でき
るので、デバッグ作業効率を改善するという著しい工業
的効果がある。As is clear from the above description, according to the present invention, when debugging a computer program, the search for an instruction that unexpectedly rewrites main memory can be processed in a short time with simple operations, thereby improving the efficiency of debugging work. This has a significant industrial effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の原理構成ブロック図、第２図は本発明
の処理の流れ図、 第３図は従来の一構成例ブロック図、 第４図は命令探索の説明図 である。 図において、 １は処理装置、　　　　２は主記憶、 ３．２０はデバッグシステム、 ４は被試験プログラム、５はコンソール、６は割込機構
、　　　　１１はブレークポイント部、１２．２１はト
レース部、　２２は書き換え判定部、３０〜３６は処理
ステップ を示す。FIG. 1 is a block diagram of the principle configuration of the present invention, FIG. 2 is a flowchart of the processing of the present invention, FIG. 3 is a block diagram of a conventional configuration example, and FIG. 4 is an explanatory diagram of instruction search. In the figure, 1 is a processing unit, 2 is a main memory, 3.20 is a debug system, 4 is a program under test, 5 is a console, 6 is an interrupt mechanism, 11 is a breakpoint section, 12.21 is a trace section, 22 indicates a rewriting determination unit, and 30 to 36 indicate processing steps.

Claims (1)

【特許請求の範囲】 主記憶（２）を有する処理装置（１）によって実行され
る命令、及び所定の順序で実行される複数の該命令から
なり、該命令の実行によって該主記憶の記憶内容を更新
することのあるプログラムがあり、該プログラムの命令
番地の指定のトレース区間について、該プログラムの実
行状態をトレースする計算機システムにおいて、 前記主記憶（２）の主記憶番地を指定する所定の入力に
従い、 前記トレース区間の該各命令の実行ごとに、該指定主記
憶番地の内容について、該実行の前後の該内容を比較し
（２１、２２）、 該内容が等しくない場合の、直前に実行した該命令の命
令番地を出力する手段（２１）を設けたことを特徴とす
るプログラムトレース処理方式。[Scope of Claims] Consisting of an instruction executed by a processing device (1) having a main memory (2) and a plurality of instructions executed in a predetermined order, the contents of the main memory are In a computer system in which there is a program that may update the program, and the execution state of the program is traced for a specified trace section of the instruction address of the program, a predetermined input specifying the main memory address of the main memory (2) is provided. Accordingly, each time the instruction in the trace section is executed, the contents of the specified main memory address before and after the execution are compared (21, 22), and if the contents are not equal, the instruction executed immediately before is compared. 1. A program trace processing method characterized by comprising means (21) for outputting an instruction address of the instruction that has been executed.