JPS63126018A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路技術さらには多機能論理Ｌ
ＳＩに適用して特に有効な技術に関し、例えば複数の周
辺回路を内蔵したシングチツブ・マイクロコンピュータ
に利用して有効な技術に関する。

［従来の技術］ 近年、マイクロコンピュータの高機能化に伴って、ＲＯ
ＭやＲＡＭのようなメモリの他、タイマ回路やシリアル
通信回路、ＤＭＡ　（ダイレクト・メモリ・アクセス）
コントローラ、Ａ／Ｄ変換器等幾つもの周辺回路を内蔵
したシングチツブ・マイクロコンピュータ（以下、シン
グルチップマイコンと称する）が提供されるようになっ
てきた。

［発明が解決しようとする問題点］ このような高機能シングルチップマイコンは非常に便利
ではあるが、ユーザシステムによっては搭載された周辺
回路をすべて必要とするものでなく、全く使用されない
回路も生じてくる。

しかるに、従来のシングルチップマイコンでは、使用し
ない回路に対しても電源電圧やクロックを供給する構成
にされていた。そのため、マイクロコンピュータの高機
能化に伴って消費電力も増加するという不都合があった
。

なお、ＣＭＯＳマイコンの中には１例えば［株］日立製
作所製シングルチップマイコンＨＤ６３０１のようにス
リーブモードやスタンバイモードを有し、低消費電力モ
ードが可能にされたものもある。（［株コ日立製作所１
９８２年９月発行、ｒｓＥＭＩｃＯＮＤＵｃＴＯＲＤＡ
ＴＡ　Ｂｏ。

Ｋ　　８／１６ビツトマイクロコンピユータ」第２７７
頁参照）。

しかしながら、上記シングルチップマイコンにおけるス
リーブモードは、スリーブ命令と呼ばれる命令によって
ＭＰＵ自身の動作を停止させるものであって、その間周
辺回路は動作される。そのため、使用されない周辺回路
があっても、そこでの消費電力が低減されるものではな
い。

一方、スタンバイモードは、５ＴＢＹと称する専用の制
御端子をロウレベルに固定すると内部のクロックがすべ
て停止され、ＲＡＭへの電源の供給のみ継続させ他のす
べての回路の動作を停止させることで低消費電力化を図
るものである。従って、スタンバイモードでは、マイコ
ンのすべての機能が停止してしまい、不用な回路の動作
を停止させることはできない、また、上記スタンバイモ
ードでは、内部のクロックを停止させているので、ＣＭ
Ｏ８以外の例えばＮＭＯ８型のマイコンに適用しても消
費電力を減らすことはできない。

この発明の目的は、複数の周辺回路を内蔵したシングル
チップマイコンの消費電力の低減を図ることにある。

この発明の他の目的は、ＣＭＯＳマイコン以外のシング
ルチップマイコンにおいても消費電力を低減できるよう
にすることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、シングルチップマイコン内の各機能ブロック
ごとに、クロック供給ゲートもしくは電源供給スイッチ
を設けておくと共に、上記各機能ブロックに１対１対応
されたフラグビットからなり命令によって書込み可能な
レジスタを設け、このレジスタの各ビットの状態信号に
よって上記クロック供給ゲートもしくは電源供給スイッ
チを切換え動作させるようにするものである。

［作用］ 上記した手段によれば、シングルチップマイコン内の使
用しない機能ブロックもしくは周辺回路をレジスタによ
って指定してやることで、指定されたブロックへのクロ
ックもしくは電源の供給を遮断して動作を停止させるこ
とができるようにして、複数の周辺回路を内蔵したシン
グルチップマイコンの消費電力の低減を図ると共に、Ｃ
ＭＯＳマイコン以外のシングルチップマイコンにおいて
も消費電力を低減できるようにするという上記目的を達
成することができる。

［実施例］ 第１図は、本発明が適用されたシングルチップマイコン
の一実施例を示すもので、同図に示されている各回路ブ
ロックは、単結晶シリコン基板のような一個の半導体チ
ップ上に形成される。

この実施例のシングルチップマイコンは、特に制限され
ないが、プログラムに従って内部の実行ユニット等を制
御するマイクロプロセッサ（以下ＣＰＵと称する）１と
、このＣＰＵＩの動作プログラム等が格納されたプログ
ラムＲＯＭ２、主にＣＰＵＩの作業領域を提供するＲＡ
Ｍ　（ランダム・アクセス・メモリ）３．リロードタイ
マもしくはフリーランニングカウンタやインプットキャ
プチャレジスタおよびアウトプットコンベアレジスタを
有するプログラマブルタイマ等からなるタイマ回路４、
外部の装置との間でシリアル通信を行うシリアル・コミ
ュニケーション・インタフェース回路５およびパラレル
入出カポ−トロ８〜６ｄ等から構成され、これらの回路
は内部アドレスバス７ａおよび内部データバス７ｂを介
して互いに接続されている。

上記ＣＰＵＩは、特に制限されないが１次に読み出す命
令やデータのアドレスを保持するプログラムカウンタ、
プログラムの命令が順番にフェッチされる命令レジスタ
、マイクロプログラムが格納されたマイクロＲＯＭもし
くはランダム・ロジック回路からなり命令レジスタにフ
ェッチされた命令に応じた制御信号を形成する制御部と
、アキュームレータ等の各種レジスタやＡＬＵ　（演算
論理ユニット）等からなる実行ユニットとによって構成
されている。

上記入出カポ−トロａ〜６ｄのうち、ポート６ｄにはア
ドレスバス７ａとデータバス７ｂが接続され、ポート６
ｃにはマルチプレクサ８を介してアドレスバス７ａとデ
ータバス７ｂが接続可能にされている。また、適当な外
部端子を所定の状態に設定することにより、マイコンの
リセット後の動作モードを決定するモード切換回路９が
設けられており、このモード設定回路９から出力される
モード切換え信号によって、上記入出カポ−トロｄは、
データ入出力機能もしくはアドレス出力機能を有するポ
ートとして働き、また、ポート６ｃはデータ入出力機能
もしくはデータバスとアドレスバスをマルチプレックス
する機能を有するポートとして働くようにされる。

これによって、この実施例のシングルチップマイコンは
、アドレス空間が拡張可能にされている。

なお、第１図において符号１０で示されているのは、外
付けの水晶振動子からの発振信号（もしくは外部から供
給されるクロックＣＬＫ）を分周して、内部のシステム
クロックφ１．φ２．φや外部にも出力される同期信号
Ｅ等を形成するクロック形成回路である。

そして、この実施例では、チップ内のタイマ回路４やシ
リアル・コミュニケーション・インタフェース回路５、
入出カポ−ｈ６ａ〜６ｄ等の周辺回路に１対１で対応さ
れたスタンバイ指定フラグＦ工〜Ｆｎからなるスタンバ
イ・レジスタ１１が設けられている。このフラグＦ１〜
Ｆｎは、スタティックもしくはダイナミック型のフリッ
プフロップで構成されている。そして、このスタンバイ
・レジスタ１１には、タイマや入出力ポート内のステー
タスレジスタやコントロールレジスタと同様に特定のア
ドレスが割り付けられており、ＣＰＵ１がそのアドレス
を出力すると、第２図に示すようにデコーダ１２によっ
てデコードされ、スタンバイ・レジスタ１１を指定する
選択信号ＳＥＬが形成されてレジスタ１１が指定され、
データバス７ｂを介して読出しまたは書込みを行うこと
ができるようにされている。読出しまたは書込みの指定
は、ＣＰＵＩから供給されるリードライト制御信号Ｒ／
Ｗに基づいて行う、ただし、このスタンバイ・レジスタ
１１は、ＣＰＵＩから見て書込み専用のレジスタとする
ことができる６ さらに、スタンバイ・レジスタ１１の各フラグビットＦ
工〜Ｆｎの内容は、第２図に示すように状態信号として
ＮＡＮＤゲートＧ１〜Ｇｎに入力されている。ＮＡＮＤ
ゲート０１〜Ｏｎの他方の入力端子には、ＣＰＵＩから
供給される制御信号ｓｔが共通に入力されており、チッ
プに設けられた専用の制御端子５ＴＢＹがロウレベルに
されると、上記制御信号ｓｔがハイレベルにされ、ＮＡ
ＮＤゲート０１〜Ｏｎのうちスタンバイ・レジスタ１１
内の“１″がセットされているフラグに対するゲートの
出力のみロウレベルに変化される。

そして、これらのＮＡＮＤゲート０１〜Ｏｎの出力信号
がチップ内部のタイマ回路４等の周辺回路ＰＦＲ，〜Ｐ
ＦＲｎに対して、内部スタンバイ信号ｓ　ｔ　ｂ　ｙ、
〜５ｔｂｙｎとして供給される。ハイレベルの内部スタ
ンバイ信号が供給された周辺回路では、その動作が一切
停止されるようにされている。

従って、シングルチップマイコン内に使用しない周辺回
路があれば、システムの立上り時にプログラムによって
スタンバイ・レジスタ１１内の対応するフラグに“１”
を立て、外部端子５ＴＢＹをロウレベルに落してやる。

すると、スタンバイ・レジスタ１１により指定された周
辺回路は、全く動作しなくなり、その分消費電力が低減
される。

この実施例ではシステムの動作中、端子５ＴＢＹをロウ
レベルに落してやることにより、いつでも所望の周辺回
路の動作を停止させることができるようになっているが
、システムによっては最初から使用しない周辺回路がわ
かっていることが多いので、その場合には最初から外部
端子５ＴＢＹを接地電位に接続しておけばよい。

さらに、外部からそのような制御信号５ＴＢＹを与える
代わりに、内部の制御信号ｓｔの信号線を電源電圧Ｖｃ
ｃに接続するか、あるいはスタンバイ・レジスタ１１の
各フラグＦ１〜Ｆｎの状態信号そのものを各周辺回路Ｐ
ＦＲ，〜ＰＦＲｎに対する内部スタンバイ信号５ｔｂｙ
とするように構成してもよい。

内部スタンバイ信号５ｔｂｙによる各周辺回路の動作停
止方法としては、例えば各回路に供給されるクロックの
供給を遮断する方法と、電源の供給を遮断する方法とが
考えられる。

第３図には、−例としてタイマ回路４およびシリアル・
コミュニケーション・インタフェース回路５における具
体的な動作停止手段の構成が示されている。

タイマ回路４は、クロック発生回路１０から供給される
クロックφ１を計数するフリーランニングカウンタ４１
と、外部入力信号Ｔｉｎが変化したときのカウンタ４１
のカウント値を取り込んで保持するインプット・キャプ
チャ・レジスタ４２と、カウント値がインプット・キャ
プチャ・レジスタ４２に転送されたことを示すフラグや
カウンタ４１の値がｒｏ　ＯＯＯＪになったことを示す
フラグ等からなるステータス・レジスタ４３を有してい
る。ステータス・レジスタ４３内の所定のフラグが“１
”にセットされると、ゲートＧ１７を介してＣＰＵＩに
割込み信号ＩＲＱが送られる。

また、上記レジスタ４２．４３やカウンタ４１は内部バ
ス７に接続されており、ＣＰＵＩによってリード／ライ
トが行えるようになっている。

この実施例では、前記ＮＡＮＤゲーｈ　Ｇ　ｚ〜Ｇｎか
ら出力される内部スタンバイ信号５ｔｂｙがロウレベル
にされると、ＡＮＤゲートＧ工、〜Ｇ１゜が閉じられて
クロック発生回路９から出力された内部クロックφ１．
φ２．φ□Ｅのタイマ回路４への供給が遮断されて、カ
ウンタ４１やレジスタ４２．４３の動作が停止される。

これとともに、クロックド・インバータからなるゲート
Ｇ工、やＧ１゜が閉じられて、外部からの入力信号Ｔ　
ｉ　ｎのインプット・キャプチャ・レジスタ４２への取
込みおよびステータス・レジスタ４３からＣＰＵＩに対
する割込み信号ＩＲＱの伝送が遮断される。また、タイ
マ回路４に対するスタンバイ信号５ｔｂｙがロウレベル
になるとＭＯＳスイッチＳＬ、Ｓ２がオンされる。これ
によって、インプット・キャブ。

チャ・レジスタ４２への入力信号はロウレベルに固定さ
れ、レジスタ４２内のノードがフローティング状態にな
って次段のＣＭＯＳインバータ等に貫通電流が流れるの
が防止される。また、スイッチＳ２がオンされると、割
込み信号の伝送ライン０がハイレベルにプルアップされ
る。これによって、ＣＰＵＩに対して誤ってロウレベル
の割込み信号ＩＲＱが送られるのが防止される。

プログラマブルタイマでは、第３図に示すフリーランニ
ング・カウンタ４１やインプットチャブチャ・レジスタ
４２、ステータス・レジスタ４３以外に、例えば出力波
形の制御等に使用されるアウトプット・コンベア・レジ
スタやコンパレータが設けられることがある。その場合
、それらの回路ブロックについても、タイマに対する内
部スタンバイ信号５ｔｂｙがロウレベルにされると、ク
ロックの供給が遮断されるようにされる。

一方、第３図に示されているシリアル・コミュニケーシ
ョン・インタフェース回路５では、これに供給される内
部スタンバイ信号５ｔｂｙがロウレベルにされると、回
路内部に引き廻された各種レジスタに対し電源電圧を供
給するＶｃｃライン２ｏと、電源電圧端子Ｖｃｃとの間
に接続されたＭＯＳスイッチＳ３をオフさせる。これに
よって、受信用シフトレジスタ５１や送信用シフトレジ
スタ５２等に電源電圧が供給されなくなって、回路全体
の動作が停止される。

このように、電源電圧の供給を遮断することにより回路
の動作を停止させる方法は、回路がＮチャンネル形ＭＯ
８ＦＥＴのみで構成されている場合に有効である。

上記シリアル・コミュニケーション・インタフェース回
路５内の受信用シフトレジスタ５１は、外部から送られ
てきたシリアル入力データＳＤｉを取り込んで、クロッ
ク形成回路１０から供給されるクロックφ（もしくは外
部から供給されるクロック）に同期してシフトさせる。

そして、シフトレジスタ５１が入力データで一杯になる
と、一旦受信データレジスタ５３ヘパラレルに転送され
てから、内部バス７を介してＣＰＵＩにより読み込まれ
る。

一方、シリアルデータの送信の際には、先ずＣＰＵＩに
よって内部バス７を介して、送信するデータを例えば１
バイト単位で送信データレジスタ５２へ転送し、クロッ
クφに同期してシフトさせることにより、シリアル出力
データＳＤｏに変換して外部へ出力させるように構成さ
れるでいる。

なお、シリアル・コミュニケーション・インクフェース
回路５内には上記レジスタ５１〜５４の他にも、例えば
コントロール・レジスタやステータス・レジスタが設け
られており、スタンバイ信号５ｔｂｙがロウレベルにさ
れるとそれらのレジスタへの電源電圧の供給も遮断され
るようになっている。

また、上記実施例では１周辺回路の動作を停止させるか
否か指定するフリップフロップ型フラグからなるスタン
バイ・レジスタ１１を設けたものについて説明したが、
プログラムＲＯＭ２がＥＦＲＯＭもしくはＥＥＰＲＯＭ
により構成されたシングルチップマイコンでは、スタン
バイ・レジスタ１１の各ビットをＲＯＭのメモリセルと
同じ不揮発性記憶素子で構成し、予め使用しない周辺回
路に対応するフラグビットに対しては書込みを行ってお
くようにしてもよい。

さらに、実施例のシングルチップマイコンには、周辺回
路としてプログラマブルタイマ回路４、シリアル・コミ
ュニケーション・インタフェース回路５および入出カポ
−トロａ〜６ｄが搭載されているが、上記のような回路
の他に例えばＤＭＡコントローラやＡ／Ｄ変換器、パラ
レル通信用デュアルポートＲＡＭあるいはりロードタイ
マ等２種類のタイマを有するシングルチップマイコン等
にも適用することができる。

また、上記実施例では、各周辺回路に１対１で対応され
たフラッグビットからなるスタンバイ・レジスタ１１を
設けて、周辺回路ごとに動作を停止させるか否か指定す
るようになっているが、各周辺回路単位でなく、周辺回
路内が複数の機能ブロックに分類可能な場合、各機能ブ
ロック単位で１対１対応されたフラグビットからなるス
タンバイ・レジスタを設けて、動作を停止させるか否が
指定できるように構成してもよい。例えば、タイマ回路
を例に取ると、インプット・キャプチャ・レジスタに関
する動作のみ使用し、アウトプット・コンベア・レジス
タに関連する動作は使用しないようなシステムでは、タ
イマ回路内の半分の回路のみ動作させ、他の半分の回路
は内部スタンバイ信号で動作させないように構成するこ
とができる。

以上説明したように上記実施例は、シングルチップマイ
コン内の各機能ブロックごとにクロック供給ゲートもし
くは電源供給スイッチを設けておくと共に、上記各機能
ブロックに１対１対応されたフラグビットからなり命令
によって書込み可能なレジスタを設け、このレジスタの
各ビットの状態信号によって上記クロック供給ゲートも
しくは電源供給スイッチを切換え動作させるようにした
ので、シングルチップマイコン内の使用しない機能ブロ
ックもしくは周辺回路をレジスタによって指定してやる
ことで指定されたブロックへのクロックもしくは電源の
供給を遮断して動作を停止させることができるという作
用により、複数の周辺回路を内蔵したシングルチップマ
イコンの消費電力を低減させることができると共に、Ｃ
ＭＯＳマイコン以外のシングルチップマイコンにおいて
も消費電力を低減できるようになるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例におけ
る各周辺回路ごとの動作停止モードの他に、従来のシン
グルチップマイコンで行われている外部端子によるＲＡ
Ｍ以外の回路の動作を停止させるスタンバイモードや命
令によりＣＰＵの動作を停止させるスリーブモードを組
み合わせることが可能であり、それによって更にシング
ルチップマイコンの消費電力を減らすことができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングルチップマイ
コンに適用したものについて説明したがそれに限定され
るものでなく、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ　　
ｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄ　　ｃｉｒｃｕ
ｉｔ）対応のマイクロコンピュータや各種コントロール
ＬＳＩ、通信用ＬＳＩその他複数の機能ブロックからな
り、システムに応じて使用しない機能を持つ半導体集積
回路一般に利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、複数の周辺回路を内蔵したシングルチップマ
イコンの消費電力を低減させることができるとともに、
ＣＭＯＳマイコン以外のシングルチップマイコンにおい
ても消費電力を低減させることができるようになる。

【図面の簡単な説明】

第１図は本発明に係るシングルチップマイコン全体の構
成例を示すブロック図、 第２図はその要部の構成の一実施例を示すブロック図、 第３図は本発明に係るシングルチップマイコンのタイマ
回路およびシリアル・コミユニケージ目ン・インタフェ
ース回路の構成例を示す回路図である。 ４・・・・タイマ回路、５・・・・シリアル・コミュニ
ケーション・インタフェース回路、７・・・・内部バス
、７ａ・・・・アドレスバス、７ｂ・・・・データバス
、１１・・・・スタンバイ・レジスタ、１２・・・・デ
コーダ、５１・・・・送信用シフトレジスタ。 ５２・・・・受信用シフトレジスタ、Ｆ１〜Ｆｎ”・・
フラグ。 第　　１　　図

Claims (1)

1. 【特許請求の範囲】 １、複数の機能ブロックを有する半導体集積回路におい
   て、各機能ブロックに対応されたフラグ群からなるブロ
   ック指定手段を設け、このブロック指定手段により指定
   された機能ブロックの動作を停止させるように構成され
   てなることを特徴とする半導体集積回路。 ２、上記ブロック指定手段により指定された機能ブロッ
   クの動作停止は、その機能ブロックに対するクロック信
   号の供給を遮断することにより行うようにしたことを特
   徴とする特許請求の範囲第１項記載の半導体集積回路。 ３、上記ブロック指定手段により指定された機能ブロッ
   クの動作停止は、そのブロックに対する電源電圧の供給
   を遮断することにより行うようにしたことを特徴とする
   特許請求の範囲第１項記載の半導体集積回路。