JPS63123140A - History information storage device - Google Patents

History information storage device

Info

Publication number
JPS63123140A
JPS63123140A JP61268864A JP26886486A JPS63123140A JP S63123140 A JPS63123140 A JP S63123140A JP 61268864 A JP61268864 A JP 61268864A JP 26886486 A JP26886486 A JP 26886486A JP S63123140 A JPS63123140 A JP S63123140A
Authority
JP
Japan
Prior art keywords
microprogram
memory
address
execution
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61268864A
Other languages
Japanese (ja)
Inventor
Yoshiyasu Azuma
東 淑靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61268864A priority Critical patent/JPS63123140A/en
Publication of JPS63123140A publication Critical patent/JPS63123140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To use a memory with a narrow bit width as a trace memory by storing information showing continuous causes at the same address as the following one in the area of a memory storing the address when the same microprogram address continues. CONSTITUTION:When a comparator 5 shows agreement through comparison, a selector 6 selects the contents of a register 3, and information showing causes to suppress the execution of a microprogram is written in the memory 7 through a signal line 18. If the comparison result of the comparator 5 does not shown agreement, the selector 6 selects the contents of a register 2, and the address of the microprogram under execution is written in the memory 7 through the signal line 18. Thus the execution of the microprogram is suppressed. If the same microprogram address does not continue, the current microprogram address is written in the shared write area of the memory 7; other wise, the information showing the causes to suppress the execution of the microprogram is stored in the shared write area.

Description

【発明の詳細な説明】 1i且1 本発明は履歴情報記憶装置に関し、特にマイクロプログ
ラム制御装置の履歴情報記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a history information storage device, and more particularly to a history information storage device for a microprogram control device.

従来技術 従来、この種の履歴情報配憶装置においては、マイクロ
プログラムアドレスを記憶するためのビット幅と、履歴
管理に必要な情報を記憶するためのビット幅とを有する
メモリを設けて、マシンサイクルにしたがって情報を記
憶していた。
BACKGROUND ART Conventionally, in this type of history information storage device, a memory having a bit width for storing microprogram addresses and a bit width for storing information necessary for history management is provided. The information was memorized according to the

このような従来の履歴情報記憶装置では、ハードウェア
のエラーが発生したときに行われる再試行処理に入る前
や、主記憶へのリクエストが受付けられないなどの原因
により、マイクロプログラムの実行を抑える信号が出力
されて数ステップにわたって同一のマイクロプログラム
アドレスが続く時にも、その数ステップ分だけ同一のマ
イクロプログラムアドレスが記憶されるので、メモリが
有効に利用されないという欠点があった。
In such conventional history information storage devices, execution of microprograms is suppressed before entering the retry process that occurs when a hardware error occurs, or when a request to main memory is not accepted. Even when a signal is output and the same microprogram address continues for several steps, the same microprogram address is stored for the few steps, so the memory is not used effectively.

また、ハードウェアのエラーの発生や主記憶へのリクエ
ストが受付けられないなどというマイクロプログラムの
実行を抑える原因を識別するための情報は、同一のマイ
クロプログラムアドレスが続いた時にのみ記録すればよ
いにもかかわらず、マイクロプログラムアドレスと並列
にマシンサイクルごとに常に記憶していたので、ビット
幅の大きなメモリを必要とするという欠点があった。
Additionally, information to identify the cause of inhibiting microprogram execution, such as a hardware error or failure to accept a request to main memory, needs to be recorded only when the same microprogram address continues. However, since it was always stored every machine cycle in parallel with the microprogram address, it had the disadvantage of requiring a memory with a large bit width.

l且夏旦濃 本発明は上記のような従来のものの欠点を除去すべくな
されてもので、メモリを有効に利用することができ、ト
レースメモリとしてビット幅の小さなメモリを用いるこ
とができる履歴情報記憶装置の提供を目的とする。
The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional ones, so that memory can be used effectively and history information can be used as trace memory with a small bit width. The purpose is to provide storage devices.

発明の構成 本発明による履歴情報記憶装置は、マイクロプログラム
制御装置の内部状態を示す情報をメモリ内に記憶する履
歴情報記憶装置であって、前記マイクロプログラム制御
装置においてマイクロプログラムアドレスが同一アドレ
スで連続することを検出する検出手段と、前記検出手段
の検出結果に応じて前記マイクロプログラムアドレスと
、前記同一アドレスでの連続の原因を示す原因情報との
うち一方を選択して、前記マイクロプログラムアドレス
と前記原因情報とが共通に書込まれるべき前記メモリの
書込みエリアに記憶する選択記憶手段とを設けるように
したことを特徴とする。
Composition of the Invention A history information storage device according to the present invention is a history information storage device that stores information indicating an internal state of a microprogram control device in a memory, wherein the microprogram addresses are the same and consecutive in the microprogram control device. a detection means for detecting that the microprogram address is the same as the microprogram address by selecting one of the microprogram address and cause information indicating the cause of continuation at the same address according to the detection result of the detection means; The present invention is characterized in that a selective storage means is provided for storing the cause information in a write area of the memory where the cause information is to be written in common.

実施例 次に、本発明の一実施例について図面を参照して説明す
る。
Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。図
において、レジスタ2には信号線10を介して現在実行
中のマイクロプログラムアドレスが入力され、このアド
レスが格納される。レジスa2の出力はレジスタ1と比
較器5とセレクタ6とに信号線13を介して送出される
FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, the address of the microprogram currently being executed is input to register 2 via signal line 10, and this address is stored. The output of register a2 is sent to register 1, comparator 5, and selector 6 via signal line 13.

レジスタ1には信号1i113を介して1マシンサイク
ル前のマイクロプログラムアドレスであるレジスタ2の
出力が入力されて格納される。この格納されたアドレス
は、信号線16を介して比較器5に送出される。
The output of register 2, which is the microprogram address one machine cycle before, is input to register 1 via signal 1i113 and is stored therein. This stored address is sent to the comparator 5 via the signal line 16.

レジスタ3には信号線11を介してハードウェアのエラ
ーの発生や、主記憶へのリクエストが受付けられないな
どというマイクロプログラムの実行を抑える原因を示す
情報が入力されて格納され、この格納された情報はセレ
クタ6に送出される。
Information indicating the cause of inhibiting the execution of the microprogram, such as the occurrence of a hardware error or a request to the main memory not being accepted, is input and stored in the register 3 via the signal line 11. The information is sent to the selector 6.

レジスタ4には信号線12を介して1マシンサイクルご
とに記憶される、図示せぬマイクロプログラム制御装置
の内部情報が入力されて格納される。この格納された内
部情報は、信号線15を介して記憶アドレス生成回路8
で指定されるメモリ7のアドレスに書込まれる(以下メ
モリ7への書込みは記憶アドレス生成回路8からのアド
レスへの書込みとする)。
Internal information of a microprogram control device (not shown), which is stored every machine cycle, is input to the register 4 via a signal line 12 and stored therein. This stored internal information is transmitted to the storage address generation circuit 8 via the signal line 15.
(Hereinafter, writing to the memory 7 is assumed to be writing to an address from the storage address generation circuit 8).

レジスタ1の内容とレジスタ2の内容とが入力される比
較器5では、これらの内容を比較して、信号線17を介
してその比較結果をセレクタ6に送出するとともに、信
号線17を介してメモリ7に書込む。メモリ7に書込ま
れた比較結果は、この比較結果とともにセレクタ6から
メモリ7に書込まれた情報にマイクロプログラムアドレ
スが含まれるかどうかを示すために用いられる。
The comparator 5 to which the contents of the register 1 and the contents of the register 2 are inputted compares these contents and sends the comparison result to the selector 6 via the signal line 17. Write to memory 7. The comparison result written to the memory 7 is used to indicate whether or not the information written from the selector 6 to the memory 7 includes a microprogram address.

セレクタ6は比較器5の比較結果に応じてレジスタ2の
内容く現在実行中のマイクロプログラムアドレス)と、
レジスタ3の内容(マイクロプログラムの実行を抑える
原因を示す情報)とのうち一方を選択する。
The selector 6 selects the contents of the register 2 (currently executing microprogram address) according to the comparison result of the comparator 5.
One of the contents of register 3 (information indicating the cause of suppressing execution of the microprogram) is selected.

すなわち、比較器5の比較結果が一致を示すとぎには、
セレクタ6ではレジスタ3の内容が選択されて、信号線
18を介してメモリ7にマイクロプログラムの実行を抑
える原因を示す情報が書込まれる。また、比較器5の比
較結果が一致を示さないときには、セレクタ6ではレジ
スタ2の内容が選択されて、信号線18を介してメモリ
7に現在実行中のマイクロプログラムアドレスが書込ま
れる。 このように、マイクロプログラムの実行が抑え
られてマイクロプログラムアドレスが同一アドレスで連
続しているかどうかを検出し、連続していないときには
マイクロプログラムアドレスをメモリ7の共通書込みエ
リアに記憶し、連続しているときにはこのマイクロプロ
グラムの実行を抑える原因を示す情報をその共通書込み
エリアに記憶するようにすることによって、ハードウェ
アのエラーの発生や、主記憶へのリフニス1〜が受付り
られないときなどには、必ず数ステップにわたって同一
のマイク[1プログラムアドレスが保持されるので、こ
のとき、マイクロプログラムアドレスのかわりにこれら
のマイクロプログラムの実行を抑える原因を示す情報を
記憶することができ、1〜レースメモリとしてピッ1〜
幅の小さなメモリを用いることができ、メモリを有効に
利用することができる。
That is, when the comparison result of the comparator 5 indicates a match,
The contents of the register 3 are selected by the selector 6, and information indicating the reason for suppressing the execution of the microprogram is written into the memory 7 via the signal line 18. Further, when the comparison result of the comparator 5 does not indicate a match, the contents of the register 2 are selected by the selector 6, and the address of the microprogram currently being executed is written into the memory 7 via the signal line 18. In this way, the execution of the microprogram is suppressed, and it is detected whether or not the microprogram addresses are consecutive at the same address. If they are not consecutive, the microprogram addresses are stored in the common write area of the memory 7, and By storing information indicating the cause of inhibiting the execution of this microprogram in the common write area when the microprogram is being Since the same microphone [1 program address is always held over several steps, at this time, instead of the microprogram address, information indicating the cause of suppressing the execution of these microprograms can be stored, Pick 1 as a memory
A memory with a small width can be used, and the memory can be used effectively.

発明の詳細 な説明したように本発明によれば、マイクロプログラム
アドレスが同一アドレスで連続するときに、このマイク
ロプログラムアドレスを記憶していたメモリの領域に同
一アドレスで連続する原因を示す情報を配憶するように
することによって、メモリを有効に利用することができ
、トレースメモリとしてビット幅の小さなメモリを用い
ることができるという効果がある。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when microprogram addresses are consecutive at the same address, information indicating the cause of the consecutive same addresses is placed in the area of the memory where the microprogram addresses were stored. By storing the data, the memory can be used effectively, and a memory with a small bit width can be used as the trace memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 1〜4・・・・・・レジスタ 5・・・・・・比較器 6・・・・・・セレクタ FIG. 1 is a block diagram showing one embodiment of the present invention. Explanation of symbols of main parts 1~4・・・Register 5... Comparator 6...Selector

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラム制御装置の内部状態を示す情報をメ
モリ内に記憶する履歴情報記憶装置であって、前記マイ
クロプログラム制御装置においてマイクロプログラムア
ドレスが同一アドレスで連続することを検出する検出手
段と、前記検出手段の検出結果に応じて前記マイクロプ
ログラムアドレスと、前記同一アドレスでの連続の原因
を示す原因情報とのうち一方を選択して、前記マイクロ
プログラムアドレスと前記原因情報とが共通に書込まれ
るべき前記メモリの書込みエリアに記憶する選択記憶手
段とを設けるようにしたことを特徴とする履歴情報記憶
装置。
A history information storage device that stores information indicating an internal state of a microprogram control device in a memory, the detection device detecting that microprogram addresses are consecutively the same in the microprogram control device, and the detection device According to the detection result, one of the microprogram address and cause information indicating the cause of consecutive occurrences at the same address is selected, and the microprogram address and the cause information to be written in common are selected. 1. A history information storage device comprising a selection storage means for storing information in a write area of a memory.
JP61268864A 1986-11-12 1986-11-12 History information storage device Pending JPS63123140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61268864A JPS63123140A (en) 1986-11-12 1986-11-12 History information storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61268864A JPS63123140A (en) 1986-11-12 1986-11-12 History information storage device

Publications (1)

Publication Number Publication Date
JPS63123140A true JPS63123140A (en) 1988-05-26

Family

ID=17464323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61268864A Pending JPS63123140A (en) 1986-11-12 1986-11-12 History information storage device

Country Status (1)

Country Link
JP (1) JPS63123140A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146650A (en) * 1988-11-29 1990-06-05 Yokogawa Electric Corp Bus analyzer
US5056013A (en) * 1988-11-14 1991-10-08 Nec Corporation In-circuit emulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056013A (en) * 1988-11-14 1991-10-08 Nec Corporation In-circuit emulator
JPH02146650A (en) * 1988-11-29 1990-06-05 Yokogawa Electric Corp Bus analyzer

Similar Documents

Publication Publication Date Title
JPS63123140A (en) History information storage device
JP2751822B2 (en) Memory control method for FIFO memory device
JPH1011284A (en) Controlled storage device
JP3098363B2 (en) Storage device
KR830002883B1 (en) Micro programmable controller
JPH0229833A (en) Maintenance diagnostic system
JPS6218943B2 (en)
JPH06324952A (en) Patrol control circuit for memory device
JPH02302855A (en) Memory control system
JPH0566982A (en) Data storing system
JPH038040A (en) 1-bit error information storage device
JPH04156641A (en) Register access device
JPH04106647A (en) Memory diagnostic system
JPH0324640A (en) Debugging system for information processor
JPH02242445A (en) Debugging mechanism for information processor
JPS62130443A (en) Memory access controller
JPS58182756A (en) Microprogram controller
JPS6168648A (en) Method for storing branch trace address
JPH02110741A (en) Microprogram controller
JPS58123145A (en) State history storage device
JPH07219858A (en) Information processor
JPH04236644A (en) Cache memory diagnostic system
JPS61253565A (en) Storage device
JPH04237351A (en) Memory rewriting system
JPH02144633A (en) Error correcting device for control storage