JPS63121331A - Multiplex demodulator - Google Patents
Multiplex demodulatorInfo
- Publication number
- JPS63121331A JPS63121331A JP26700686A JP26700686A JPS63121331A JP S63121331 A JPS63121331 A JP S63121331A JP 26700686 A JP26700686 A JP 26700686A JP 26700686 A JP26700686 A JP 26700686A JP S63121331 A JPS63121331 A JP S63121331A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- terminal
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ−ディジタル変換されたマルチプレ
ックス信号の復調を行うためのマルチプレックス復調装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a multiplex demodulation device for demodulating a multiplex signal that has been converted from analog to digital.
従来の技術
従来の技術としては、例えばアナログ−ディジタル変換
されたマルチプレックス信号に、パイロット信号から再
生された複数ビットの正弦波キャリア信号を乗すること
により副信号を復調する回路と、前記復調回路の出力信
号からローパスフィルタを介して副信号のみを得る回路
と、前記マルチプレックス信号からローパスフィルタを
介して主信号を得る回路と、前記主信号と副信号にデマ
トリクスを施し、左右の出力を取り出す回路から構成さ
れるマルチプレックス復調装置が知られていた。BACKGROUND ART Conventional technologies include, for example, a circuit that demodulates a sub signal by multiplying an analog-to-digital converted multiplex signal by a multi-bit sine wave carrier signal regenerated from a pilot signal, and A circuit that obtains only the sub signal from the output signal of the circuit through a low pass filter, a circuit that obtains the main signal from the multiplex signal through the low pass filter, and a circuit that performs dematrixing on the main signal and the sub signal and outputs the left and right signals. A multiplex demodulator consisting of a circuit for extracting information has been known.
以下、図面を参照しながら、前述したようなマルチプレ
ックス復調装置について説明を行う。The multiplex demodulator as described above will be described below with reference to the drawings.
第２図に従来のマルチプレックス復調装置の回路構成を
示す。第２図において、２１は第１の入力端子、２２は
第２の入力端子、２３はｎ（＞１） Ｘｍ（Ｘ）ビット
の乗算器、２４ａ 、２４ｂはオーディオ帯域の信号の
みを通過させるローパスフィルタ、２６は加算器、２６
は減算器、２７は第１の出力端子、２８は第２の出力端
子である。第」の入力端子２１から入力された。アナロ
グ−ディジタル変換されたオーディオ帯域の主信号と搬
送波抑圧側波帯変調された副信号からなるマルチプレッ
クス信号からｆｊＪ、１のローパスフィルタ２４ａを介
して主信号が取り出される。一方、位相同期ループ回路
等により再生され第２の入力端子２２よ多入力された複
数ビットよシなるキャリア信号と前記マルチプレックス
信号を乗算器２３で乗することにより副信号を復調し第
２のローパスフィルタ２４ ｂ ｆ介して副信号のみを
取り出す。FIG. 2 shows the circuit configuration of a conventional multiplex demodulator. In FIG. 2, 21 is a first input terminal, 22 is a second input terminal, 23 is an n (> 1) Filter, 26 is an adder, 26
is a subtracter, 27 is a first output terminal, and 28 is a second output terminal. The input signal was input from the input terminal 21 of the second input terminal. A main signal is extracted from a multiplex signal consisting of an analog-to-digital converted audio band main signal and a sub signal subjected to carrier suppression sideband modulation via a low-pass filter 24a of fjJ,1. On the other hand, the sub-signal is demodulated by multiplying the multi-bit carrier signal reproduced by a phase-locked loop circuit or the like and input to the second input terminal 22 by the multiplex signal in the multiplier 23. Only the sub-signals are taken out through the low-pass filters 24 b f.
第１のローパスフィルタ２４ａの出力信号と第２のロー
パスフィルタ２４ｂの出力信号を加算器２６で加えるこ
とによシ第１の復調信号を得、第１の出力端子２７から
取シ出すと共に、第１のローパスフィルタ２４ａの出力
信号から第２のローパスフィルタ２４ｂの出力信号を減
算器２６で減することにより第２の復調信号を得、第２
の出力端子２８から取り出す。A first demodulated signal is obtained by adding the output signal of the first low-pass filter 24a and the output signal of the second low-pass filter 24b in an adder 26, and is taken out from the first output terminal 27. A second demodulated signal is obtained by subtracting the output signal of the second low-pass filter 24b from the output signal of the first low-pass filter 24a, and
It is taken out from the output terminal 28 of.
元信号’ｔＬ（左信号）およびＲ（右信号）、キャリア
信号を地０とすると、マルチプレックス信号ａｏｍｐは
、
ｃｏｍｐ＝（Ｌ＋Ｒ）＋２（Ｌ−Ｒ） ・ｇｔｎθとな
る（北米テレビ音声多重放送の場合）。When the original signals 'tL (left signal) and R (right signal) and the carrier signal are set to 0, the multiplex signal aomp becomes comp=(L+R)+2(L-R) ・gtnθ (North American TV audio multiplex broadcasting in the case of).
ここで、Ｌ−）−Ｒは主信号を、Ｌ−Ｒは副信号を意味
する。Here, L-)-R means a main signal, and LR means a sub-signal.
第１のローパスフィルタ２４ａは上式の第２項を除去す
るので主信号Ｌ−１−Ｒのみが取シ出される。Since the first low-pass filter 24a removes the second term in the above equation, only the main signal L-1-R is extracted.
一方、乗算器２３の出力ＭＰＹは、
ＭＰＹ＝（Ｌ＋Ｒ） −ｍθ＋２（Ｌ−Ｒ）・−〇＝（
Ｌ−Ｒ）＋（Ｌ＋Ｒ）−蜘θ−（Ｌ−Ｒ）−ＣＯＳ２θ
となり、第２のローパスフィルタ２４ｂで上式の第２．
第３項が除去され、副信号Ｌ−Ｒが得られる。On the other hand, the output MPY of the multiplier 23 is MPY=(L+R) −mθ+2(L−R)・−〇=(
L-R)+(L+R)-Spiderθ-(L-R)-COS2θ
Then, the second low-pass filter 24b converts the second .
The third term is removed and a sub-signal LR is obtained.
加算器２６の出力ＡＤＤは、
ＡＤＤ＝（Ｌ＋Ｒ）＋（Ｌ−Ｒ）＝２１゜となシ、一方
減算器２６の出力ＳＵＢは、５ＵＢ＝（Ｌ十Ｒ）−（Ｌ
−Ｒ）に２Ｒとなり、復調出力が得られることが分かる
。The output ADD of the adder 26 is ADD=(L+R)+(L-R)=21°, while the output SUB of the subtracter 26 is 5UB=(L+R)−(L
-R) becomes 2R, and it can be seen that a demodulated output can be obtained.
発明が解決しようとする問題点
しかしながら、前述のように複数ビットの乗算により復
調を行うと、規模の大きな乗算器を要し、また前段の位
相同期ループ回路の構成か複雑になるなどの問題を有し
ていた。Problems to be Solved by the Invention However, performing demodulation by multiplying multiple bits as described above requires a large-scale multiplier, and the structure of the phase-locked loop circuit in the previous stage becomes complicated. had.
本発明は、前記問題点に鑑みてなされたもので、１ビッ
トのキャリア信号で復調することにより、復調回路の規
模を小さくし、また前段の位相同期ループなどの構成も
簡単化させることのできるマルチプレックス復調装置を
提供するものである。The present invention has been made in view of the above problems, and by demodulating with a 1-bit carrier signal, it is possible to reduce the scale of the demodulation circuit and simplify the configuration of the phase-locked loop in the previous stage. A multiplex demodulator is provided.
問題点を解決するための手段
この目的を達成するために、本発明のマルチプレックス
復調装置は、アナログ−ディジタル変換されたオーディ
オ帯域の主信号と搬送波抑圧側波帯変調された副信号か
らなるマルチプレックス信号を第１の入力端子から入力
し、パイロット信号から位相同期ループ回路などＫよシ
再生された１ピツトのキャリア信号を第２の入力端子よ
り入力し、前記第２の入力端子に接続され前記キャリア
信号の論理値によシ前記マルチプレックス信号に定数Ａ
（π／４あるいはその近似値）あるいは−Ａを乗する乗
算回路と、前記第１の入力端子に接続され前記マルチプ
レックス信号の高周波成分を除去する第１のローパスフ
ィルタと、前記乗算回路の出力信号の高周波成分を除去
する第２のローパスフィルタと、前記第１のローパスフ
ィルタの出力と前記第２のローパスフィルタの出力を加
える加算器と、前記第１のローパスフィルタの出力から
前記第２のローパスフィルタの出力を減する減算器を備
え、前記加算器の出力を第１の出力端子から取シ出し、
前記減算器の出力を第２の出力端子から取り出すように
構成されている。Means for Solving the Problems In order to achieve this object, the multiplex demodulator of the present invention provides a multiplex demodulation device that generates a multiplex demodulator consisting of an analog-to-digital converted audio band main signal and a carrier-suppressed sideband modulated sub-signal. A plex signal is input from a first input terminal, a 1-pit carrier signal regenerated from a pilot signal by a phase-locked loop circuit or the like is input from a second input terminal, and the signal is connected to the second input terminal. A constant A is applied to the multiplex signal depending on the logical value of the carrier signal.
(π/4 or its approximate value) or -A; a first low-pass filter connected to the first input terminal to remove high frequency components of the multiplex signal; and an output of the multiplier circuit. a second low-pass filter for removing high-frequency components of the signal; an adder for adding the output of the first low-pass filter and the output of the second low-pass filter; comprising a subtracter for subtracting the output of the low-pass filter, and taking out the output of the adder from a first output terminal;
The output of the subtracter is configured to be taken out from a second output terminal.
作 用
このように、１ビットのキャリア信号で復調を行うこと
によシ、復調回路の規模を低減でき、さらに前段の位相
同期ループなどのキャリア再生回路も簡単化できる。Function By performing demodulation using a 1-bit carrier signal in this manner, the scale of the demodulation circuit can be reduced, and furthermore, the carrier regeneration circuit such as the phase-locked loop in the previous stage can be simplified.
実施例
以下、本発明の一実施例について、図面を参照Ｃながら
説明する。第１図は本発明の一実施例におけるマルチプ
レックス復調装置のプａツク図を示すものである。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of a multiplex demodulator according to an embodiment of the present invention.
第１図において、１１は第１の入力端子、１２は第２の
入力端子、１３はｎ（＞１）ビットの信号入力端子と１
ビットの入力端子を持つ乗算回路、１３ａ〜１３９は乗
算回路１３の構成要素であシ、１３ａはｎ個の排他的論
理和ゲート（以下、ＸＯＲとよぶ）であシ、それぞれの
ＸＯＨの一方の入力端子はｎビットのそれぞれの信号入
力端子に接続され、他方の入力端子は全てのＸＯＲが１
ビットの入力端子に接続されている。１３ｂは加算器で
あシ、一方の入力端子には前記ＸＯＨの出力が接続され
、他方の入力端子にはゼロが入力されておシ、キャリー
入力端子は前記１ビットの入力端子と接続されている。In FIG. 1, 11 is a first input terminal, 12 is a second input terminal, 13 is an n (>1) bit signal input terminal, and 1
A multiplication circuit having a bit input terminal, 13a to 139 are the components of the multiplication circuit 13, and 13a is n exclusive OR gates (hereinafter referred to as XOR), one of each XOH. The input terminal is connected to each n-bit signal input terminal, and the other input terminal is
Connected to the bit input terminal. 13b is an adder, one input terminal is connected to the output of the XOH, the other input terminal is inputted with zero, and the carry input terminal is connected to the 1-bit input terminal. There is.
１３ｃ、１３ｄ、１３ｅはそれぞれ係数２−１．２−２
．２−５の乗算器であるが、ビットシフトによって実現
するので、実際のノ為−ドウェアは不要である。１３ｆ
、１３ｇは加算器であシ、前記加算器１３ｂの出力を乗
算器１３ｃ〜１３ｅに入力し、乗算器１３ａと乗算器１
３ｄの出力を加算器１３ｆによシ加算し、乗算器１３ｅ
と加算器１ｓｆの出力を加算器１３ｇにより加算し、構
成要素１３ａ〜１３ｇで係数０．７８１２５の乗算器を
構成し、加算器１３ｑの出力を乗算回路１３の出力端子
に取シ出している。１４ａ、１４ｂはローパスフィルタ
、１６は加算器、１６は減算器、１７は第１の出力端子
、１８は第２の出力端子であり、それぞれ従来例の２４
ａ 、２４ｂ 。13c, 13d, 13e each have a coefficient of 2-1.2-2
．． Although it is a 2-5 multiplier, it is realized by bit shifting, so no actual hardware is required. 13f
, 13g are adders, and the output of the adder 13b is input to multipliers 13c to 13e, and the multiplier 13a and multiplier 1
3d is added to the adder 13f, and the output is added to the multiplier 13e.
and the output of adder 1sf are added by adder 13g, component elements 13a to 13g constitute a multiplier with a coefficient of 0.78125, and the output of adder 13q is taken out to the output terminal of multiplier circuit 13. 14a and 14b are low-pass filters, 16 is an adder, 16 is a subtracter, 17 is a first output terminal, and 18 is a second output terminal.
a, 24b.
２５．２６．２７，２８に対応し、機能も等しいので説
明は省略する。25, 26, 27, and 28, and have the same functions, so the explanation will be omitted.
ここで、信号は２の補数表現になっているとする。Here, it is assumed that the signal is expressed in two's complement.
元信号’ｔＬ（左信号）およびＲ（右信号）、キャリア
信号を―θとすると、マルチプレックス信号ｃｏｍｐは
、
ａｏｍｐ＝（Ｌ＋Ｒ）＋２（Ｌ−Ｒ） ・ｔＡｎθとな
る。Assuming that the original signals 'tL (left signal) and R (right signal) and the carrier signal are −θ, the multiplex signal comp is as follows: aomp=(L+R)+2(L−R)·tAnθ.
主信号Ｌ−１−Ｒは、従来例と同様に第１のローパスフ
ィルタ１４ａを介して得られる。一方、Ｘ０Ｒ１３ａと
加算器１３ｂは、復調装置に用いられるキャリア信号が
論理１のときには−１を、論理０のときには１を乗する
機能を果たすので、キャリア信号として方形波を用いた
ことになる。振幅１の方形波のフーリエ級数ｒｅｃｔは
、
ｒｅｃｔ＝４／π−Σ１ ／（２ｎ＋１ ） ＠５ｉｎ
（２ｍ＋１ ）θｎ＝０
であり、従来例の正弦波キャリアと比べ振幅が４／π倍
になっているので、逆数π／４ を掛ける必要がある。The main signal L-1-R is obtained via the first low-pass filter 14a as in the conventional example. On the other hand, the X0R 13a and the adder 13b function to multiply the carrier signal used in the demodulator by -1 when it is a logic 1, and by 1 when it is a logic 0, so a square wave is used as the carrier signal. The Fourier series rect of a square wave with amplitude 1 is rect=4/π-Σ1/(2n+1) @5in
(2m+1)θn=0, and since the amplitude is 4/π times as large as that of the conventional sine wave carrier, it is necessary to multiply by the reciprocal number π/4.
実施例ではこの値の近似値として０．７８１２５ を
選んでいる。In the embodiment, 0.78125 is selected as an approximate value of this value.
マルチプレックス信号ＣＯｍｐは、乗算回路１３を介し
て、
ＭＰＹ＝（Ｌ＋Ｒ） ・ｒｅｃｔ＋２（Ｌ−Ｒ） ・ｓ
ｔｎθｅｒｅｃｔ＝Ｌ−Ｒ＋（Ｌ＋Ｒ）−Σ １／（２
ｎ’１ ） ・ｍ（２ｎ＋１ ）θとなり、第２のロー
パスフィルタ１４ｂで上式ノ第２．第３項が除去され、
副信号Ｌ−Ｒが得られる。The multiplex signal COMP is passed through the multiplication circuit 13 as follows: MPY=(L+R) ・rect+2(L-R) ・s
tnθerect=L−R+(L+R)−Σ 1/(2
n'1 ) ·m(2n+1)θ, and the second low-pass filter 14b converts the second . Section 3 is removed;
A sub-signal LR is obtained.
加算器１６の出力ＡＤＤは、
ＡＤＤ＝（Ｌ４−Ｒ）＋（Ｌ−Ｒ） ＝２Ｌとなシ、一
方減算器１６の出力ＳＵＢは、５ＵＢ＝（Ｌ＋Ｒ）−（
Ｌ−Ｒ）＝２Ｒとなり、従来例同様、復調出力が得られ
ることが分かる。The output ADD of the adder 16 is ADD=(L4-R)+(L-R)=2L, while the output SUB of the subtracter 16 is 5UB=(L+R)-(
LR)=2R, and it can be seen that a demodulated output can be obtained as in the conventional example.
発明の効果
本発明は、アナログ−ディジタル変換されたオーディオ
帯域の主信号と搬送波抑圧側波帯変調された副信号から
なるマルチプレックス信号′ｆ！：第１の入力端子から
入力し、パイロット信号から位相同期ループ回路などに
より再生された１ビットのキャリア信号を第２の入力端
子よ多入力し、前記第２の入力端子に接続され前記キャ
リア信号の論理値によシ前記マルチプレックス信号に定
数Ａ（π／４ あるいはその近似値）あるいは−Ａｉ乗
する乗算回路と、前記第１の入力端子に接続され前記マ
ルチプレックス信号の高周波成分を除去する第１のロー
パスフィルタと、前記乗算回路の出力信号の高尚波成分
を除去する第２のローパスフィルタと、前記第１のロー
パスフィルタの出力と前記第２のローパスフィルタの出
力を加える加算器ト、前記第１のローパスフィルタの出
力から前記第２のローパスフィルタの出力全滅する減算
器を備え、前記加算器の出力を第１の出力端子から取り
出し、前記減算器の出力を第２の出力端子から取シ出す
ように構成し、１ビットのキャリア信号で復調すること
により、復調回路の規模を小さくし、また前段の位相同
期ループなどの構成も簡単化させることのできるマルチ
プレックス復調装置を実現できるものである。Effects of the Invention The present invention provides a multiplex signal 'f!' consisting of an audio band main signal converted from analog to digital and a sub signal subjected to carrier suppression sideband modulation. : A plurality of 1-bit carrier signals input from a first input terminal and regenerated from a pilot signal by a phase-locked loop circuit, etc. are input to a second input terminal, and the carrier signal is connected to the second input terminal. a multiplication circuit that multiplies the multiplex signal by a constant A (π/4 or its approximate value) or -Ai according to a logical value; and a multiplier circuit that is connected to the first input terminal and removes high frequency components of the multiplex signal. a first low-pass filter; a second low-pass filter that removes high-frequency components of the output signal of the multiplication circuit; and an adder that adds the output of the first low-pass filter and the output of the second low-pass filter; A subtracter is provided to eliminate the output of the second low-pass filter from the output of the first low-pass filter, the output of the adder is taken out from the first output terminal, and the output of the subtracter is taken out from the second output terminal. A multiplex demodulator can be realized that can reduce the scale of the demodulation circuit and simplify the configuration of the phase-locked loop in the previous stage by configuring the carrier signal to be taken out and demodulating with a 1-bit carrier signal. It is something.
第１図は本発明のマルチプレックス復調装置の一実施例
におけるブロック図、第２図は従来のマルチプレックス
復調装置のブロック図である。
１１・・・・・・第１の入力端子、１２・・・・・・第
２の入力端子、１３・・・・・・乗算回路、１３ａ・・
・・・・排他的論理和ゲート、１３ｂ、１３ｆ、１３ｇ
・・・・・・加算器、１３ａ、１３ｄ、１３ｅ・・・・
・・乗算器、１４ａ・・・・・・第１のローパスフィル
タ、１４ｂ・・・・・・第２のローパスフィルタ、１５
・・・・・加算器、１６・・・・・・減算器、１７・・
・・・・第１の出力端子、１８・・・・・・第２の出力
端子。FIG. 1 is a block diagram of an embodiment of a multiplex demodulator according to the present invention, and FIG. 2 is a block diagram of a conventional multiplex demodulator. 11...First input terminal, 12...Second input terminal, 13...Multiplication circuit, 13a...
...Exclusive OR gate, 13b, 13f, 13g
...Adder, 13a, 13d, 13e...
... Multiplier, 14a... First low-pass filter, 14b... Second low-pass filter, 15
...Adder, 16...Subtractor, 17...
. . . 1st output terminal, 18 . . . 2nd output terminal.
Claims (1)
号と搬送波抑圧側波帯変調された副信号からなるマルチ
プレックス信号を第１の入力端子から入力し、パイロッ
ト信号から位相同期ループ回路などにより再生された１
ビットのキャリア信号を第２の入力端子より入力し、前
記第２の入力端子に接続され前記キャリア信号の論理値
により前記マルチプレックス信号に定数Ａ、あるいは−
Ａを乗する乗算回路と、前記第１の入力端子に接続され
前記マルチプレックス信号の高周波成分を除去する第１
のローパスフィルタと、前記乗算回路の出力信号の高周
波成分を除去する第２のローパスフィルタと、前記第１
のローパスフィルタの出力と前記第２のローパスフィル
タの出力を加える加算器と、前記第１のローパスフィル
タの出力から前記第２のローパスフィルタの出力を減す
る減算器を備え、前記加算器の出力を第１の出力端子か
ら取り出し、前記減算器の出力を第２の出力端子から取
り出すようにしたマルチプレックス復調装置。A multiplex signal consisting of an analog-to-digital converted main signal in the audio band and a sub signal subjected to carrier suppression sideband modulation is input from the first input terminal, and a 1 signal is reproduced from the pilot signal by a phase-locked loop circuit or the like.
A bit carrier signal is input from a second input terminal, and is connected to the second input terminal, and depending on the logic value of the carrier signal, a constant A or - is applied to the multiplex signal.
a multiplier circuit for multiplying A, and a first multiplier connected to the first input terminal for removing high frequency components of the multiplex signal.
a second low-pass filter that removes high frequency components of the output signal of the multiplication circuit;
an adder that adds the output of the low-pass filter and the output of the second low-pass filter, and a subtracter that subtracts the output of the second low-pass filter from the output of the first low-pass filter, the output of the adder A multiplex demodulator, wherein the subtracter output is taken out from a first output terminal, and the output of the subtracter is taken out from a second output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26700686A JPS63121331A (en) | 1986-11-10 | 1986-11-10 | Multiplex demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26700686A JPS63121331A (en) | 1986-11-10 | 1986-11-10 | Multiplex demodulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63121331A true JPS63121331A (en) | 1988-05-25 |
Family
ID=17438747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26700686A Pending JPS63121331A (en) | 1986-11-10 | 1986-11-10 | Multiplex demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63121331A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012045A (en) * | 1988-03-03 | 1991-04-30 | Sumitomo Electric Industries, Ltd. | Cable with an overall shield |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644638A (en) * | 1979-09-14 | 1981-04-23 | Werner & Pfleiderer | Extruding machine with wide injection head and calendar attached |
| JPS5853806A (en) * | 1981-09-25 | 1983-03-30 | Tdk Corp | Inductance element |
| JPS61210734A (en) * | 1985-02-22 | 1986-09-18 | アールシーエー トムソン ライセンシング コーポレーシヨン | Digital circuit for decoding digitized demodulation fm stereo signal |
-
1986
- 1986-11-10 JP JP26700686A patent/JPS63121331A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644638A (en) * | 1979-09-14 | 1981-04-23 | Werner & Pfleiderer | Extruding machine with wide injection head and calendar attached |
| JPS5853806A (en) * | 1981-09-25 | 1983-03-30 | Tdk Corp | Inductance element |
| JPS61210734A (en) * | 1985-02-22 | 1986-09-18 | アールシーエー トムソン ライセンシング コーポレーシヨン | Digital circuit for decoding digitized demodulation fm stereo signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012045A (en) * | 1988-03-03 | 1991-04-30 | Sumitomo Electric Industries, Ltd. | Cable with an overall shield |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2651630A1 (en) | DISPUTE FOR FREQUENCING AN AUXILIARY SIGNAL WITH A TELEVISION SIGNAL. | |
| JP3563090B2 (en) | FIR filter | |
| US3723880A (en) | System for the transmission of multilevel data signals | |
| JP3502644B2 (en) | High definition television receiver | |
| JPH0247952A (en) | Signal demodulator | |
| JP3502645B2 (en) | Apparatus for processing transmitted signals | |
| JPH0824356B2 (en) | Acoustic channel circuit of digital television receiver | |
| US5521944A (en) | Circuit for a demodulator for a radio data signal in a radio receiver | |
| US4493099A (en) | FM Broadcasting system with transmitter identification | |
| JPS61210734A (en) | Digital circuit for decoding digitized demodulation fm stereo signal | |
| US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
| US3754101A (en) | Frequency rate communication system | |
| US7149312B1 (en) | Method and device to retrieve RDS information | |
| US3855539A (en) | Method and apparatus for noise reduction in discrete phase modulated signals | |
| JPS63121331A (en) | Multiplex demodulator | |
| US4731844A (en) | Apparatus for cancelling a pilot signal from a composite signal | |
| CN101253681B (en) | Demodulator and demodulation method | |
| US8774416B2 (en) | Receiver | |
| JP3370716B2 (en) | Signal processing circuit by FM stereo band division | |
| JP3640669B2 (en) | Circuit device for derivation of sound quality signal depending on sound quality of received multiplexed signal | |
| JP2001285226A (en) | Fm stereo signal demodulator | |
| US8064858B1 (en) | Digital carrier-recovery scheme for FM stereo detection | |
| RU1775867C (en) | Method of stereophonic radio broadcast and broadcasting system | |
| JP2001333034A (en) | Device for demodulating multiplexed signal | |
| KR950003359B1 (en) | Demodulator fit for high speed processing |