JPS63120437A - 半導体集積回路構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体集積回路構造に関し、特に、出発材料と
してバルク半導体基板を用いながらも、互いに隣接する
素子形成領域間を電気的に確実に分離でき、それらの間
での漏洩電流を極力小さく抑え得るようにするための改
良に関する。

〈従来の技術〉 例えばある半導体基板ないし半導体層上に、光電変換素
子や電界効果トランジスタ等の各種機能素子を複数、隣
接して集積する場合、それぞれに所定の占有面積を有す
る各々の素子形成領域を互いに密に隣接させて集積配置
することは良く行なわれる。

これに際してはまた、通常、当該隣接する素子形成領域
間を電気的に分離する必要があるが、従来、このために
採用されていた古典的な分離構造は、代表的には第６図
示のようになっていた。

説明すると、バルク半導体基板１の上に当該バルク半導
体基板とは逆導電型で適宜な厚みのエピタキシャル結晶
層１１を成長させ、このエピタキシャル層１１中に個々
の素子形成領域ｌＯを互いに隣接させながら集積配置す
る。

隣接１−る素子形成領域１０．１０の間の電気的な分離
ないし絶縁は、エピタキシャル層１１の表面から裏面に
抜け、かつ当該裏面部にてバルク半導体基板１に接する
エピタキシャル層１１とは逆導電型（したがって半導体
基板１と同一導電型）の分離領域４０によりなされ、一
般にこの分離領域４０はエピタキシャル層１１の表面か
らのいわゆる不純物ドライブイン上程によって形成され
る。

すなわち、個々の素子形成領域１０は、横力向には分離
領域４０によって、また底部は半導体基板１によって、
隣の素子形成領域１０と分離される。

なお図星の場合は、各素子形成領域１０内に形成される
素子どしてフォトトランジスタ ？いるが、本発明においＣは、各素子形成領域内に形成
される素子の袖類、構造等は問わず、一般的な分離構造
を提供するものであるため、こうした素子構造について
はこれ以トの説明を控え′で置く。

しかるに、このような従来の分離構造では、まずエピタ
キシャル結晶層１１の厚味は、上記の分離領域４０に見
ら狛るように、その表面から裏面に掛けて適当なる不純
物領域を５通的に形成できる程度の厚さとしなけ２＋ば
ならない。

具体的な数値の−１−からは、通常提供さ１するバルク
半導体基板１の厚味が一般に自ｐｍから数白脚程度のオ
ーダにあるのに対し、上記フォトトランジスタ る厚味はたかだか数戸から厚くても数ｊ−　ｐｍ程度で
１分なため、当該エピタキシャル層１１の厚味もそうし
たオーダに選ばわる。

換言すれば、その程度の厚味で足りるからこそ、当該エ
ピタキシャル層１１にその表面から裏面に抜ける不純物
領域４０をドライブイン−Ｙ−程等により形成できるの
である。通常提供されるバルク゛ｒ。

力，体基板の厚味のままでは、そうした不純物４通領域
の形成は不ｒ＋Ｊ能である。

一方、このようにバルク半導体基板に基づいて形成され
る集積回路構造に対し、素子形成領域を配すべき゛ｒ−
導体薄層を機械的支持基板を兼ねる別途な絶縁性基板の
トに構成するようにしたものがある。

これは一般にセミコンダクタ・オン・インシユレータ、
すなわちＳＯＩ構造と総称できるもので、サファイア基
板上にシリコン薄層をヘテロエピタキシャル成長させた
ものとか、石英基板等の絶縁基板上にシリコン薄膜を形
成し、そ、！１．にレーザとか電ｆビームを照射して溶
融、結晶化させたもの等がある。

こうしたＳＯＩ構造では、実質的に絶縁基板上に各素子
形成領域が独立に、ないし島状に形成されるので、隣接
するもの同志の絶縁分離にｐｎ接合は用いないで済む。

〈発明が解決しようとする問題点〉 上記のように、バルク半導体基板を用いた占典的な分離
構造においては、分離領域４０および底面の基板１と素
子形成領域１０との間にあって偶発的に生ずる寄生ｌ・
ランジスタの問題から逃ね得す、また、素子形成領域１
０とその底面の基板１との間の接合容量が大きな浮遊容
量となり、集積回路の動作速度を低下させる要因となっ
ていた外、素子形成領域の底面接合での漏洩電流も見込
まね、こわは特に高インピーダンス回路設計で問題にな
っていた。

例えば素子形成領域内にフォトトランジスタやフォトダ
イオード等の光電変換素子を形成１ノた場合、底面の分
離接合が比較的長波長の光に対して相当に大きな電流を
発生し、結果として素子−間にリークバスを形成してし
まうのである。

さらに、基板ないし分離領域と素子−形成領域との間の
ｐｎ接合が順バイアスされる電位関係での使用はもちろ
んできず、使用電位関係に特定のあることも一つの欠点
となっていた。

こ、１１に対してＳＯＩ構造では、既述のように、隣接
する素子形成領域間にｐｎ接合による分離構茄は用いて
おらず、また、各素子形成領域の底部は絶縁性の基板に
接しているので、必然的に素子形成領域底面での隣接素
子形成領域との間の絶縁分離は確実になり、寄生ダイオ
ードや寄生トランジスタの生成のおそれも少なく、動作
電位関係の制限もないものとなる。

しかし、最も大きな問題は、異種絶縁性基板の−Ｆに成
長させた半導体薄層の電気的ないし物理的な特性のいか
んである。実際上、こうしたＳｏｌ構造では、バルク半
導体基板によった場合程、良好な特性を得ることはでき
なかった。

例えばＳＯＩ構造の一種であるサファイア・オン・シリ
コン（ＳＯＳ）構造の場合、サファイア基板上にエピタ
キシャル成長させたシリコン薄層は、層質としては単結
晶になっているものの、サファイア基板との熱膨張係数
の違いにより、高温でエピタキシャル成長を受けたこと
による応力歪を蓄積し、エネルギ・バンド構造が変化し
て電子移動度が低下する欠点を持っていたし、キャリア
寿命も短かかった。

また、既述の他のＳＯＩ構造として、アニール工程を経
たシリコン薄層においては、単結晶とはならず、多結晶
状態であり、結晶粒界のデバイス特性に与える影響も好
ましくなかった。

本発明はこうした観点に立ってなされたもので、Ｓｏｌ
構造のように、異種絶縁基板上に形成した半導体薄層を
用いず、出発材料として良好な電気特性の得られるバル
ク半導体基板を用いるとの前提を崩すことなく、従来の
バルク半導体基板を用いた場合の分離構造の持つ欠点を
克服し、浮遊容量、寄生トランジスタ動作、漏洩電流の
発生のいづれをも排除するか、少なくとも極力低減化せ
んとしたものである。

〈問題点を解決するための手段〉 本発明は上記目的を達成するため、次のような構成の半
導体集積回路構造を提供する。

半導体薄層内にあって隣接する素子形成領域間に設けら
れ、該半導体薄層を表面から裏面に掛けて貫通しながら
上記素子形成領域と整流性接合をなす主分離領域と： 該主分離領域の厚みの全部またはほぼ全部に亘り、該主
分離領域の側面に沿って設けられるか、または該主分離
領域の内部に貫通的に設けられ、上記素子形成領域とは
同一導電型の補助分離領域と： を有し、上記半導体薄層は、上記主分離領域が上記貫通
可能な程度にバルク半導体基板から薄く加工されている
こと； を特徴とする半導体集積回路構造。

〈作用および効果〉 上記本発明の構成によった半導体集積回路構造では、ま
ず、各機能素子を形成する素子形成領域は、バルク半導
体基板から薄く加工された半導体薄層に設けられる。言
い換えれば、従来のＳＯＩ構造のように、異種基板の上
に形成されたものではなく、良好な電気特性の得られる
バルク半導体基板を出発材料とし、これを例えばエツチ
ングする等の手法により薄型化したものである。

したがって本発明による半導体集積回路構造は、基本的
に良好な電気特性を得ることができ、素子形成領域の結
晶性、電気特性に現在人手し得る最高のものを選ぶこと
も難しくない。

そしてその薄型化の程度は、素子形成領域に対して整流
性接合を形成する主分離領域を公知の不純物ドライブイ
ン工程等により、表面から裏面に掛けて貫通的に形成で
きる程度にされている。

このことはまた、本発明の半導体集積回路構造における
各素子形成領域は、その底部が原則として開放されてお
り、ｐｎ接合を介して隣の素子形成領域に連通ずること
のないことを意味する。

したがって、先に説明した従来例におけるように、当該
底面のｐｎ接合を介しての漏洩電流の発生はその原理か
らして考えられないものとなっている。もちろん、底面
接合に伴う寄生トランジスタ動作、浮遊容量の問題も発
生する余地がない。

しかるに、こうした基本作用、基本効果に加えて、本発
明における分離構造は、従来のように単一の分離領域の
みではなく、主分離領域と補助分離領域とから成ってお
り、補助分離領域は主分離領域とあいまって極めて有効
な働きをする。

この補助分離領域は素子形成領域と同一導電型であるが
、まずその配設位置に関しては、要旨構成中にも見られ
るように、主分離領域に対し、その外側でも内側でも良
いようになっている。

すなわち、この補助分離領域は、主分離領域の厚みの全
部またはほぼ全部に亘り、主分離領域の側面に沿って設
けることができる。

方、主分離領域の厚みの全部またはほぼ全部に１−１す
、該「分離領域の内部にｖ１通的に設けることもできる
。

前者の場合には、結果どして見ると、隣接する二つの素
子形成領域の各周辺部に形成さ引また各、補助分離領域
で　つの主分離領域を挟んだ格好となり、逆に後者の場
合は、同様に結果どして見ると、内部をｉ通する補助分
離領域により主分離領域が左右つの領域部分に分割され
るため、当該左右の主分離領域部分で間の補助分Ｍ領域
を挟んだ格好になる。

したがって後者の場合Ｖはまた、実質的に隣接する一つ
の素子形成領域間にいわゆるダイオードのバック・トウ
・バック接続が介挿されたと等価どなる。

なお、素子形成領域と整流性接合を形成する主分離領域
は、素子形成領域と逆導電型の不純物領域と１ノで形成
できる外、特に素子形成領域がｎキ！の場合には、ｐ型
不純物以沼、シリサイド等によっても形成することがで
きる。

しかるに、例えば素子形成領域内にキャリア注入接合が
設ζづられ、かつ高集積密度化の結果、当該接合が分離
領域に対し、キャリア拡散長のオーダからそ引〕以下に
まで近イ〜１くど、ト分離領域だ（Ｊで補助分離領域が
ない場合には寄生ｌ・ランジスタの偶発的な１１成を完
全には防ぎ切わない。

しかし本発明におけるように、素子形成領域と同一導電
型で高不純物濃度の領域をよず主分離領域に対し併設的
に用いると、注入されるギヤリアに対する素子−電Ｖ？
を効果的に生成することができる。

この補助分離領域Ｖおける不純物濃度は、素子−形成領
域の不純物濃度よりもｅ（’；２．７）倍程度、高濃度
にして置けば、当該ギヤリア注入接合から拡散により分
離領域に到達しようとするギヤリアの流ねをかなり阻止
４−ることができるが、通常は安全を見越し、また設計
の簡単化のため、−桁以上の高濃度不純物領域となるよ
うにすれば良い。

実際［−４、このような不純物領域を設けると、素予形
成領域を極めて隣接配置しても、集積回路本来の動作に
は支障を来たさない稈の寄生トランジスタ動作に留める
ことができた。

同様に、もう一つの補助領域の設置の仕方として、主分
離領域内部に貫通的に補助分離領域を設けた場合には、
既述のように、隣接する二つの素子−形成領域間にダイ
オードのいわゆるバック・トウ・バッタ接続が形成され
たのと等価となるので、さらに寄生トランジスタの生成
を効果的に抑１Ｆできる外、各素子形成領域に関し、隣
の素子形成領域に対する電位関係を正負いづれにも自由
に採ることができる。

そＩ）でまた、実質的に素子形成領域に対し、本発明に
よる分離構造をほぼ同電位として置くと、寄生トランジ
スタ動作をほとんど完全な程にまで、良く抑え込むこと
ができる。

もちろん原則としては、各素子形成領域に関する主分離
領域と補助分Ｍ領域の組合せ関係は一組に限らず、要す
わば複数組に増すことができる。

例えば、ト分離領域内を貫通する補助分離領域を乙列設
は第１ば、十分！！！領域は結果として一列に分割さね
、例えばｐ−ｎ−ｐ−ｎ−ｐ接続構造等にすることもで
きる。

しかし、本発明の構造によれば、望ましい実施例に見ら
れるように、−組でも十分な効果を発揮でき、したがっ
てこわがまた、この種の半導体集積回路構造としての高
密度化に寄与するものとなる。

なお、本発明に従う才導体薄層を形成するのに、通常、
ウェハとして提供される厚い半導体基板をエツチング加
重する場合には、当該素子形成領域を設けるべき半導体
薄層以外の部分を厚いままに加工し残し、この相対的に
厚い部分をそのまま物理的強度が十分な支持基板として
用いることもでき、同時にこの部分に他の回路系やボン
ディング・パッド等の一種機械的な部品要素類を形成す
ることもできる。

が、逆に、もともとは厚い半導体基板からエツチングさ
れたものであっても、当該薄い部分をのみ切り出した場
合には、別途に用意した絶縁性の機械的支持基板の上に
例えば接着等により本発明で言う半導体薄層を重ね固定
し、製品としての機械的な強度を得ることも可能である
。

こうしたことから結局、本発明の半導体集積回路構造に
基づいて作製された製品は、製品自体としても最終的に
良好な諸特性を得られることが分かる。

例えば半導体薄層に太陽電池を形成した場合には、本発
明による良好な結晶層の使用可能性と絶縁分離の確かさ
、寄生トランジスタ動作の十分な抑え込みにより、その
出力電圧、出力電流、ひいては変換効率を向上させるこ
とができるし、エネルギ素子ではなく、光センサ等の情
報処理素子として利用された場合には、さらに暗電流の
減少とか高速スイッチング等の効果を期待することがで
きる。

もちろんその外、電界効果トランジスタ、バイポーラト
ランジスタ等の各種能動要素を集積した回路系において
も、それら回路系の十分な高速性と高信頼性を得ること
ができる。

〈実　施　例〉 第１図には本発明の原理的な構成例ないし基本的実施例
の一つが示されており、第３図にはこの第１図中の素子
形成領域１０内に寄生トランジスタ動作が最も顕著に反
映する一例として、フォトダイオードアレイを作製した
より具体的な実施例が示されている。

両図を参照して説明すると、まず、本発明で言う半導体
薄層１ｆは、（１００）または　（＋１０）面を有する
相対的に厚い半導体基板１に対し、その裏面に形成した
エツチング・マスク（図示せず）に開口を開け、とドラ
ジンまたはＫＯＨ等のアルカリ液に浸漬する等の公知技
術により、−様な膜厚のものとして得ることができる。

このようにして形成された半導体薄層１ｆに対し、所定
のパターンに従って主分離領域２１を半導体薄層の表面
から裏面に抜けるように形成し、各素子形成領域１０を
分離する。この実施例においては、当該主分離領域２１
は図中、最も左手に例示された素子形成領域ＩＯと、エ
ツチングし残した厚い半導体基板部分との間にも設けら
れている。

なお、この主分離領域２１の導電型は素子形成領域ｌＯ
と逆導電型であり、図中に例示のように、素子形成領域
１０がｎ型の場合にはｐ型の不純物領域となる。

ただし、素子形成領域１０がこのようにｎ型の場合には
、主分離領域２１はｐ型不純物領域の外、シリサイド製
等であっても良く、要は素子形成領域１０に対し整流性
接合を形成できれば良い。

第１図におけるような本発明の基本的な観点からすれば
、素子形成領域ＪＯには必要に応じた種々の回路系を組
み込めば良いが、第３図に示された具体的な実施例の場
合には、この素子形成領域１０の表面部分の一部にダイ
オード形成用の逆導電型不純物領域１２が形成され、図
示の場合、この導電型はＰないしｐ＋型であるため、当
該領域１２はダイオードのアノードとなり、したがって
また、素子形成領域１０の残りの領域１６はダイオード
のカソードとなっている。

各隣接する素子形成領域１０内にこのようにして形成さ
れた各ダイオードのカソード１２と隣の素子形成領域１
０内のダイオードのアノード１６は、全素子形成領域の
表面に亘って設けられた適当なる絶縁膜１５の上に形成
され、ただし当該絶縁膜１５の所定個所に開けられた開
口を介して対応する各領域１２．１６にオーミック接触
の採られる配線１４により相互接続され、第４図に示さ
れる等価回路のような直列構成とされて、フォトダイオ
ードアレイ型光電変換装置とされる。

しかるに、本発明においては、上記構成のみならず、主
分離領域１０の側面に併設的に、かつその厚味の全部ま
たはほぼ全部に沿い、補助分離領域２２として、素子形
成領域１０と同一導電型であるがより高濃度な不純物領
域２２が形成されている。

これは、素子形成領域１０内に既述のようにキャリア注
入接合が形成された場合、高密度化が進んで、例えば当
該キャリア注入接合と主分離領域２１との間が少数キャ
リアの拡散長（熱履歴を繰り返した半導体基板では一般
に３０脚から１００）ｕｎ）程度からさらにそれを下回
ると、寄生トランジスタの効果か無視し得なくなるので
、こうした高濃度不純物領域２２を設けることにより、
当該注人キャリアが主分離領域２１に到達するのを抑１
Ｆ−ぜんとしたためである。

したがってその不純物濃度は素子形成領域１０の不純物
濃度よりもｅ（４；２．７）倍程度、高濃度であわば良
いが、通常は設計の簡明化と安全を見越し、−桁程度、
高濃度とするのが良いと思ねおる。

また特に、この実施例においては、当該補助分離領域２
２は、１−１記のように主分離領域２１とあいまっての
本来の素子間分離機能に加え、各素子形成領域内に形成
されたダイオードのアノード１６に対するオーミック接
触部分の特性を良好にするための介在領域としても使わ
れている。

簡学にｄえば、各ダイオードのアノード１６に対する配
線１４は、この高濃度不純物領域２２を介して当該アノ
ード１６に接続が採られるようになっている。

以上のような構成であると、本質的に、隣接する素子形
成領域１０．１０の間での底面を介しての漏洩電流の発
生は考えらねない。唯−考えられる４′分離領域２１に
関１７ての寄生ｌ・ランジスタ動竹の１１−成も、上記
のように補助分離領域２２の存在によりこれを抑１トす
るか、または低減することができる。

実際的な値を挙げると、本発明による補助分離領域２２
がなく、二「分離領域２１のみであり、即にアノード１
６に対するオーミック接触部分として浅い高濃度不純物
領域しか有さない製品を作製した所、計算では５ｖの出
力が得られる筈なのに１■の出力しか得られなかった。

こわに対し、はぼ第３図に示されると同様の構成のフォ
トダイオードアレイを作製した所、その出力は３．５■
から４Ｖを得ることができた。

しかも、本発明によって追加される補助分離領域２２は
、製品全体の製造コス］・を大きく増すことがない。例
えば主分離領域を選択不純物拡散のいわゆるドライブイ
ン王程で行なうときに同時にドライブインすることによ
フて長時間の工程を追加することなく得られるからであ
る。

１−記実施例に対１ツ、第２図は本発明の原理的ないし
基本的な第７の実施例を示しており、また第５図は、当
該第２図の基本構成に従ったより具体的なフォトダイオ
ードアレイの一例を示している。

第２図（Ａ）は断面構成、同図（Ｂ）は平面構成を示し
ているが、この実施例においては、隣接する素Ｙ−形成
領域１０．１０間に設けられる主分離領域２１の内部に
、素子形成領域１ｏと同一導電型（主分離領域２１と逆
導電型）の補助分離領域２３を設けている。

その結果、主分離領域２１は左右の三部分に分割され、
その間に−っの補助分離領域２３が挟まれた格好になり
、ためにこうした分離構造は、実質的にダイオードのバ
ック・トつ・バック接続を構成する。

したがって寄生トランジスタ動作はより効果的に抑圧で
き、実際上、第５図に示されるようにフォトダイオード
アレイとして組んだ場合、その出力電圧は、寄生トラン
ジスタを全く考慮しない場合に等しい５■が得られた。

ただ特に、こうした分離構造が適当なる逆バイアス条件
下に置かれるように、相互配線１４を介して対応する領
域に接続を採った。

もちろん第５図に示される構造は、比較を採る意味から
も、上記のように特徴ある分離構造部分を除き、第３図
に示される構造と実質的に同一のものとして作製した。

もっとも、各ダイオードのカソード１６に対する相互配
線１４のオーミック接触部分を良好にするため、当該オ
ーミック接触に専用の高濃度不純物領域１３を形成する
等はした。

上記した実施例においては、いづ第１も半導体薄層１ｆ
は通常、ウェハとして供給される相対的に厚い半導体基
板１をエツチングして得た。

したがって、エツチングし残した厚い部分は機械的な支
持基板として流用できるのみならず、その上に外部回路
系へのボンディング・パッド等を形成できる外、さらに
他の回路系を搭載することもできる。

また、図示実施例中に併示されているように、素子形成
領域１０中に形成する素子の種類に応じ、半導体薄層表
裏面部分に適当なる処理を追加して差支えない。

例えば第３．５図示の実施例のようにフォトダイオード
アレイを構成する場合には、図中、上方から光を入射さ
せるので、半導体薄層裏面に保護膜とか反射膜等の膜部
材１７を形成することができる。

なお、こうしたエツチング工程を採用する場合にあって
も、当該半導体薄層１ｆは半導体基板１の片面側からの
みのエツチングに限らず、両面からのエツチングによっ
て得ても良いし、エツチング工程によった後、半導体薄
層化した部分をのみ切り出して、別途に用意した絶縁性
の機械的な支持基板上に接着等により重ね固定するよう
にしても良い。

さらに上記実施例においては、各素子形成領域のための
分離構造は、一つの主分離領域２１と二つの補助分離領
域２２、または実質的に分割された二つの主分離領域２
１とその間の一つの補助分離領域２３より成る一組構成
が示されていたが、主分離領域ないし補助分離領域の数
を増すことも可能である。例えば第５図に示される構造
に従った場合、ｐ−ｎ−ｐ−ｎ−ｐ接続等を分離構造と
して得ることもできる。

もちろん、素子形成領域１０内に形成されるべき素子の
種類、構造には限定がない。図示のようにフォトダイオ
ードアレイの外、フォトトランジスタアレイ等の光電変
換関係はもとより、論理演算素子等々、純電子的な素子
類であって良い。

【図面の簡単な説明】

第１図は本発明の第一の原理的ないし基本的実施例の概
略構成図、第２図は本発明の第二の原理的ないし基本的
実施例の概略構成図、第３図は第１図に示された基本的
実施例に即し、より具体的な装置としてフォトダイオー
ドアレイを組んだ場合の概略構成図、第４図は第３図示
実施例のフォトダイオードアレイ部分の等価回路図、第
５図は第２図に示された基本的実施例に即する具体的な
装置例として第３図示同様のフォトダイオ−ドアレイを
組んだ場合の概略構成図、第６図は従来においてバルク
半導体基板上に形成された素子形成領域間を分離する構
造を持つ典型的な半導体集積回路構造の概略構成図、で
ある。 図中、１はバルク半導体基板、Ｉｆは半導体薄層、１０
は素子形成領域、２１は主分離領域、２２　、２３は補
助分離領域、である。 手続補正書（１引 昭和６２年９月２８日

Claims (1)

1. 【特許請求の範囲】 半導体薄層内にあって隣接する素子形成領域間に設けら
   れ、該半導体薄層を表面から裏面に掛けて貫通しながら
   上記素子形成領域と整流性接合をなす主分離領域と； 該主分離領域の厚みの全部またはほぼ全部に亘り、該主
   分離領域の側面に沿って設けられるか、または該主分離
   領域の内部に貫通的に設けられ、上記素子形成領域とは
   同一導電型の補助分離領域と； を有し、上記半導体薄層は、上記主分離領域が上記貫通
   可能な程度にバルク半導体基板から薄く加工されている
   こと； を特徴とする半導体集積回路構造。