JPS63119116A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS63119116A JPS63119116A JP26520386A JP26520386A JPS63119116A JP S63119116 A JPS63119116 A JP S63119116A JP 26520386 A JP26520386 A JP 26520386A JP 26520386 A JP26520386 A JP 26520386A JP S63119116 A JPS63119116 A JP S63119116A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- input circuit
- resistor
- series resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 244000145845 chattering Species 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｐ７業トの利用分野〕
不発明は電子機器一般のスイッチを用いた入力回路に閃
する。
する。
機械接点式のスイッチを用いた入力回路は非常に良く使
わせておりその一般回路は第３図に示す如くスイッチ２
０とスイッチに直列で電源との間にＬと続された抵抗２
１より成る。スイッチが押されてオフすれば出力はＩ−
１１Ｇ Ｉ−１となり、復帰ずれは接点が閉じて出力は
Ｌ ＯＷとなり、出力は各種の制御に用いられる。
わせておりその一般回路は第３図に示す如くスイッチ２
０とスイッチに直列で電源との間にＬと続された抵抗２
１より成る。スイッチが押されてオフすれば出力はＩ−
１１Ｇ Ｉ−１となり、復帰ずれは接点が閉じて出力は
Ｌ ＯＷとなり、出力は各種の制御に用いられる。
しかし前述の入力回路はスイッチが閉じている場合常に
直列抵抗を通して電流が流れ続は無駄な電力を消費して
しまうためてきるたけ抵抗値が大きい事が望ましいにも
かかわらず、スイッチの一般的特性」二抵抗値には限界
かあった。理由はスイッチかオンオフする毎に接点間に
流れる電流かクリーニング効果を持っており、あまり直
列抵抗を大きくして電流を小さくしてしまうとクリーニ
ング効果か無くなる事による。結果としてスイッチの１
．（期信頼性に悪影響を生じるので、本発明はクリーニ
ング効果を損なわずに直列抵抗の値を大きくできる事を
目的とする。
直列抵抗を通して電流が流れ続は無駄な電力を消費して
しまうためてきるたけ抵抗値が大きい事が望ましいにも
かかわらず、スイッチの一般的特性」二抵抗値には限界
かあった。理由はスイッチかオンオフする毎に接点間に
流れる電流かクリーニング効果を持っており、あまり直
列抵抗を大きくして電流を小さくしてしまうとクリーニ
ング効果か無くなる事による。結果としてスイッチの１
．（期信頼性に悪影響を生じるので、本発明はクリーニ
ング効果を損なわずに直列抵抗の値を大きくできる事を
目的とする。
以」ユ述へた問題点を解決するため本発明はスイッチの
オン、オフ動作を検出し、その後一定時間１列抵抗の値
を低下させる手段を付加した事を特徴とする。
オン、オフ動作を検出し、その後一定時間１列抵抗の値
を低下させる手段を付加した事を特徴とする。
〔イ乍 月１ 〕
本発明は」１記手段の作用によりスイッチのオフ、オフ
時にはスイッチに流れる電流を増大さＱ 、又スイッチ
か定常状態にある時には微少電流しかスイッチに流れな
い。
時にはスイッチに流れる電流を増大さＱ 、又スイッチ
か定常状態にある時には微少電流しかスイッチに流れな
い。
以下実施例に基づいて本発明の詳細な説明を行なう。第
１図は本発明の実施例になる入力回路の回路図である。
１図は本発明の実施例になる入力回路の回路図である。
スイッチ１と直列抵抗２かスイッグーか低常１１１ｊの
入力回路を構成し、直列抵抗２は高抵抗のため微少な電
流しか流れない。スイッチが」ン、詞フした時抵抗６と
コンデンサ７の積分回路か−・端に入力された排他的論
理和ゲート８は微分的動作を行ない、次段のモノマルチ
バイブレーク１１にトリがパルスを出力する。抵抗９と
コンデンサ１０の定数で決定される時間中で１１のす出
力はＬ Ｏ＼Ａ７レベルのパルスを発生し、ベース抵抗
５を通してトランジスタ４を導通させる。４か導通ずる
事により直列抵抗２に対し抵抗３か並列にＬ＆、 ｋ＞
’ｔされた事になりスイッチの直列抵抗は小さくなり従
ってスイッチ１に流れる電流か増大する。第２図は第１
図の動作を説明するタイミングチャート図で入力回路の
出力へとゲート８の出力１３、モノマルチバイブレーク
１１の出力Ｃの関係を示している。出力Ａはチャタリン
グを有しているか波形Ｉ３てはチャタリングが除かれて
おり、これを入力回路の出力パルスとして利用する事も
可能である。ｆμ上下段Ｉはスイッチに流れる電流のレ
ベルを示しておりスイッチのオン、オフ時は高いレベル
にあるか、スイッチか定常的に導通している期間（Ａか
Ｌ Ｏ〜、Ｖレベルである期間）は微少な電流値となっ
ている。本発明の応用は非常に広範囲であるか例を」二
げるとスタンバイ時の消費電流か小さい１１を要求され
るフロッピーディスクのディスク検出を中心とした各倹
山用入力回路を一例とする。又第１図、第２図の実施例
はモノマルチを用いて構成したかクロックをカウントし
てタイマ部を構成し全てをＩＣ化する事も可能である。
入力回路を構成し、直列抵抗２は高抵抗のため微少な電
流しか流れない。スイッチが」ン、詞フした時抵抗６と
コンデンサ７の積分回路か−・端に入力された排他的論
理和ゲート８は微分的動作を行ない、次段のモノマルチ
バイブレーク１１にトリがパルスを出力する。抵抗９と
コンデンサ１０の定数で決定される時間中で１１のす出
力はＬ Ｏ＼Ａ７レベルのパルスを発生し、ベース抵抗
５を通してトランジスタ４を導通させる。４か導通ずる
事により直列抵抗２に対し抵抗３か並列にＬ＆、 ｋ＞
’ｔされた事になりスイッチの直列抵抗は小さくなり従
ってスイッチ１に流れる電流か増大する。第２図は第１
図の動作を説明するタイミングチャート図で入力回路の
出力へとゲート８の出力１３、モノマルチバイブレーク
１１の出力Ｃの関係を示している。出力Ａはチャタリン
グを有しているか波形Ｉ３てはチャタリングが除かれて
おり、これを入力回路の出力パルスとして利用する事も
可能である。ｆμ上下段Ｉはスイッチに流れる電流のレ
ベルを示しておりスイッチのオン、オフ時は高いレベル
にあるか、スイッチか定常的に導通している期間（Ａか
Ｌ Ｏ〜、Ｖレベルである期間）は微少な電流値となっ
ている。本発明の応用は非常に広範囲であるか例を」二
げるとスタンバイ時の消費電流か小さい１１を要求され
るフロッピーディスクのディスク検出を中心とした各倹
山用入力回路を一例とする。又第１図、第２図の実施例
はモノマルチを用いて構成したかクロックをカウントし
てタイマ部を構成し全てをＩＣ化する事も可能である。
以上説明したように本発明の入力回路ではスイッチのク
リーニング効果を全く損なわずにスイッチ定常時の消ｙ
Ｉｔ電流を大中に低下させる事ができる。電子ａ器は電
池動作等低消費電力化の要求が強まっているか、スイッ
チを多数使ってもスイッチ廻りで無駄な電流を消費する
事もなくなり大きな効果かある。
リーニング効果を全く損なわずにスイッチ定常時の消ｙ
Ｉｔ電流を大中に低下させる事ができる。電子ａ器は電
池動作等低消費電力化の要求が強まっているか、スイッ
チを多数使ってもスイッチ廻りで無駄な電流を消費する
事もなくなり大きな効果かある。
第１図は本発明の実施例の入力回路の回路図、第２図は
第１図の動作を示すタイミングチャート図、第３図は従
来の入力回路の回路図である。 １．２０・・スイッチ、］１・・・モノマルチバイブレ
ーク。 以」ニ 第１図 第２図
第１図の動作を示すタイミングチャート図、第３図は従
来の入力回路の回路図である。 １．２０・・スイッチ、］１・・・モノマルチバイブレ
ーク。 以」ニ 第１図 第２図
Claims (1)
- 機械接点を有するスイッチ、該スイッチに接続された直
列抵抗から成り、スイッチと直列抵抗間の接続点を出力
とする入力回路に於いて、前記スイッチ出力の変化を検
出する検出回路と該検出回路により一定時間信号を発生
する信号発生回路と、該信号発生手段の出力により前記
直列抵抗の値を低下させる抵抗値低下手段を有する事を
特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26520386A JPS63119116A (ja) | 1986-11-07 | 1986-11-07 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26520386A JPS63119116A (ja) | 1986-11-07 | 1986-11-07 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119116A true JPS63119116A (ja) | 1988-05-23 |
Family
ID=17413966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26520386A Pending JPS63119116A (ja) | 1986-11-07 | 1986-11-07 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119116A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294199A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止方法および装置 |
| JP2005294198A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止装置 |
| JP2005294200A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止回路 |
-
1986
- 1986-11-07 JP JP26520386A patent/JPS63119116A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294199A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止方法および装置 |
| JP2005294198A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止装置 |
| JP2005294200A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Ten Ltd | 接点腐食防止回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145760A (en) | Memory device having a reduced number of pins | |
| US3955102A (en) | Zero crossing detecting circuit | |
| JPS6028460B2 (ja) | 信号検出回路 | |
| JPS63119116A (ja) | 入力回路 | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JPH038126B2 (ja) | ||
| KR890001943B1 (ko) | 자기 메모리장치의 인덱스 버스트 적분기 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| SU588558A1 (ru) | Усилитель считывани | |
| JPH04313864A (ja) | 磁気ディスク装置 | |
| JPH0726753Y2 (ja) | マイクロコンピュータの信号入力回路 | |
| JPH02203405A (ja) | 磁気ヘッドドライブ装置 | |
| JPS59151164U (ja) | 電源オフ検出回路 | |
| JPH0424669B2 (ja) | ||
| JPS59115354U (ja) | 電流検出装置 | |
| JPS59135038U (ja) | 電源投入検出装置 | |
| JPS60163532A (ja) | Ｍｏｓ集積回路用大電流制御回路 | |
| JPS60237605A (ja) | デ−タ書込装置 | |
| JPS6413204A (en) | Write current supervision circuit for magnetic recording device | |
| JPS5916423A (ja) | 信号断検出回路 | |
| JPH04369921A (ja) | 波形整形回路 | |
| JPS61145923A (ja) | 磁気記録デイスク装置信号読み出し回路 | |
| JPH0548493B2 (ja) | ||
| JPS60118029A (ja) | バツテリセ−ビング回路 | |
| JPS63166072A (ja) | セクタマ−ク検出装置 |