JPS63113366A - Duty discriminator - Google Patents
Duty discriminatorInfo
- Publication number
- JPS63113366A JPS63113366A JP61259307A JP25930786A JPS63113366A JP S63113366 A JPS63113366 A JP S63113366A JP 61259307 A JP61259307 A JP 61259307A JP 25930786 A JP25930786 A JP 25930786A JP S63113366 A JPS63113366 A JP S63113366A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty
- level
- counter
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（ａｌ産業上の利用分野
この発明は、矩形波のデユーティの大小によって二値が
表された信号についてそのデユーティを判別する装置に
関する。DETAILED DESCRIPTION OF THE INVENTION (Al Industrial Field of Application) The present invention relates to a device for determining the duty of a signal whose binary value is expressed by the magnitude of the duty of a rectangular wave.
（ｂ）発明の概要
ビデオテープレコーダなど回転ヘッドを用いて信号の再
生を行う信号再生装置おいては、回転ヘッドのトラッキ
ング用コントロール信号が磁気テープの一端に記録され
ている。このコントロール信号に記録信号の頭出しなど
の制御コード信号をデユーティの比によって重畳記録す
ることが行われている。この発明は、このようなデユー
ティによってコード信号が付加された判別信号について
そのデユーティを判別する回路に関する。(b) Summary of the Invention In a signal reproducing device such as a video tape recorder that reproduces signals using a rotary head, a control signal for tracking the rotary head is recorded on one end of a magnetic tape. A control code signal for cueing a recording signal, etc., is superimposed and recorded on this control signal depending on the duty ratio. The present invention relates to a circuit that determines the duty of a determination signal to which a code signal is added according to such a duty.
（Ｃ）従来の技術
従来、このようなデユーティの大小によって二値が表さ
れた信号についてそのデユーティを判別するために、時
限回路を用いて被判別信号の立ち上がりから一定時間後
の被判別信号のレベルを検出して、そのデユーティを判
別することが考えられている。(C) Prior Art Conventionally, in order to determine the duty of a signal whose binary values are expressed by the magnitude of the duty, a timer circuit is used to detect the signal to be determined after a certain period of time from the rise of the signal to be determined. It has been considered to detect the level and determine its duty.
（ｄ１発明が解決しようとする問題点
ところが、上記従来のデユーティ判別装置においては、
被判別信号の全体の周波数が変動するような場合、信号
の立ち上がりを基準にしたサンプリングタイミングが変
動するため、周波数に応じて時限回路の時定数を変化さ
せるように回路を構成しなければならず、回路が複雑に
なるという問題があった。(d1 Problem to be solved by the invention However, in the above-mentioned conventional duty discrimination device,
If the overall frequency of the signal to be determined changes, the sampling timing based on the rising edge of the signal will change, so the circuit must be configured to change the time constant of the time limit circuit according to the frequency. , there was a problem that the circuit became complicated.
そこで、この発明は被判別信号の“Ｈ”レベルの時間幅
と“Ｌ”レベルの時間幅をカウンタを用いてカウントす
ることにより、デユーティを判別し、しかもスレショル
ドとするデユーティが５０％以外でも正確に判別できる
ようにしたデユーティ判別装置を提供することを目的と
している。Therefore, the present invention uses a counter to count the time width of the "H" level and the time width of the "L" level of the signal to be determined, thereby determining the duty, and is accurate even when the threshold duty is other than 50%. It is an object of the present invention to provide a duty discrimination device that can discriminate between different types of duties.
（８１問題点を解決するための手段
］ノ発明のデユーティ判別装置は、スレショルドとする
デユーティの″Ｈ″レベルの時間幅と“Ｌ”レベルの時
間幅の各々に反比例する周波数である第１．第２のクロ
ック信号を発生するクロック信号発生手段と、
被判別信号の“Ｈ”レベルの区間で前記第１のクロック
信号でカウントアツプまたはカウントダウンし、被判別
信号の“Ｌ”レベルの区間で前記第２のクロック信号で
カウントダウンまたはカウントアツプし、被判別信号の
立ち上がりまたは立ち下がりでリセットするカウンタと
、このカウンタがリセットされる直前の計数値の正負を
判別する正負判別手段と、から構成したことを特徴とし
ている。(Means for Solving Problem No. 81) The duty determining device of the present invention has a first frequency that is inversely proportional to the time width of the "H" level and the time width of the "L" level of the duty as a threshold. a clock signal generating means for generating a second clock signal; and counting up or down using the first clock signal during the "H" level section of the signal to be determined, and counting up or down using the first clock signal during the "L" level section of the signal to be determined; Consisting of a counter that counts down or counts up with a second clock signal and resets at the rising or falling edge of the signal to be determined, and a sign determining means for determining whether the count value immediately before the counter is reset is positive or negative. It is characterized by
ｉｆ）作用
以上の構成であれば、クロック信号発生手段はデユーテ
ィの大小を判別するためのスレショルドとなるデユーテ
ィの“■］″レベルの時間幅とＬ”レベルの時間幅の各
々に反比例する周波数である第１．第２のクロック信号
を発生し、カウンタは被判別信号の“Ｈ”レベルの区間
で第１のクロック信号でカウントアツプまたはカウント
ダウンし、被判別信号の“Ｌ”レベルの区間で第２のク
ロック信号でカウントダウンまたはカウントアツプし、
被判別信号の立ち上がりまたは立ち下がりでリセットす
る。従ってリセットされる直前のカウンタの計数値はデ
ユーティの大小によって正または負の何れかの値となる
。If the structure is as described above, the clock signal generating means has a frequency that is inversely proportional to the time width of the "■" level and the time width of the L level of the duty, which are thresholds for determining the magnitude of the duty. A certain first and second clock signal is generated, and the counter counts up or down with the first clock signal during the "H" level section of the signal to be determined, and counts up or down using the first clock signal during the "L" level section of the determined signal. Count down or count up with the clock signal of 2,
Reset at the rising or falling edge of the signal to be determined. Therefore, the count value of the counter immediately before being reset becomes either a positive or negative value depending on the magnitude of the duty.
ここで第１のクロック信号の周波数をｆＨ１Ｈ２Ｏ２ロ
ック信号の周波数をｆＬとし、スレショルドとするデユ
ーティの“Ｈ”レベルの時間幅をＴＨｌ“Ｌ”レベルの
時間幅をＴＬとして表すと、次の関係で表される。Here, if the frequency of the first clock signal is fH1, the frequency of the H2O2 lock signal is fL, the time width of the "H" level of the duty serving as the threshold is TH1, and the time width of the "L" level is TL, then the following relationship is obtained. expressed.
ｆ、ｌ ： ｆＬ＝ （１／ＴＨ）： （１／Ｔｔ
）・・・・・・（１）
、’、 ｆｒ Ｔｔ ＝ｆｏ Ｔ、Ｉ・・・・・・（
２）第２弐の両辺はカウンタの計数値に相当する。f, l: fL= (1/TH): (1/Tt
)・・・・・・(1) ,', fr Tt =fo T, I・・・・・・(
2) Both sides of the second 2 correspond to the count value of the counter.
従ってスレショルドのデユーティを有する信号であると
き、カウンタはカウントアツプまたはカウントダウンさ
れ、差引Ｏとなる。従って前記正負判別手段はカウンタ
の計数値の正負を判別することによってデユーティの大
小を判別する。Therefore, when the signal has a duty of the threshold, the counter is counted up or down and the difference is O. Therefore, the positive/negative determining means determines the magnitude of the duty by determining whether the counted value of the counter is positive or negative.
ｆｇ）実施例
第２図（Ａ）は以下に述べる実施例において適合する被
判別信号を表している。この信号はデユーティとして２
０％と６０％が用いられ、このデユーティの大小によっ
て二値が表されている。このような被判別信号のデユー
ティを判別する際、デユーティの大小を判別するための
スレショルドは２０％と６０％の中間すなわち４０％で
ある。fg) Embodiment FIG. 2(A) shows a signal to be determined that is suitable for the embodiment described below. This signal has a duty of 2
0% and 60% are used, and binary values are expressed depending on the magnitude of this duty. When determining the duty of such a signal to be determined, the threshold for determining the magnitude of the duty is between 20% and 60%, that is, 40%.
第１図はこの発明の実施例であるデユーティ判別装置の
回路図である。図においてカウンタ１は所定ビット数か
ら構成されｊこバイナリ−のアップダウンカウンタであ
る。このカウンタのアップ／ダウンの入力端子に被判別
信号が与えられていて、被判別信号が“Ｈ”レベルのと
きカウントアツプを行い、“Ｌ″レベルときカウントダ
ウンを行う。３はＩ Ｋ Ｈｚのクロック信号を発生す
る基。２は被判別信号のレベルに応じて切り換えられる
ゲート回路を表し、“Ｈ”レベルのとき分周回路４の出
力が選択され、“Ｌ”レベルのとき分周回路５の出力が
選択される。従ってカウンタ１は被判別信号が“Ｈ”レ
ベルのときＩＫ／２＝５００Ｈｚでカウントアンプを行
い、被判別信号が“Ｌ”レベルのときＩＫ／３＝３３３
Ｈｚの周波数でカウントダウンを行う。FIG. 1 is a circuit diagram of a duty determining device according to an embodiment of the present invention. In the figure, counter 1 is a binary up/down counter consisting of a predetermined number of bits. A signal to be determined is applied to the up/down input terminal of this counter, and when the signal to be determined is at "H" level, it counts up, and when it is at "L" level, it counts down. 3 is a base that generates an I KHz clock signal. Reference numeral 2 represents a gate circuit which is switched according to the level of the signal to be determined, and when the signal is at "H" level, the output of the frequency divider circuit 4 is selected, and when it is at the "L" level, the output of the frequency divider circuit 5 is selected. Therefore, counter 1 performs count amplification at IK/2 = 500Hz when the signal to be determined is at the "H" level, and performs count amplification at IK/3 = 333 when the signal to be determined is at the "L" level.
Countdown is performed at a frequency of Hz.
６は遅延回路であり、被判別信号の立ち上がりから一定
の時間遅延してカウンタに対してリセット信号を与え、
その後リセットを解除する。6 is a delay circuit which provides a reset signal to the counter with a certain time delay from the rise of the signal to be determined;
Then cancel the reset.
７はＤ型フリップフロップを表し、データ入力端子にカ
ウンタエの最上位ビットが接続され、タイミング入力端
子Ｔに被判別信号が入力されている。従って被判別信号
の一周期でカウンタ１に求められた計数値が正のとき、
カウンタ１の最上位ビットＱは１Ｌ″レベルであるため
、Ｄ型フリップフロップ７はりセント状態となる。カウ
ンタ１の計数値が負となったとき、カウンタの内容は補
数となっているため、最上位ビットが“Ｈ”レベルとな
る。従ってこのときＤ型フリップフロップ７はセント状
態となる。7 represents a D-type flip-flop, the most significant bit of the counter is connected to the data input terminal, and the signal to be determined is input to the timing input terminal T. Therefore, when the count value obtained by counter 1 in one cycle of the signal to be determined is positive,
Since the most significant bit Q of counter 1 is at the 1L'' level, the D-type flip-flop 7 is in the cent state. When the count value of counter 1 becomes negative, the contents of the counter are complements, so The upper bit becomes "H" level. Therefore, at this time, the D-type flip-flop 7 becomes a cent state.
第３図（Ａ）〜（Ｃ）は被判別信号の各デユーティと前
記カウンタの計数値との関係を表している。図に示すよ
うに被判別信号の一周期が１００ｍ５ｅｃである場合、
デユーティが２０％のとき、“Ｈ″レベル時間は２０ｍ
５ｅＣであり、この時間幅は前述の通り５００Ｈｚのク
ロック周波数でカウントアツプが行われるため、同図（
Ａ）に示すようにカウンタの計数値はＯから１０まで上
昇する。その後、被判別信号は“Ｌ”レベルの区間とな
るため、カウンタは３３３Ｈｚのクロック周波数でカウ
ントダウンを行う。同図（Ａ）に示すようにＬ”レベル
の時間幅は８０ ｍ ｓ ｅ ｃであるためカウンタの
計数値は１０から−１７まで下降する。FIGS. 3A to 3C show the relationship between each duty of the signal to be determined and the count value of the counter. As shown in the figure, if one period of the signal to be determined is 100 m5ec,
When the duty is 20%, “H” level time is 20m
5eC, and this time width is counted up at a clock frequency of 500Hz as described above, so the time width is
As shown in A), the count value of the counter increases from 0 to 10. Thereafter, since the signal to be determined is at the "L" level, the counter counts down at a clock frequency of 333 Hz. As shown in FIG. 5A, since the time width of the L'' level is 80 msec, the count value of the counter decreases from 10 to -17.
第３図（Ｂ）は被判別信号のデユーティが６０％の場合
について表している。このときカウンタは５００ Ｈｚ
のクロック周波数で６０ ｍ、 ｓ ｅ ｃの時間カウ
ントアツプを行うため、カウンタの計数値はＯから３０
まで上昇する。その後、３３３Ｈ２のクロック周波数で
４０ｍｓ ｅ ｃの時間カウントダウンを行うため、カ
ウンタの計数値は３０から１７まで下降する。FIG. 3(B) shows the case where the duty of the signal to be determined is 60%. At this time, the counter is 500 Hz
Since the time count-up is performed at a clock frequency of 60 m, sec, the count value of the counter increases from O to 30.
rises to. Thereafter, the count value of the counter decreases from 30 to 17 because a time countdown of 40 msec is performed at a clock frequency of 333H2.
このようにして被判別信号の一周期分の計数を行ったと
きの計数値の正負によってデユーティを判別することが
できる。なお、第３図（Ｃ）はスレショルドに相当する
デユーティが４０％のときのカウンタの計数値の変化を
表している。図示のとおりこのときカウンタの計数値は
差引０となる上記実施例は二値のデータをデユーティが
２０％と６０％の信号に対応させた被判別信号を判別す
る例であったが、この二値とデユーティの対応関係はこ
れに限られない。例えば第２図（Ｂ）に示すように判別
信号のデユーティが１０％と３０％で二値のデータを表
す場合、スレショルドのデユーティを２０％に設定して
、カウンタのカウントアンプのクロック信号の周波数と
カウントダウンのクロック信号の周波数を定めることに
よって同様にしてデユーティを判別することができる。In this way, the duty can be determined based on the sign of the counted value when one cycle of the signal to be determined is counted. Note that FIG. 3(C) shows changes in the count value of the counter when the duty corresponding to the threshold is 40%. As shown in the figure, at this time, the count value of the counter is subtracted to 0.The above embodiment was an example in which the signals to be discriminated were made in which binary data corresponded to signals with a duty of 20% and 60%. The correspondence between values and duties is not limited to this. For example, when the duty of the discrimination signal is 10% and 30% and represents binary data as shown in Figure 2 (B), the duty of the threshold is set to 20% and the frequency of the clock signal of the count amplifier of the counter is The duty can be similarly determined by determining the frequency of the countdown clock signal.
この場合“Ｉ］”レベルの時間幅（２０％）と“Ｌ”レ
ベルの時間幅（８０％）の各々に反比例するクロック信
号としてＩＫＨｚ、２５０Ｈｚのクロック周波数を設定
することができる。In this case, a clock frequency of IKHz or 250 Hz can be set as a clock signal that is inversely proportional to the time width (20%) of the "I" level and the time width (80%) of the "L" level.
第４図（Ａ）〜（Ｃ）はその場合のカウンタの計数値の
変化を表している。前述の動作と同様にしてデユーティ
が１０％のときカウンタの計数値は−１３となり、デユ
ーティが３０％のときカウンタの計数値は＋１３となる
。また、同図（Ｃ）に示すようにスレショルドに相当す
るデユーティが２０％の場合はカウンタの計数値がＯと
なる。FIGS. 4A to 4C show changes in the count value of the counter in that case. Similarly to the above operation, when the duty is 10%, the count value of the counter is -13, and when the duty is 30%, the count value of the counter is +13. Further, as shown in FIG. 2C, when the duty corresponding to the threshold is 20%, the count value of the counter becomes O.
さらに第５図はスレショルドのデユーティとして１０％
から９０％までの各値について用いるべき第１．第２の
クロック周波数の一例を表している。図においてｆＣＫ
は分周前の基準クロック信号の周波数でありＩＫＨｚを
表している。例えばスレショルドが４０％であるとき、
“Ｈ”レベルの区間と“Ｌ”レベルの区間を比で表せば
４：６すなわち２：３となるため、第１のクロック周波
数としては（１／２）ｆａｘ＝５００Ｈｚとなり、第２
のクロック周波数は（１／３）ｆｃＫ−３３３Ｈ２を用
いることができる。Furthermore, Figure 5 shows a threshold duty of 10%.
The first value to be used for each value from 90% to 90%. It represents an example of the second clock frequency. In the figure, fCK
is the frequency of the reference clock signal before frequency division, and represents IKHz. For example, when the threshold is 40%,
Expressing the ratio of the "H" level section to the "L" level section, the ratio is 4:6 or 2:3, so the first clock frequency is (1/2) fax = 500Hz, and the second clock frequency is (1/2) fax = 500Hz.
The clock frequency of (1/3) fcK-333H2 can be used.
さらに第６図はスレショルドと、第２クロ７り周波数に
対する第１クロック周波数の比をグラフとして表したも
のである。このように任意のスレショルドとすべきデユ
ーティに対して第１．第２のクロック周波数を設定する
ことによって同様にしてデユーティ判別を行うことがで
きる。Furthermore, FIG. 6 is a graph representing the threshold and the ratio of the first clock frequency to the second clock frequency. In this way, for a duty that should be an arbitrary threshold, the first. Duty can be similarly determined by setting the second clock frequency.
（ｈ１発明の効果
以上のようにしてこの発明によれば、被判別信号の“Ｈ
”レベルの区間とＬ”レベルの区間でスレショルドとな
るデユーティに応じたクロック周波数でカウンタアップ
／カウントダウンするカウンタを用いることにより常に
デユーティの大小を正確に判別することが可能となる。(h1 Effect of the invention As described above, according to this invention, the “H” signal of the signal to be determined is
By using a counter that counts up and counts down at a clock frequency according to the duty serving as a threshold in the "level interval" and the "L" level interval, it is possible to always accurately determine the magnitude of the duty.
第１図はこの発明の実施例であるデユーティ判別装置の
回路図、第２図（Ａ）、 （Ｂ）は２種類の被判別信
号を表す図、第３図（Ａ）〜（Ｃ）は第１図に示したカ
ウンタの計数値の変化を表す図、第４図（Ａ）〜（Ｃ）
は他の実施例に係るカウンタの計数値の変化を表す図、
第５図および第６図はスレショルドとするデユーティに
応じて選択される第１．第２のクロック信号の周波数の
関係を表す図である。
１−カウンタ、
２−切り換えゲート、
３−基準クロック信号発生回路、
４．５−分周回路、
７−Ｄ型フリンプフロップ。FIG. 1 is a circuit diagram of a duty discrimination device which is an embodiment of the present invention, FIGS. 2(A) and (B) are diagrams showing two types of signals to be discriminated, and FIGS. 3(A) to (C) are Diagrams showing changes in the count value of the counter shown in Figure 1, Figures 4 (A) to (C)
is a diagram showing changes in the count value of a counter according to another embodiment,
FIGS. 5 and 6 show the first threshold selected according to the duty set as the threshold. FIG. 3 is a diagram showing a relationship between frequencies of second clock signals. 1-Counter, 2-Switching gate, 3-Reference clock signal generation circuit, 4.5-Frequency divider circuit, 7-D type flip-flop.
Claims (1)
た被判別信号のデューティ判別装置であってスレショル
ドとするデューティの“Ｈ”レベルの時間幅と“Ｌ”レ
ベルの時間幅の各々に反比例する周波数である第１、第
２のクロック信号を発生するクロック信号発生手段と、 被判別信号の“Ｈ”レベルの区間で前記第１のクロック
信号でカウントアップまたはカウントダウンし、被判別
信号の“Ｌ”レベルの区間で前記第２のクロック信号で
カウントダウンまたはカウントアップし、被判別信号の
立ち上がりまたは立ち下がりでリセットするカウンタと
、このカウンタがリセットされる直前の計数値の正負を
判別する正負判別手段と、から構成したことを特徴とす
るデューティ判別装置。(1) A duty discrimination device for a signal to be discriminated whose binary values are expressed by the magnitude of the duty of a rectangular wave, which is inversely proportional to the time width of the "H" level and the time width of the "L" level of the duty as a threshold. clock signal generating means for generating first and second clock signals having a frequency of "H" level of the signal to be determined; A counter that counts down or counts up with the second clock signal during the L'' level interval and resets at the rising or falling edge of the signal to be determined, and a positive/negative determination that determines whether the count value immediately before the counter is reset is positive or negative. A duty determination device comprising: means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259307A JPH0827311B2 (en) | 1986-10-30 | 1986-10-30 | Duty discriminating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259307A JPH0827311B2 (en) | 1986-10-30 | 1986-10-30 | Duty discriminating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63113366A true JPS63113366A (en) | 1988-05-18 |
| JPH0827311B2 JPH0827311B2 (en) | 1996-03-21 |
Family
ID=17332255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259307A Expired - Fee Related JPH0827311B2 (en) | 1986-10-30 | 1986-10-30 | Duty discriminating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827311B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236990A (en) * | 1987-03-25 | 1988-10-03 | Matsushita Electric Ind Co Ltd | Duty discriminating device |
| EP0600624A1 (en) * | 1992-11-10 | 1994-06-08 | Kabushiki Kaisha Toshiba | Duty discrimination circuit |
| KR100374368B1 (en) * | 2000-04-06 | 2003-03-03 | 닛뽕덴끼 가부시끼가이샤 | Duty cycle discriminating circuit having variable threshold point |
| US20180062627A1 (en) * | 2016-09-01 | 2018-03-01 | Mstar Semiconductor, Inc. | Frequency adjusting device and method for adjusting frequency |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5246872A (en) * | 1975-10-09 | 1977-04-14 | Computer Identics Co | Signal width measuring device |
| JPS57142367U (en) * | 1981-03-03 | 1982-09-07 |
-
1986
- 1986-10-30 JP JP61259307A patent/JPH0827311B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5246872A (en) * | 1975-10-09 | 1977-04-14 | Computer Identics Co | Signal width measuring device |
| JPS57142367U (en) * | 1981-03-03 | 1982-09-07 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236990A (en) * | 1987-03-25 | 1988-10-03 | Matsushita Electric Ind Co Ltd | Duty discriminating device |
| EP0600624A1 (en) * | 1992-11-10 | 1994-06-08 | Kabushiki Kaisha Toshiba | Duty discrimination circuit |
| US5424668A (en) * | 1992-11-10 | 1995-06-13 | Kabushiki Kaisha Toshiba | Pulse duty ratio descrimination circuit |
| KR100374368B1 (en) * | 2000-04-06 | 2003-03-03 | 닛뽕덴끼 가부시끼가이샤 | Duty cycle discriminating circuit having variable threshold point |
| US20180062627A1 (en) * | 2016-09-01 | 2018-03-01 | Mstar Semiconductor, Inc. | Frequency adjusting device and method for adjusting frequency |
| US10355680B2 (en) * | 2016-09-01 | 2019-07-16 | Mstar Semiconductor, Inc. | Frequency adjusting device and method for adjusting frequency |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0827311B2 (en) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| JPH0330338B2 (en) | ||
| US4032915A (en) | Speed-tolerant digital decoding system | |
| US4445092A (en) | Periodic pulse forming circuit | |
| EP0158219A1 (en) | Sync responsive clock generator for digital demodulators | |
| JPS63113366A (en) | Duty discriminator | |
| US4342054A (en) | Information read device | |
| US4400666A (en) | Fixed rate delay circuit | |
| GB2132430A (en) | Phase locked loop circuit | |
| US4812987A (en) | Wave shaping circuit | |
| JP2523551B2 (en) | Magnetic tape signal duty discrimination device | |
| JPS5943860B2 (en) | Frame synchronization signal detection circuit | |
| JPH03229164A (en) | Circuit for discriminating duty ratio of reproducing control signal | |
| JPS6334547B2 (en) | ||
| JPS55117719A (en) | Magnetic recorder | |
| JPS58114553A (en) | Demodulation circuit for fsk modulation signal | |
| KR850000603B1 (en) | The method of demodulation for magnetic tape recoder | |
| KR940007622B1 (en) | Clockwise or count clockwise transfer control circuit of drum at search | |
| JP3148358B2 (en) | Signal duty ratio identification circuit | |
| JP2693085B2 (en) | Signal duty ratio identification circuit | |
| RU1827648C (en) | Device for playback and monitoring of amplitude modulation factor of magnetic recording medium playback signal | |
| JPS6021658A (en) | Signal demodulating circuit | |
| JPH0450775A (en) | Pulse duty decision device | |
| JPS5810928A (en) | Retriggerable counter circuit | |
| JPS5866588A (en) | Motor controlling circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |