JPS63110946U - - Google Patents

Info

Publication number
JPS63110946U
JPS63110946U JP18911087U JP18911087U JPS63110946U JP S63110946 U JPS63110946 U JP S63110946U JP 18911087 U JP18911087 U JP 18911087U JP 18911087 U JP18911087 U JP 18911087U JP S63110946 U JPS63110946 U JP S63110946U
Authority
JP
Japan
Prior art keywords
request
data
buffer memory
storage device
main storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18911087U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18911087U priority Critical patent/JPS63110946U/ja
Publication of JPS63110946U publication Critical patent/JPS63110946U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Description

【図面の簡単な説明】
第１図はパイプライン方式で処理されるバツフ
アメモリを有する処理装置に於けるバツフアメモ
リと主記憶装置間のデータ転送に係るタイムチヤ
ートを示し、バツフアメモリのリクエストに対す
るデータ不在が連続的に発生する状況に対する従
来技術をａに、本考案をｂに示す。第２図は本考
案の回路構成を系統図にて示すものである。 第２図において、１０はレジスタＥＡＲ、１２
はバツフアメモリ、１３はレジスタＯＷＲ、１６
はＭＳＡＲ、１８はＰＦ ＰＯＲＴである。

Claims (1)

  1. 【実用新案登録請求の範囲】 主記憶装置とバツフアメモリとを有しパイプラ
    イン方式によりデータ処理を行う処理装置であつ
    て、 先行リクエストにより前記バツフアメモリをア
    クセスし、データ不在のため主記憶装置よりのデ
    ータ転送を要求中、後続リクエストにより前記バ
    ツフアメモリのアクセスが発生した場合、 前記先行リクエストによるデータ転送の完了を
    待つことなく、前記後続リクエストの要求する前
    バツフアメモリ内のデータの在否を調べ、 データが存在した場合は前記後続リクエストを
    一旦キヤンセルし、前記先行リクエストによるデ
    ータ転送の完了後、前記後続リクエストにより再
    び前記バツフアメモリをアクセスすることにより
    処理を進行するバツフアメモリの制御回路におい
    て、 前記データが不在の場合は、リクエストアドレ
    スを保持して該主記憶装置に対しデータ転送要求
    を出すリクエスト保持レジスタを設けたことを特
    徴とするプリフエツチ制御回路。
JP18911087U 1987-12-10 1987-12-10 Pending JPS63110946U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18911087U JPS63110946U (ja) 1987-12-10 1987-12-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18911087U JPS63110946U (ja) 1987-12-10 1987-12-10

Publications (1)

Publication Number Publication Date
JPS63110946U true JPS63110946U (ja) 1988-07-16

Family

ID=31141108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18911087U Pending JPS63110946U (ja) 1987-12-10 1987-12-10

Country Status (1)

Country Link
JP (1) JPS63110946U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5096143A (ja) * 1973-12-24 1975-07-31
JPS5293243A (en) * 1976-01-31 1977-08-05 Nec Corp Data processing unit performing preceding control
JPS5475964A (en) * 1977-11-30 1979-06-18 Toshiba Corp Data pre-fetch system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5096143A (ja) * 1973-12-24 1975-07-31
JPS5293243A (en) * 1976-01-31 1977-08-05 Nec Corp Data processing unit performing preceding control
JPS5475964A (en) * 1977-11-30 1979-06-18 Toshiba Corp Data pre-fetch system

Similar Documents

Publication Publication Date Title
JPS6174144U (ja)
EP0384621B1 (en) Data transfer operations between two asynchronous buses
JPS63110946U (ja)
AU1757192A (en) Apparatus and method for fast i/o transfer
JPH03168860A (ja) 並列プロセッサのバッファ記憶制御装置
JPS6360428B2 (ja)
JPS6347864A (ja) メモリ間のデ−タ転送方法
JPH01112451A (ja) キャッシュメモリ制御装置
JPS59212960A (ja) プリフエツチ制御方式
JPS6279557A (ja) 直接メモリアクセス方式
JPH0212351A (ja) 仮想メモリシステム
JPH09259074A (ja) メモリーアクセス回路
JPS6151548U (ja)
JPS6451542A (en) Cache memory controller
JPS5856891B2 (ja) 情報処理システム
JPH03124250U (ja)
JPH01108665A (ja) Ｄｍａ転送制御方式
JPH0675855A (ja) キャッシュ制御方式
JPS59123973A (ja) ベクトルデ−タ記憶制御方式
JPH0337543U (ja)
JPH0325539A (ja) 記憶装置
JPS62256146A (ja) キヤツシユメモリの書込制御方式
JPH038198A (ja) データ収録方式
JPS6118058A (ja) デ−タ転送方式
JPH04350752A (ja) ダイレクト・メモリ・アクセス転送領域の管理方式