JPS63109531A - カ−ド認識方式 - Google Patents
カ−ド認識方式Info
- Publication number
- JPS63109531A JPS63109531A JP25731886A JP25731886A JPS63109531A JP S63109531 A JPS63109531 A JP S63109531A JP 25731886 A JP25731886 A JP 25731886A JP 25731886 A JP25731886 A JP 25731886A JP S63109531 A JPS63109531 A JP S63109531A
- Authority
- JP
- Japan
- Prior art keywords
- card
- name
- register
- read
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 108700012361 REG2 Proteins 0.000 abstract description 8
- 101150108637 REG2 gene Proteins 0.000 abstract description 8
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 abstract description 8
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 abstract description 8
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 abstract description 3
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 abstract description 3
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 101000975496 Homo sapiens Keratin, type II cytoskeletal 8 Proteins 0.000 description 3
- 101000973960 Homo sapiens Nucleolar protein 3 Proteins 0.000 description 3
- 101710165595 Mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 102100025031 Mitochondrial pyruvate carrier 2 Human genes 0.000 description 3
- 102100022400 Nucleolar protein 3 Human genes 0.000 description 3
- 101710101698 Probable mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 108700012364 REG1 Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101001044053 Mus musculus Lithostathine-1 Proteins 0.000 description 2
- 101100107606 Arabidopsis thaliana ABCA4 gene Proteins 0.000 description 1
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 1
- 108010014691 Lithostathine Proteins 0.000 description 1
- 101150012484 NEUROD4 gene Proteins 0.000 description 1
- 102100032061 Neurogenic differentiation factor 4 Human genes 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、データ処理装置の構成単位であるカードの名
称やレビジョンを認識する方式に関する。
称やレビジョンを認識する方式に関する。
データ処理装置は、通常、多数のカードで構成されてい
るが、カードには多くの種類があり、しかも同一種類の
カードでもその名称やレビジョンが異ると言う事も珍し
くない。
るが、カードには多くの種類があり、しかも同一種類の
カードでもその名称やレビジョンが異ると言う事も珍し
くない。
カード名称やレビジョンは、従来、カード上に捺印され
ており、装置組立時あるいは保守時には、係員が目視に
より捺印を確認するようにしている。
ており、装置組立時あるいは保守時には、係員が目視に
より捺印を確認するようにしている。
近年、装置は一層小型化される傾向にあり、上述の従来
方式ではカードの実装スペースの縮小や、カード上に実
装される部品の高密度化のためカード上に捺印されたカ
ード名称、レビジョンがｆＪＪ読しずらかったり、又多
機能化のため実装されるカードが多様化し装置内にどの
ようなカードの何のレビジョンが実装されているかを係
員が容易に憶えずらくなっており、又捺印を調べるため
に装置の電源を切り、筐体からカードを抜き出したりし
なくてはならないなど保守者等に不便を与えると言う欠
点があった。
方式ではカードの実装スペースの縮小や、カード上に実
装される部品の高密度化のためカード上に捺印されたカ
ード名称、レビジョンがｆＪＪ読しずらかったり、又多
機能化のため実装されるカードが多様化し装置内にどの
ようなカードの何のレビジョンが実装されているかを係
員が容易に憶えずらくなっており、又捺印を調べるため
に装置の電源を切り、筐体からカードを抜き出したりし
なくてはならないなど保守者等に不便を与えると言う欠
点があった。
本発明の目的はカード上に少なくともカード名称をコー
ド化した情報を記憶する手段とこの記憶手段の出力を入
力としかつスキャンバスに接続されたレジスタを設け、
スキャンパスを通してすべてのカードの名称コードを読
み出しカード名称に交換後外部に表示することにより、
装置の電源を切断し、筐体内のカードを抜き出したり、
或は中のカードをのぞいたりして捺印を確認せずして容
易かつ少ないハードウェアで少なくともカード名称を確
認することにある。
ド化した情報を記憶する手段とこの記憶手段の出力を入
力としかつスキャンバスに接続されたレジスタを設け、
スキャンパスを通してすべてのカードの名称コードを読
み出しカード名称に交換後外部に表示することにより、
装置の電源を切断し、筐体内のカードを抜き出したり、
或は中のカードをのぞいたりして捺印を確認せずして容
易かつ少ないハードウェアで少なくともカード名称を確
認することにある。
第１の本発明は、プロセッサを構成するカードそれぞれ
に少なくともカード名称をコード化した情報を記憶する
手段と、記憶手段の内容と保持しかつカードのスキャン
パスに組込まれたレジスタとを設け、 また、カード名称コードとカード名称等との対応テーブ
ルを主記憶に格納しておき、 カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。
に少なくともカード名称をコード化した情報を記憶する
手段と、記憶手段の内容と保持しかつカードのスキャン
パスに組込まれたレジスタとを設け、 また、カード名称コードとカード名称等との対応テーブ
ルを主記憶に格納しておき、 カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。
第２の本発明は、プロセッサを構成するカードそれぞれ
に少なくともカード名称をコード化した情報を記憶する
手段と、この記憶手段の内容を保持しかつカードのスキ
ャンパスに組込まれたレジスタとを設け、 また、カード名称コードとカード名称等との対応テーブ
ルをサーヒスプロセッサに格納しておき、 カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。
に少なくともカード名称をコード化した情報を記憶する
手段と、この記憶手段の内容を保持しかつカードのスキ
ャンパスに組込まれたレジスタとを設け、 また、カード名称コードとカード名称等との対応テーブ
ルをサーヒスプロセッサに格納しておき、 カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。
第１図は本発明の一実施例のブロック図である。
第１図を参照すると、本実施例はデータバスＢＵＳと、
データバスＢＵＳに接続されたプロセッサ［１，Ｕ２お
よびｓｖｐと、主記憶ＭＭＵと、表示装置ＣＲＴと、プ
ロセッサｔＪ１．Ｕ２内のレジスタの情報をスキャン方
式でプロセッサｓＶＰが読みとるためのプロセッサＳＶ
ＰとプロセッサＵｌ、Ｕ２間の１ビツトのバスＰＡＴＨ
１およびＰＡＴＨ２と、プロセッサＳＶＰとプロセッサ
し２間の１ビツトのバスＰ Ａ Ｔ Ｈ３およびＰＡＴ
Ｈ４とから構成されていることがわかる。
データバスＢＵＳに接続されたプロセッサ［１，Ｕ２お
よびｓｖｐと、主記憶ＭＭＵと、表示装置ＣＲＴと、プ
ロセッサｔＪ１．Ｕ２内のレジスタの情報をスキャン方
式でプロセッサｓＶＰが読みとるためのプロセッサＳＶ
ＰとプロセッサＵｌ、Ｕ２間の１ビツトのバスＰＡＴＨ
１およびＰＡＴＨ２と、プロセッサＳＶＰとプロセッサ
し２間の１ビツトのバスＰ Ａ Ｔ Ｈ３およびＰＡＴ
Ｈ４とから構成されていることがわかる。
各プロセッサは同構成であり、プロセッサＵ１は、説明
を簡単化するためカードＣＡＲＤＩ、ＣＡＲＤ ２から
成るものとする。カードＣＡＲＤ１、ＣＡＲＤ２には８
ビツトのカード名称コード情報を記憶する読出し専用メ
モリＲＯＭＩ、ＲＯＭ２と、カードレビジョンコードを
表示する４ビツトのディップスイッチＳＷＩ、ＳＷ２と
、これら読出し専用メモリとディップスイッチの出力を
入力とするレジスタＲＥ Ｇ１ 、 ＲＥ Ｇ ２と含
有する。
を簡単化するためカードＣＡＲＤＩ、ＣＡＲＤ ２から
成るものとする。カードＣＡＲＤ１、ＣＡＲＤ２には８
ビツトのカード名称コード情報を記憶する読出し専用メ
モリＲＯＭＩ、ＲＯＭ２と、カードレビジョンコードを
表示する４ビツトのディップスイッチＳＷＩ、ＳＷ２と
、これら読出し専用メモリとディップスイッチの出力を
入力とするレジスタＲＥ Ｇ１ 、 ＲＥ Ｇ ２と含
有する。
バスＰＡＴＨＩはレジスタＲＥＧ １のスキャンイン入
力５ＦＩＩに接続され、レジスタＲＥＧ １のスキャン
アウト出力５ＦＯＬはレジスタＲＥＧ２のスキャンイン
入力５ＦＩ２に接続され、レジスタＲＥ Ｇ ２のスキ
ャンアラ１〜出力５ＦＯ２はパスＰＡＴＨ２に接続され
ている。
力５ＦＩＩに接続され、レジスタＲＥＧ １のスキャン
アウト出力５ＦＯＬはレジスタＲＥＧ２のスキャンイン
入力５ＦＩ２に接続され、レジスタＲＥ Ｇ ２のスキ
ャンアラ１〜出力５ＦＯ２はパスＰＡＴＨ２に接続され
ている。
カードＣＡＲＤＩ、ＣＡＲＤ２内には他にデータ処理部
ＭＰＣＩ、ＭＰＣ２を有しデータ処理部ＭＰＣＩ、ＭＰ
Ｃ２はパスＢＵＳと接続され、各種のデータ処理、演算
を行う。レジスタＲＥＧ１、ＲＦ、Ｇ２の出力は１２ビ
ツトから成り並列データ処理部ＭＰＣＩ、ＭＰＣ２に入
力される。
ＭＰＣＩ、ＭＰＣ２を有しデータ処理部ＭＰＣＩ、ＭＰ
Ｃ２はパスＢＵＳと接続され、各種のデータ処理、演算
を行う。レジスタＲＥＧ１、ＲＦ、Ｇ２の出力は１２ビ
ツトから成り並列データ処理部ＭＰＣＩ、ＭＰＣ２に入
力される。
プロセッサＵ２もプロセッサＵ１と同様に構成される。
すなわち、複数枚のカードから成り、カード内は同構成
でプロセッサＳＶＰ出力のパス１’ Ａ Ｔ Ｈ３が複
数カードの第１のカードのレジスタのスキャンイン入力
に接続され、スキャンアウト出力は次のカードのスキャ
ンイン入力に接続されるというように、すべてのカード
のレジスタのスキャンイン入力とスキャンアウト出力と
を結び、最後のカードのスキャンアウト出力はパスＰＡ
Ｔ Ｈ４に接続されプロセッサＳＶＰに入力される。
でプロセッサＳＶＰ出力のパス１’ Ａ Ｔ Ｈ３が複
数カードの第１のカードのレジスタのスキャンイン入力
に接続され、スキャンアウト出力は次のカードのスキャ
ンイン入力に接続されるというように、すべてのカード
のレジスタのスキャンイン入力とスキャンアウト出力と
を結び、最後のカードのスキャンアウト出力はパスＰＡ
Ｔ Ｈ４に接続されプロセッサＳＶＰに入力される。
ここで、スキャン方式について説明すると、例えば、プ
ロセッサＳＶＰがパスＰＡＴＨＩ、ＰＡＴＨ２上につな
がるレジスタＲＥＧＩ、ＲＥＧ２の内容を１ビツトずつ
右シフトし、レジスタＲＥＧ２からシフトアウトされた
ビットがパスＰＡＴＨ２からプロセッサＳＶＰへ読み取
られ、レジスタの全ビット中（ここでは２４ビツト）を
読み出ずまでシフトし続ける事によりレジスタの内容を
読み取る方式である。
ロセッサＳＶＰがパスＰＡＴＨＩ、ＰＡＴＨ２上につな
がるレジスタＲＥＧＩ、ＲＥＧ２の内容を１ビツトずつ
右シフトし、レジスタＲＥＧ２からシフトアウトされた
ビットがパスＰＡＴＨ２からプロセッサＳＶＰへ読み取
られ、レジスタの全ビット中（ここでは２４ビツト）を
読み出ずまでシフトし続ける事によりレジスタの内容を
読み取る方式である。
第２図は、この様子を示したもので、第２図（１）がレ
ジスタのシフト前、第２図（ＩＩ）が１ピツｌ〜シフト
後を示し、Ｎｏ−Ｎ７．ＭＯ〜Ｍ７がカード名称コード
、ＲＯ〜Ｒ３，ＶＯ〜Ｖ３がカードレビジョンコードを
示しくＩ）の状態より右１ビツトシフトすることにより
、レジスタＲＥＧ１の内容はパスＰＡＴＨ１よりＯをシ
フトインされてＲ３ビットがシフトアウトされ、レジス
タＲ，Ｅ ａ ２の最上位ビットにシフトインされると
ともにＶ３ビットがパスＰＡ、ＴＨ２にシフトアウトさ
れる。全ビット即ち２４ビツトシフトすることによりレ
ジスタＲＥＧＩ、ＲＥＧ２の内容が全てプロセッサＳＶ
Ｐに読み取られる。
ジスタのシフト前、第２図（ＩＩ）が１ピツｌ〜シフト
後を示し、Ｎｏ−Ｎ７．ＭＯ〜Ｍ７がカード名称コード
、ＲＯ〜Ｒ３，ＶＯ〜Ｖ３がカードレビジョンコードを
示しくＩ）の状態より右１ビツトシフトすることにより
、レジスタＲＥＧ１の内容はパスＰＡＴＨ１よりＯをシ
フトインされてＲ３ビットがシフトアウトされ、レジス
タＲ，Ｅ ａ ２の最上位ビットにシフトインされると
ともにＶ３ビットがパスＰＡ、ＴＨ２にシフトアウトさ
れる。全ビット即ち２４ビツトシフトすることによりレ
ジスタＲＥＧＩ、ＲＥＧ２の内容が全てプロセッサＳＶ
Ｐに読み取られる。
プロセッサＳＶＰは、このようなスキャンパス方式で読
み取られて来る情報の順序の情報を知る事により、パス
Ｐ Ａ Ｔ Ｈ２から順次送られて来る情報から名称コ
ードとレビジョンコードを知る。
み取られて来る情報の順序の情報を知る事により、パス
Ｐ Ａ Ｔ Ｈ２から順次送られて来る情報から名称コ
ードとレビジョンコードを知る。
名称コードを得たプロセッサＳｖＰは、上記ｊｒＩＪＭ
ＭＵに格納された名称コードとカード名称、カード機能
名の対応テーブルを読み出すことにより、名称コードよ
りカード名称とカード機能名とを得る。
ＭＵに格納された名称コードとカード名称、カード機能
名の対応テーブルを読み出すことにより、名称コードよ
りカード名称とカード機能名とを得る。
このようにして得たカード名称、カード機能名およびレ
ビジョンコードを表示装置ＣＲＴに表示させれば、係員
は容易にカードを確認できることになる。
ビジョンコードを表示装置ＣＲＴに表示させれば、係員
は容易にカードを確認できることになる。
主記憶ＭＭＵへは、システムのイニシャリゼイション時
に上記テーブル情報が予め格納されるがその詳細につい
ては説明を省略する。
に上記テーブル情報が予め格納されるがその詳細につい
ては説明を省略する。
プロセッサＵ２に対しても、プロセッサＳＶＰは同様に
してパスＰＡＴＨ３，ＰＡＴＨ４によりカードのレジス
タ情報を読み出す。
してパスＰＡＴＨ３，ＰＡＴＨ４によりカードのレジス
タ情報を読み出す。
フロセッサｓｖｐからのパスＰＡＴＨ１、ＰＡＴＨ２，
ＰＡＴＨ３およびＰＡＴＨ４は、以上に説明したように
カード内の各レジスタの読み出しだけでなく、プロセッ
サ内の他のレジスタをスキャンパスに接続すれば、他の
レジスタの内容をパスＰＡＴＨ２を通してプロセッサＳ
ＶＰに読み出せる事は言うまでもない。
ＰＡＴＨ３およびＰＡＴＨ４は、以上に説明したように
カード内の各レジスタの読み出しだけでなく、プロセッ
サ内の他のレジスタをスキャンパスに接続すれば、他の
レジスタの内容をパスＰＡＴＨ２を通してプロセッサＳ
ＶＰに読み出せる事は言うまでもない。
このような他のレジスタを接続した例を第３図に示す。
Ｔ１．Ｔ２がプロセッサ内の池のレジスタで、レジスタ
ＲＥＧのスキャンアウト出力をレジスタＴ１のスキャン
イン入力に接続し、レジスタＴ１のスキャンアウト出力
をレジスタ′「２のスキャンイン入力に接続し、さらに
レジスタＴ２のスキャンアウト出力をＲＥＧ２のスキャ
ンイン入力に接続していることがわかる。
ＲＥＧのスキャンアウト出力をレジスタＴ１のスキャン
イン入力に接続し、レジスタＴ１のスキャンアウト出力
をレジスタ′「２のスキャンイン入力に接続し、さらに
レジスタＴ２のスキャンアウト出力をＲＥＧ２のスキャ
ンイン入力に接続していることがわかる。
本発明に従えば、データ処理装置を構成するプロセッサ
のカード内に少なくともコード化したカード名称を記憶
する手段と、この記憶手段の内容を入力としかつスキャ
ンバスに接続されたレジスタとを設け、またカード名称
コードとカード名称との対応テーブルをも設けておき、
スキャンパスを通し読み取ったレジスタの内容を対応テ
ーブルで変換したカード名称等を外部に表示させること
により、少ないハードウェアでカードが認識できるため
、従来のように、装置の電源を切断し筐体中のカードを
引き出してカード名やレビジョンの捺印を調べたり、或
は、筐体内をのぞいて捺印を調べたりすることなく、容
易に知り得るという効県を有する６
のカード内に少なくともコード化したカード名称を記憶
する手段と、この記憶手段の内容を入力としかつスキャ
ンバスに接続されたレジスタとを設け、またカード名称
コードとカード名称との対応テーブルをも設けておき、
スキャンパスを通し読み取ったレジスタの内容を対応テ
ーブルで変換したカード名称等を外部に表示させること
により、少ないハードウェアでカードが認識できるため
、従来のように、装置の電源を切断し筐体中のカードを
引き出してカード名やレビジョンの捺印を調べたり、或
は、筐体内をのぞいて捺印を調べたりすることなく、容
易に知り得るという効県を有する６
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するための図および第３図は他の実施
例をそれぞれ示す。 Ｕｌ、Ｕ２．ＳＶＰ・・・プロセッサ、ＭＭＵ・・・主
記憶、Ｂｕｓ・・・データバス、ＰＡＴＨＩ、ＰＡＴＨ
２，ＰＡＴＨ３，ＰＡＴＨ４・・・スキャンパス、ＣＡ
ＲＤ １ 、ＣＡＲＤ２・・・カード、ＲＯＭ−・・読
出し専用メモリ、ＳＷ・・・ディップスイッチ、ＲＥＧ
、ＲＥＧＩ、ＲＥＧ２．ＴＩ、Ｔ２・・・レジスタ、Ｍ
ＰＣＩ、ＭＰＣ２・・・データ処理部、ＣＲＴ・・・表
示装置。
施例の動作を説明するための図および第３図は他の実施
例をそれぞれ示す。 Ｕｌ、Ｕ２．ＳＶＰ・・・プロセッサ、ＭＭＵ・・・主
記憶、Ｂｕｓ・・・データバス、ＰＡＴＨＩ、ＰＡＴＨ
２，ＰＡＴＨ３，ＰＡＴＨ４・・・スキャンパス、ＣＡ
ＲＤ １ 、ＣＡＲＤ２・・・カード、ＲＯＭ−・・読
出し専用メモリ、ＳＷ・・・ディップスイッチ、ＲＥＧ
、ＲＥＧＩ、ＲＥＧ２．ＴＩ、Ｔ２・・・レジスタ、Ｍ
ＰＣＩ、ＭＰＣ２・・・データ処理部、ＣＲＴ・・・表
示装置。
Claims (2)
- （１）プロセッサを構成するカードそれぞれに少なくと
もカード名称をコード化した情報を記憶する手段と、該
記憶手段の内容を保持しかつ該カードのスキャンパスに
組込まれたレジスタとを設け、 また、前記カード名称コードとカード名称等との対応テ
ーブルを主記憶に格納しておき、 前記カードを確認するときには前記スキャンパスを介し
て読出した前記カード名称コードにより前記対応テーブ
ルからカード名称等を得て外部に表示させるようにした
ことを特徴とするカード認識方式。 - （２）プロセッサを構成するカードそれぞれに少なくと
もカード名称をコード化した情報を記憶する手段と、こ
の記憶手段の内容を保持しかつ該カードのスキャンパス
に組込まれたレジスタとを設け、 また、前記カード名称コードとカード名称等との対応テ
ーブルをサービスプロセッサに格納しておき、 前記カードを確認するときには前記スキャンパスを介し
て読出した前記カード名称コードにより前記対応テーブ
ルからカード名称等を得て外部に表示させるようにした
ことを特徴とするカード認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25731886A JPS63109531A (ja) | 1986-10-28 | 1986-10-28 | カ−ド認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25731886A JPS63109531A (ja) | 1986-10-28 | 1986-10-28 | カ−ド認識方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63109531A true JPS63109531A (ja) | 1988-05-14 |
Family
ID=17304692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25731886A Pending JPS63109531A (ja) | 1986-10-28 | 1986-10-28 | カ−ド認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63109531A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142425A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | スキヤン制御方式 |
| JPS61279930A (ja) * | 1985-06-03 | 1986-12-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多端末システムにおけるカードの識別及び接続の検問方法 |
-
1986
- 1986-10-28 JP JP25731886A patent/JPS63109531A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142425A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | スキヤン制御方式 |
| JPS61279930A (ja) * | 1985-06-03 | 1986-12-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多端末システムにおけるカードの識別及び接続の検問方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3970996A (en) | Apparatus for collecting medical data | |
| US4101959A (en) | Terminal display and storage system | |
| EP1020826A3 (en) | Purchased commodity accomodating and transporting apparatus having self scanning function and POS system | |
| US3605089A (en) | Physical inventory scanning and recording system | |
| JPS63109531A (ja) | カ−ド認識方式 | |
| JPS5968074A (ja) | 勤務時間集計方式 | |
| KR940018943A (ko) | 디바이스의 자동측정방법 및 측정장치 | |
| US5446454A (en) | Arrangement of detecting current revision levels of a plurality of plug-in boards | |
| JPS6210781A (ja) | バ−コ−ドリ−ダ | |
| CN218628603U (zh) | 一种便于清点物品的电子秤 | |
| JPH05342494A (ja) | メータの出力表示値読取り方法 | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| RU2042189C1 (ru) | Микропрограммное устройство управления | |
| SU1474670A1 (ru) | Устройство сбора и обработки данных в товарном учете | |
| SU690648A1 (ru) | Система автоматической программной проверки аппаратуры св зи | |
| JP2598056B2 (ja) | 携帯可能電子装置 | |
| JPS62166493A (ja) | 商品登録方式 | |
| Ostertag | Microprocessor‐based spectroscopic picture processing system | |
| RU2223539C2 (ru) | Устройство поиска вхождения образца | |
| JPS5927302A (ja) | プログラマブルコントロ−ラ | |
| JPH01105382A (ja) | メモリカード | |
| KR910005623A (ko) | 전자식교환기의 가입자보드 라인테스트 방법 | |
| JPS63197290A (ja) | バ−コ−ド読取り装置 | |
| JP2730087B2 (ja) | レジスタファイルアドレス回路 | |
| JPS60196891A (ja) | デ−タ入出力機器 |